JP2004022699A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004022699A JP2004022699A JP2002173700A JP2002173700A JP2004022699A JP 2004022699 A JP2004022699 A JP 2004022699A JP 2002173700 A JP2002173700 A JP 2002173700A JP 2002173700 A JP2002173700 A JP 2002173700A JP 2004022699 A JP2004022699 A JP 2004022699A
- Authority
- JP
- Japan
- Prior art keywords
- copper oxide
- oxide layer
- copper
- semiconductor device
- columnar electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】銅からなる再配線17の表面および銅からなる柱状電極18の外周面には酸化第2銅層19が設けられている。これにより、酸化第2銅層19が無い場合と比較して、エポキシ系樹脂などからなる封止膜20が再配線17の表面および柱状電極18の外周面から剥離しにくいようにすることができる。なお、酸化第2銅層19の表面に酸化第1銅層を設けると、さらに剥離しにくいようにすることができる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、柱状電極を有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
例えばCSP(chip size package)と呼ばれる半導体装置には、一例として、図12に示すようなものがある。この半導体装置はシリコン基板1を備えている。シリコン基板1の上面周辺部にはアルミニウムからなる複数の接続パッド2が設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンからなる絶縁膜3およびポリイミドからなる保護膜4が設けられている。接続パッド2の中央部は、絶縁膜3および保護膜4に設けられた開口部5を介して露出されている。
【0003】
開口部5を介して露出された接続パッド2の上面から保護膜4の上面の所定の箇所にかけて下地金属層6が設けられている。下地金属層6の上面には銅からなる再配線7が設けられている。再配線7の先端のパッド部上面には銅からなる柱状電極8が設けられている。再配線7を含む保護膜4の上面にはエポキシ系樹脂などの有機樹脂からなる封止膜9がその上面が柱状電極8の上面と面一となるように設けられている。柱状電極8の上面には半田ボール10が設けられている。
【0004】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、封止膜9は再配線7で覆われていない保護膜4の上面、再配線7の表面および柱状電極8の外周面に接着されている。そして、上述した如く、多くの文献には、再配線7および柱状電極8を銅とし、封止膜9をエポキシ系樹脂などの有機樹脂により形成することが記載されている。しかしながら、後述する如く、プレッシャクッカーテストを行った結果、エポキシ系樹脂などの有機樹脂からなる封止膜9と銅からなる再配線7および銅からなる柱状電極8との密着性が必ずしも十分でなかった。封止膜9と再配線7や柱状電極8との密着性が不足すると、封止膜9が再配線7の表面および柱状電極8の外周面から剥離しやすく、封止効果が不十分となってしまうおそれがあるという問題があった。
そこで、この発明は、封止膜と再配線の表面および柱状電極の外周面との密着性を向上する半導体装置およびその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明に係る半導体装置は、半導体基板上に形成された銅からなる再配線と、該再配線上に形成された銅からなる柱状電極と、前記再配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、前記再配線の表面および前記柱状電極の外周面に酸化第2銅層が形成されていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記柱状電極およびその外周面の前記酸化第2銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記柱状電極およびその外周面の前記酸化第2銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記酸化第2銅層の表面に酸化第1銅層が形成されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面に半田ボールが形成されていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第2銅層を形成し、前記酸化第2銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化第2銅層を除去することを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項7に記載の発明において、前記酸化第2銅層は加熱処理により形成することを特徴とするものである。
請求項9に記載の発明に係る半導体装置の製造方法は、半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第2銅層および酸化第1銅層をこの順で形成し、前記酸化第1銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両酸化銅層を除去することを特徴とするものである。
請求項10に記載の発明に係る半導体装置の製造方法は、請求項9に記載の発明において、前記酸化第2銅層および前記酸化第1銅層は加熱処理により形成することを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、請求項9に記載の発明において、前記酸化第2銅層および前記酸化第1銅層は処理液を用いた浸漬処理により形成することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記処理液は水酸化ナトリウムを含む第1の処理液と亜鉛素酸ナトリウムを含む第2の処理液との混合液からなることを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記第1の処理液は、10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は、15〜25wt%程度の亜鉛素酸ナトリウムを含むことを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記浸漬処理の時間は数分であることを特徴とするものである。
そして、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第2銅層(さらにはその表面に酸化第1銅層)を形成しているので、樹脂からなる封止膜の酸化第2銅層(またはその表面の酸化第1銅層)に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【0006】
【発明の実施の形態】
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示したものである。この半導体装置はシリコン基板(半導体基板)11を備えている。シリコン基板11の上面周辺部にはアルミニウムからなる複数の接続パッド12が設けられている。接続パッド12の中央部を除くシリコン基板11の上面には酸化シリコンや窒化シリコンなどからなる絶縁膜13およびポリイミドやベンゾシクロブテン(BCB)などからなる保護膜14が設けられている。接続パッド12の中央部は、絶縁膜13および保護膜14に設けられた開口部15を介して露出されている。
【0007】
開口部15を介して露出された接続パッド12の上面から保護膜14の上面の所定の箇所にかけて下地金属層16が設けられている。この場合、下地金属層16は、詳細には図示していないが、下から順に、チタン層と銅層との2層構造となっている。下地金属層16の上面には銅からなる再配線17が設けられている。再配線17の先端のパッド部上面には銅からなる柱状電極18が設けられている。
【0008】
下地金属層16と柱状電極18の形成は、絶縁膜13および保護膜14に、接続パッド12に対応する開口部15を形成した後、保護膜14上にチタン層および銅層をスパッタにより成膜し、さらに銅層を電解めっきにより成膜し、次にフォトリソグラフィ技術を用いて電解めっきにより成膜した銅層およびスパッタにより成膜した銅層をウエットエッチングし、次に柱状電極18を形成する箇所を除いてフォトレジストで被覆して電解めっきにより柱状電極18を形成し、フォトレジストを除去した後、スパッタで成膜したチタン層を、既に形成した銅層をマスクとしてエッチングすることにより、下地金属層16をパターニングする。
【0009】
下地金属層16のうちの銅層の側面、銅からなる再配線17の表面および柱状電極18の外周面には酸化第2銅層19が設けられている。再配線17の表面上の酸化第2銅層19を含む保護膜14の上面には封止膜20がその上面が柱状電極18およびその外周面の酸化第2銅層19の上面と面一となるように設けられている。封止膜20の材料としては、熱硬化収縮の小さいエポキシ系樹脂、フェノール系樹脂が好ましいが、ビスマレイミド、アクリル、ポリイミド、ポリベンザオキサイド(PBO)なども適用可能であり、さらに合成ゴムも用いることもできる。柱状電極18およびその外周面の酸化第2銅層19の上面には半田ボール21が設けられている。
【0010】
次に、この半導体装置の製造方法の一例について、図2〜図7を順に参照して説明する。まず、図2に示すように、ウエハ状態のシリコン基板11の上面にアルミニウムからなる接続パッド12が形成され、その上面の接続パッド12の中央部を除く部分に酸化シリコンなどからなる絶縁膜13およびポリイミドなどからなる保護膜14が形成され、絶縁膜13および保護膜14に形成された開口部15を介して露出された接続パッド12の上面から保護膜14の上面の所定の箇所にかけて下地金属層16が形成され、下地金属層16の上面に銅からなる再配線17が形成され、再配線17の先端のパッド部上面に銅からなる柱状電極18が形成されたものを用意する。
【0011】
この場合、下地金属層16は、詳細には図示していないが、下から順に、チタン層と銅層との2層構造となっている。ここで、寸法の一例について説明する。チタン層の厚さは100〜200nm程度である。銅層の厚さは300〜600nm程度である。再配線17の厚さは1〜10μm程度である。柱状電極18の高さは100〜150μm程度である。
【0012】
次に、図3に示すように、下地金属層16のうちの銅層の側面、銅からなる再配線17の表面および銅からなる柱状電極18の表面に酸化第2銅層19を形成する。ここで、酸化第2銅層19の形成方法について説明する。上述した如く、再配線17、下地金属層16および柱状電極18を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層16のうちの銅層の側面、再配線17の表面および柱状電極18の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、下地金属層16のうちの銅層の側面、再配線17および柱状電極18の各表面を純銅面とする。
【0013】
次に、図2に示すシリコン基板11などを、それを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度165℃程度で45分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板11などおよびそれを支持する治具の温度が予め設定した温度165℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線17の表面などに酸化銅は形成されない。
【0014】
次に、プリベーク処理を終了したシリコン基板11などを図示しない真空オーブンのチャンバー内に移し、本ベーク処理を行う。本ベーク処理は、165℃程度の温度下でチャンバー内を大気圧から133Pa程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを3回繰り返す。さらに、ドライエアー雰囲気中において温度165℃程度で10分間程度の加熱処理を行う。すると、図3に示すように、下地金属層16のうちの銅層の側面、銅からなる再配線17の表面および銅からなる柱状電極18の表面に酸化第2銅層19が厚さ20〜40nm程度に形成される。なお、ドライエアーの代わりに、純度100%の酸素ガスを用いてもよい。
【0015】
次に、図4に示すように、酸化第2銅層19を含む保護膜14の上面にエポキシ系樹脂などの有機樹脂からなる封止膜20をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法などにより厚さが柱状電極18の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極18上の酸化第2銅層19は封止膜20によって覆われている。
【0016】
次に、封止膜20の上面側および少なくとも柱状電極18上の酸化第2銅層19を研磨して除去することにより、図5に示すように、柱状電極18およびその外周面の酸化第2銅層19の上面を露出させるとともに、この露出された柱状電極18およびその外周面の酸化第2銅層19の上面を封止膜20の上面とほぼ面一とする。この場合、研磨により柱状電極18の上面にばりが生じる場合には、このばりをウエットエッチングなどにより除去したり、さらにこの後の酸化を防止するため、柱状電極18の上面に無電界めっきによるニッケル層の形成などの表面処理を行ってもよい。
【0017】
次に、図6に示すように、柱状電極18およびその外周面の酸化第2銅層19の上面に半田ボール21を形成する。この場合、半田ボール21は、直接、柱状電極18などの上面に搭載してリフローするか、あるいは、印刷法やデイスペンサなどにより、半田ペーストを柱状電極18などの上面に塗布した後リフローするなどの方法によればよい。次に、図7に示すように、ダイシングストリートに沿って、封止膜20、保護膜14、絶縁膜13およびシリコン基板11を切断すると、図1に示す半導体装置が得られる。
【0018】
このようにして得られた半導体装置では、銅からなる下地金属層16のうちの銅層の側面、再配線17の表面および柱状電極18の外周面に酸化第2銅層19を形成しているので、エポキシ系樹脂などからなる封止膜20の酸化第2銅層19に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜20が再配線17の表面および柱状電極18の外周面から剥離しにくいようにすることができる。また、酸化第2銅層19により、再配線17の表面および柱状電極18の外周面でのマイグレーションの発生を抑制することができる。
【0019】
次に、この第1実施形態の場合のプレッシャークッカーテスト(PCT)による剪断強度試験について説明する。まず、図8に示す第1の試料を用意した。この第1の試料は、第1の半導体装置31の上面中央部にエポキシ系樹脂からなる接着層32を介して第2の半導体装置33を接着した構造となっている。第1および第2の半導体装置31、33は、図1に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板11上にポリイミドからなる保護膜14、チタン層と銅層とからなる2層構造の下地金属層16、銅からなる再配線17がこの順で設けられ、下地金属層16のうちの銅層の側面および再配線17の表面に酸化第2銅層19が設けられた構造となっている。接着層32は、図1に示す封止膜20に対応する。
【0020】
また、比較試料として図9に示すものを用意した。この比較試料は、図8に示す第1の試料と基本的には同じ構造で、第1の半導体装置31の上面中央部にエポキシ系樹脂からなる接着層32を介して第2の半導体装置33を接着した構造となっている。ただし、この比較試料では、図8に示す酸化第2銅層19は設けられていない。
【0021】
したがって、図8に示す第1の試料では、第1の半導体装置31の酸化第2銅層19の上面中央部に接着層32を介して第2の半導体装置33の酸化第2銅層19が接着されている。これに対し、図9に示す比較試料では、第1の半導体装置31の再配線17の上面中央部に接着層32を介して第2の半導体装置33の再配線17が接着されている。
【0022】
ここで、第1の試料および比較試料の寸法について説明する。第1の半導体装置31のサイズは8×8mmで全体の厚さは0.75mmである。第2の半導体装置31のサイズは2×2mmで全体の厚さは0.75mmである。接着剤32のサイズは直径1.5mmで厚さは0.03mmである。
【0023】
そして、第1の試料および比較試料について、第1の半導体装置31を固定した状態で、第2の半導体装置33の側面に剪断力測定治具(図示せず)を押し付けて、第2の半導体装置33が剥離した時点での荷重を接着面積(接着剤32の面積1.77mm2)で割った剪断強度(N/mm2)を求めた。この場合、エポキシ系樹脂からなる接着剤32を熱硬化させた直後での剪断強度と、熱硬化させてから30時間経過した後での剪断強度とを求めた。
【0024】
すると、比較試料の剪断強度は、熱硬化直後では31.60N/mm2であり、30時間経過後では11.86N/mm2であった。これに対し、第1の試料の剪断強度は、熱硬化直後では49.15N/mm2であり、この値は比較試料の約1.55倍であり、30時間経過後では38.41N/mm2であり、この値は比較試料の約3.24倍であった。
【0025】
したがって、この実験結果からも明らかなように、エポキシ系樹脂からなる接着剤32の酸化第2銅層19に対する密着性が再配線17のみつまり銅層のみの場合と比較して良くなり、図1において、封止膜20が再配線17の表面および柱状電極18の外周面から剥離しにくいようにすることができる。
【0026】
(第2実施形態)
図10はこの発明の第2実施形態としての半導体装置の断面図を示したものである。この図において、図1と同一名称部分には同一の符号を付し、その説明を適宜省略する。この半導体装置において、図1に示す場合と異なる点は、酸化第2銅層19の表面に酸化第1銅層22が設けられていることである。
【0027】
次に、酸化第2銅層19および酸化第1銅層22の形成方法について、図2を参照して説明する。上述した如く、再配線17、下地金属層16および柱状電極18を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより下地金属層16のうちの銅層の側面、再配線17の表面および柱状電極18の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線17および柱状電極18の各表面を純銅面とする。
【0028】
次に、図2に示すシリコン基板11などをそれを支持する治具と共に図示しないオーブンのチャンバー内に挿入し、窒素ガス雰囲気中において温度200℃程度で45分間程度のプリベーク処理を行う。このプリベーク処理は、シリコン基板11などおよびそれを支持する治具の温度が予め設定した温度200℃程度で均一となるようにするために行うものであり、窒素ガス雰囲気中で行うため、再配線17の表面などに酸化銅は形成されない。
【0029】
次に、プリベーク処理を終了した図2に示すシリコン基板11などを図示しない真空オーブンの温度200℃程度のチャンバー内に挿入し、本ベークを行う。本ベークは、200℃程度の温度下でチャンバー内を大気圧から133Pa程度まで真空引きした後にドライエアーを導入して大気圧に戻し、これを3回繰り返す。さらに、ドライエアー雰囲気中において温度200℃程度で60分間程度の加熱処理を行う。すると、図10に示すように、下地金属層16のうちの銅層の側面、銅からなる再配線17の表面および銅からなる柱状電極18の表面に酸化第2銅層19が厚さ40〜60nm程度に形成され、その表面に酸化第1銅層22が厚さ10〜30nm程度に形成される。なお、この場合も、ドライエアーの代わりに、純度100%の酸素ガスを用いてもよい。
【0030】
次に、この第2実施形態の場合のPCTによる剪断強度実験結果について説明する。まず、図11に示す第2の試料を用意した。この第2の試料は、第1の半導体装置41の上面中央部にエポキシ系樹脂からなる接着層42を介して第2の半導体装置43を接着した構造となっている。第1および第2の半導体装置41、43は、図10に示す半導体装置の各部とそれぞれ対応するものには同一の符号を付して説明すると、シリコン基板11上にポリイミドからなる保護膜14、チタン層と銅層とからなる2層構造の下地金属層16、銅からなる再配線17がこの順で設けられ、下地金属層16のうちの銅層の側面および再配線17の表面に酸化第2銅層19および酸化第1銅層22が設けられた構造となっている。接着層42は、図10に示す封止膜20に対応する。
【0031】
そして、第2の試料について、第1の半導体装置41を固定した状態で、第2の半導体装置43の側面に剪断力測定治具(図示せず)を押し付けて、第2の半導体装置43が剥離した時点での荷重を接着面積(接着剤42の面積1.77mm2)で割った剪断強度(N/mm2)を求めた。この場合も、エポキシ系樹脂からなる接着剤42を熱硬化させた直後での剪断強度と、熱硬化させてから30時間経過した後での剪断強度とを求めた。
【0032】
すると、第2の試料の剪断強度は、熱硬化直後では66.10N/mm2であり、この値は上記第1の試料の約1.34倍であり、30時間経過後では58.76N/mm2であり、この値は上記第1試料の約1.53倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤42の密着性は、酸化第2銅層19および酸化第1銅層22の2層の場合の方が酸化第2銅層19の1層のみの場合よりもさらに良くなる。
【0033】
(第3実施形態)
次に、この発明の第3実施形態としての半導体装置についてその製造方法の一部(酸化銅形成工程)と併せ、図2を参照して説明する。上述した如く、再配線17、下地金属層16および柱状電極18を形成した後に、必要に応じ、上記ウェットエッチング後の水洗などにより再配線17の表面や柱状電極18の表面に不均一に発生した酸化銅を硫酸中への浸漬処理により除去し、次いで水洗、乾燥を行い、再配線17および柱状電極18の各表面を純銅面とする。
【0034】
次に、処理液を用いて酸化銅の形成を行うが、まず、処理液について説明する。第1の処理液は、水酸化ナトリウム10〜20wt%程度と、純水80〜90wt%程度とからなる処理液である。第2の処理液は、亜鉛素酸ナトリウム15〜25wt%程度と、純水70〜80wt%程度と、安定剤1〜10wt%程度とからなる処理液である。
【0035】
そして、まず、第1の処理液30〜40mL/L程度と純水960〜970mL/L程度(但し、両液の合計が1000mL/L)との混合液中にシリコン基板11などを室温で1〜2分程度浸漬する。この浸漬処理は、次の浸漬処理の処理液(混合液)に再配線17および柱状電極18などをなじませるために行うものであり、再配線17の表面などに酸化銅は形成されない。
【0036】
次に、第1の処理液50mL/L程度と第2の処理液450mL/L程度と純水500mL/L程度との混合液中にシリコン基板11などを温度70℃程度で5分程度浸漬し、次いで水洗、温水洗、乾燥を行う。すると、下地金属層16のうちの銅層の側面、銅からなる再配線17の表面および銅からなる柱状電極18の表面に酸化第2銅層19が厚さ50〜500nm程度に形成され、その表面に酸化第1銅層22が厚さ10〜100nm程度に形成される。
【0037】
次に、この第3実施形態の場合のPCTによる剪断強度実験結果について説明する。まず、構造的には図11に示す場合と同様の第3の試料を用意した。この場合、酸化第2銅層19および酸化第1銅層22は、上述の処理液を用いた浸漬処理により形成されている。
【0038】
そして、第3の試料について、第1の半導体装置41を固定した状態で、第2の半導体装置43の側面に剪断力測定治具(図示せず)を押し付けて、第2の半導体装置43が剥離した時点での荷重を接着面積(接着剤42の面積1.77mm2)で割った剪断強度(N/mm2)を求めた。この場合も、エポキシ系樹脂からなる接着剤42を熱硬化させた直後での剪断強度と、熱硬化させてから30時間経過した後での剪断強度とを求めた。
【0039】
すると、第3の試料の剪断強度は、熱硬化直後では89.26N/mm2であり、この値は上記第2の試料の約1.35倍であり、30時間経過後では89.83N/mm2であり、この値は上記第2試料の約1.53倍であった。したがって、この試験結果から明らかなように、エポキシ系樹脂からなる接着剤42の密着性は、酸化第2銅層19および酸化第1銅層22を上述の処理液を用いた浸漬処理により形成した場合の方が加熱処理より形成した場合よりもさらに良くなる。
【0040】
ところで、上記第2の処理液中の亜鉛素酸ナトリウムの水溶液は酸化性アルカリ溶液でpH12以上の強アルカリであり、処理温度が70℃程度であると、シリコン基板を溶解するため、処理時間は短い方がよく、上記の場合5分程度であるが、数分位が望ましい。
【0041】
【発明の効果】
以上説明したように、この発明によれば、銅からなる再配線の表面および柱状電極の外周面に酸化第2銅層(さらにはその表面に酸化第1銅層)を形成しているので、樹脂からなる封止膜の酸化第2銅層(またはその表面の酸化第1銅層)に対する密着性が銅層のみの場合と比較して良くなり、したがって封止膜が再配線の表面および柱状電極の外周面から剥離しにくいようにすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施形態としての半導体装置の断面図。
【図2】図1に示す半導体装置の製造に際し、当初用意したものの断面図。
【図3】図2に続く工程の断面図。
【図4】図3に続く工程の断面図。
【図5】図4に続く工程の断面図。
【図6】図5に続く工程の図。
【図7】図6に続く工程の図。
【図8】剪断強度試験に用いた第1の試料の断面図。
【図9】剪断強度試験に用いた比較試料の断面図。
【図10】この発明の第2実施形態としての半導体装置の断面図。
【図11】剪断強度試験に用いた第2の試料の断面図。
【図12】従来の半導体装置の一例の断面図。
【符号の説明】
11 シリコン基板
12 接続パッド
13 絶縁膜
14 保護膜
16 下地金属層
17 再配線
18 柱状電極
19 酸化第2銅層
20 封止膜
21 半田ボール
22 酸化第1銅層
Claims (14)
- 半導体基板上に形成された銅からなる再配線と、該再配線上に形成された銅からなる柱状電極と、前記再配線を含む前記半導体基板上に前記柱状電極の外周面を覆うように形成された樹脂からなる封止膜とを具備する半導体装置において、前記再配線の表面および前記柱状電極の外周面に酸化第2銅層が形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記柱状電極およびその外周面の前記酸化第2銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記柱状電極およびその外周面の前記酸化第2銅層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記酸化第2銅層の表面に酸化第1銅層が形成されていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面は前記封止膜の上面とほぼ面一であることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記柱状電極およびその外周面の前記両酸化銅層の上面に半田ボールが形成されていることを特徴とする半導体装置。
- 半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第2銅層を形成し、前記酸化第2銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記酸化第2銅層を除去することを特徴とする半導体装置の製造方法。
- 請求項7に記載の発明において、前記酸化第2銅層は加熱処理により形成することを特徴とする半導体装置の製造方法。
- 半導体基板上に形成された銅からなる再配線の表面および前記再配線上に形成された銅からなる柱状電極の表面に酸化第2銅層および酸化第1銅層をこの順で形成し、前記酸化第1銅層を含む前記半導体基板上に樹脂からなる封止膜を形成し、前記封止膜の上面側および少なくとも前記柱状電極上の前記両酸化銅層を除去することを特徴とする半導体装置の製造方法。
- 請求項9に記載の発明において、前記酸化第2銅層および前記酸化第1銅層は加熱処理により形成することを特徴とする半導体装置の製造方法。
- 請求項9に記載の発明において、前記酸化第2銅層および前記酸化第1銅層は処理液を用いた浸漬処理により形成することを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記処理液は水酸化ナトリウムを含む第1の処理液と亜鉛素酸ナトリウムを含む第2の処理液との混合液からなることを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記第1の処理液は、10〜20wt%程度の水酸化ナトリウムを含み、前記第2の処理液は、15〜25wt%程度の亜鉛素酸ナトリウムを含むことを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記浸漬処理の時間は数分であることを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173700A JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
US10/458,920 US6770971B2 (en) | 2002-06-14 | 2003-06-10 | Semiconductor device and method of fabricating the same |
TW092116041A TWI226690B (en) | 2002-06-14 | 2003-06-13 | Semiconductor device and fabrication method thereof |
KR1020030038120A KR100544088B1 (ko) | 2002-06-14 | 2003-06-13 | 반도체장치 및 그 제조방법 |
CNB031430473A CN1277309C (zh) | 2002-06-14 | 2003-06-16 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002173700A JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004022699A true JP2004022699A (ja) | 2004-01-22 |
Family
ID=31172856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002173700A Abandoned JP2004022699A (ja) | 2002-06-14 | 2002-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004022699A (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165188A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2007142121A (ja) * | 2005-11-17 | 2007-06-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
KR100744276B1 (ko) | 2005-07-27 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 발진기 |
US7498676B2 (en) | 2005-04-15 | 2009-03-03 | Oki Electric Industry, Co., Ltd. | Semiconductor device |
JP2010062175A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2011114127A (ja) * | 2009-11-26 | 2011-06-09 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
JP2014127649A (ja) * | 2012-12-27 | 2014-07-07 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置の製造方法 |
KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
JP2018061018A (ja) * | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
WO2019004264A1 (ja) * | 2017-06-30 | 2019-01-03 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
KR20190066942A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
US11545454B2 (en) | 2016-09-28 | 2023-01-03 | Rohm Co., Ltd. | Semiconductor device |
WO2023181491A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社Screenホールディングス | 基板処理方法及び基板処理装置 |
-
2002
- 2002-06-14 JP JP2002173700A patent/JP2004022699A/ja not_active Abandoned
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004165188A (ja) * | 2002-11-08 | 2004-06-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006147810A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US7498676B2 (en) | 2005-04-15 | 2009-03-03 | Oki Electric Industry, Co., Ltd. | Semiconductor device |
KR100744276B1 (ko) | 2005-07-27 | 2007-07-30 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 발진기 |
JP2007142121A (ja) * | 2005-11-17 | 2007-06-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2010062175A (ja) * | 2008-09-01 | 2010-03-18 | Casio Comput Co Ltd | 半導体装置の製造方法 |
JP2011114127A (ja) * | 2009-11-26 | 2011-06-09 | Seiko Epson Corp | 半導体装置および電子部品並びにそれらの製造方法 |
JP2014127649A (ja) * | 2012-12-27 | 2014-07-07 | Hitachi Chemical Dupont Microsystems Ltd | 半導体装置の製造方法 |
US10163817B2 (en) | 2015-12-16 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
US10943873B2 (en) | 2015-12-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure comprising a plurality of metal oxide fibers and method for forming the same |
KR20180021034A (ko) * | 2015-12-16 | 2018-02-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
KR101939531B1 (ko) | 2015-12-16 | 2019-01-16 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 구조체 및 이의 형성 방법 |
US10224293B2 (en) | 2015-12-16 | 2019-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method for forming the same |
US10636748B2 (en) | 2015-12-16 | 2020-04-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure |
US11810881B2 (en) | 2016-09-28 | 2023-11-07 | Rohm Co., Ltd. | Semiconductor device |
US11545454B2 (en) | 2016-09-28 | 2023-01-03 | Rohm Co., Ltd. | Semiconductor device |
JP2018061018A (ja) * | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
JPWO2019004264A1 (ja) * | 2017-06-30 | 2020-04-23 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
US11039534B2 (en) | 2017-06-30 | 2021-06-15 | Murata Manufacturing Co., Ltd. | Electronic component module and manufacturing method thereof |
WO2019004264A1 (ja) * | 2017-06-30 | 2019-01-03 | 株式会社村田製作所 | 電子部品モジュール及びその製造方法 |
KR20190066942A (ko) * | 2017-12-06 | 2019-06-14 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
KR102486561B1 (ko) * | 2017-12-06 | 2023-01-10 | 삼성전자주식회사 | 재배선의 형성 방법 및 이를 이용하는 반도체 소자의 제조 방법 |
WO2023181491A1 (ja) * | 2022-03-25 | 2023-09-28 | 株式会社Screenホールディングス | 基板処理方法及び基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI528437B (zh) | 半導體裝置及形成犧牲保護層以於單一化過程中保護半導體晶粒邊緣之方法 | |
TWI226690B (en) | Semiconductor device and fabrication method thereof | |
JP3773896B2 (ja) | 半導体装置の製造方法 | |
KR101677364B1 (ko) | 반도체 디바이스 및 제조 방법 | |
TWI236046B (en) | Semiconductor device and manufacturing method thereof | |
JP2004022699A (ja) | 半導体装置およびその製造方法 | |
KR101939531B1 (ko) | 반도체 소자 구조체 및 이의 형성 방법 | |
US8334602B2 (en) | Die package including encapsulated die and method of manufacturing the same | |
KR20140035804A (ko) | 반도체 디바이스 및 그 제조 방법 | |
US11715699B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
TW201133744A (en) | Integrated circuit device and packaging assembly | |
TW201417197A (zh) | 形成支撐層於薄扇出晶圓級晶片尺寸封裝中之半導體晶粒之上的半導體裝置和方法 | |
JP2004349361A (ja) | 半導体装置およびその製造方法 | |
JP2011204765A (ja) | 半導体装置の製造方法及び半導体装置 | |
US6989291B2 (en) | Method for manufacturing circuit devices | |
US20050194686A1 (en) | Semiconductor device and manufacturing method for the same | |
JP2001135663A (ja) | 半導体装置及びその製造方法 | |
JP2006147810A (ja) | 半導体装置およびその製造方法 | |
US11881458B2 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
US20040092129A1 (en) | Method for manufacturing circuit devices | |
JP2000188357A (ja) | 半導体装置およびその製造方法 | |
US7952200B2 (en) | Semiconductor device including a copolymer layer | |
JP3706492B2 (ja) | 半導体装置およびその製造方法 | |
JP4577316B2 (ja) | 半導体装置の製造方法 | |
TW201133667A (en) | Semiconductor chip with stair arrangement bump structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060329 |