JP5610099B2 - 高周波スイッチモジュール - Google Patents

高周波スイッチモジュール Download PDF

Info

Publication number
JP5610099B2
JP5610099B2 JP2014500645A JP2014500645A JP5610099B2 JP 5610099 B2 JP5610099 B2 JP 5610099B2 JP 2014500645 A JP2014500645 A JP 2014500645A JP 2014500645 A JP2014500645 A JP 2014500645A JP 5610099 B2 JP5610099 B2 JP 5610099B2
Authority
JP
Japan
Prior art keywords
switch
conductor
voltage
external input
switch module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014500645A
Other languages
English (en)
Other versions
JPWO2013125362A1 (ja
Inventor
永徳 村瀬
永徳 村瀬
孝紀 上嶋
孝紀 上嶋
宗禎 山本
宗禎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014500645A priority Critical patent/JP5610099B2/ja
Application granted granted Critical
Publication of JP5610099B2 publication Critical patent/JP5610099B2/ja
Publication of JPWO2013125362A1 publication Critical patent/JPWO2013125362A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Transceivers (AREA)

Description

この発明は、スイッチＩＣを用いて接続されるアンテナ個数以上の種類の通信信号を送受信する高周波スイッチモジュール、特にスイッチＩＣを実装した積層体からなる高周波スイッチモジュールからなる。
従来、通信端末に利用するために小型化されたマルチバンド対応の高周波スイッチモジュールが、特許文献１に示すような構成も含めて、各種考案されている。このような高周波スイッチモジュールは、一般的に、高周波スイッチモジュールの回路を構成する導体が形成された積層体と、該積層体の天面に実装されたスイッチＩＣとを備える。
スイッチＩＣは、共通端子と複数の切替端子とを備え、複数の切替端子のいずれかを選択して共通端子へ接続する。スイッチＩＣは、外部から駆動電源信号（例えば所定の電圧Ｖｄ）が印加されることで駆動し、複数の制御信号（例えば三種の制御信号の電圧Ｖｃ１，Ｖｃ２，Ｖｃ３）の電圧レベルの組合せによって、共通端子と複数の切替端子との接続を切り替えている。スイッチＩＣは、積層体の天面に実装されているので、駆動電源信号および制御信号をスイッチＩＣに供給する導体は、積層体内に形成されている。そして、これらの導体は、スイッチＩＣが実装されるランドに接続されている。
また、通信信号が伝送する導体も積層体内に形成されている。
特開２００８−８５７７５号公報
しかしながら、特許文献１に示すような従来の構成では、積層体の形状が小さくなると、駆動電源信号および制御信号が伝送するスイッチ制御系の導体（直流電圧が伝送する導体）と、通信信号が伝送する導体（高周波信号が伝送する導体）と、が近接して配置され易くなってしまう。そして、これらスイッチ制御系の導体と通信信号が伝送される導体とが近接すると、駆動電源信号および制御信号と通信信号との相互干渉が発生しやすくなる。例えば、駆動電源信号や制御信号による直流電圧が通信信号に重畳してしまったり、逆に、通信信号による高周波ノイズが駆動電圧信号や制御信号に重畳してしまったりする不具合が発生し易くなる。
したがって、本発明の目的は、駆動電源信号および制御信号と通信信号との相互干渉が生じにくい高周波スイッチモジュールを実現することにある。
この発明は、スイッチＩＣと積層体とを備える高周波スイッチモジュールに関するものであり、次の構成を備えることを特徴としている。スイッチＩＣは、高周波信号が入出力する共通端子、該共通端子よりも多くそれぞれが高周波信号を入出力する複数の切替端子、駆動電源信号が入力される駆動電源端子、および共通端子と複数の切替端子の接続状態を決定するための制御信号が入力される複数の制御端子を備える。積層体は、スイッチＩＣが実装される。積層体は、高周波信号が伝送する高周波伝送用導体と、駆動電源信号および制御信号がそれぞれ伝送される複数の直流電圧用導体とが形成されている。積層体は、駆動電源信号および制御信号がそれぞれ入力される複数の直流系外部入力端子と高周波信号がそれぞれ入出力される複数の高周波系外部入出力端子とを備える。この高周波スイッチモジュールにおける複数の直流電圧用導体の全ては、各直流電圧用導体の積層方向に直交する面内で引き回される層内導体の少なくとも一部が積層体に沿って重なるように形成されている。
この構成では、積層方向に直交する方向に広がる平面内における、複数の直流電圧用導体の形成領域が重なるため、高周波伝送用導体の形成領域を広く確保することができる。これにより、高周波伝送用導体を、直流電圧用導体から離間して形成することが可能になる。
また、この発明の高周波スイッチモジュールでは、次の構成であることが好ましい。複数の直流電圧用導体におけるスイッチＩＣの駆動電源端子および複数の制御端子へ接続する側の第１部分導体は、積層体を積層方向に平行な方向で見た状態で、第１分岐点に集中するような形状で形成されている。第１分岐点から積層体の直流系外部入力端子までの間の複数の直流電圧用導体の層内導体の少なくとも一部は、積層体に沿って重なるように形成されている。
この構成では、直流電圧用導体におけるスイッチＩＣに接続する側の第１分岐点までの所定範囲のみが、積層方向に直交する平面内で広がる形状からなり、第１分岐点から先の直流電圧用導体が積層方向に沿って重なり合う。この第１分岐点から先の直流電圧用導体が、駆動電源信号および制御信号を伝送するための引き回しパターンの大半を占めるようにする。これにより、直流電圧用導体の配線領域を、より効率的に小面積化できる。
また、この発明の高周波スイッチモジュールでは、次の構成であることが好ましい。複数の直流電圧用導体における積層体の直流系外部入力端子へ接続する側の第２部分導体は、積層体を積層方向に平行な方向で見た状態で、第１分岐点と離間した第２分岐点に集中するような形状で形成されている。第１分岐点と第２分岐点との間の複数の直流電圧用導体の層内導体の全てが積層体に沿って重なるように形成されている。
この構成では、直流電圧用導体における積層体の直流系外部入力端子側の第２分岐点までの所定範囲のみが、積層方向に直交する平面内で広がる形状からなり、第１分岐点から第２分岐点との間の直流電圧用導体が積層方向に沿って重なり合う。この第１分岐点と第２分岐点との間の直流電圧用導体が、駆動電源信号および制御信号を伝送するための引き回しパターンの大半を占めるようにする。これにより、直流電圧用導体の配線領域を、より効率的に小面積化できる。
また、この発明の高周波スイッチモジュールでは、複数の直流電圧用導体をそれぞれに構成する層内導体は、積層体を構成する複数の絶縁体層において、隣接する絶縁体層にそれぞれ形成されていることが好ましい。
この構成では、複数の直流電圧用導体の形成領域が、積層方向（積層体の厚み方向）においても小型化される。
また、この発明の高周波スイッチモジュールでは、次の構成とすることが好ましい。スイッチＩＣおよび積層体の筐体は矩形状である。スイッチＩＣの駆動電源端子および複数の制御端子は、スイッチＩＣの筐体における第１辺近傍に、該第１辺に沿って形成されている。積層体の複数の直流系外部入力端子は、積層体の筐体における第２辺近傍に、該第２辺に沿って形成されている。スイッチＩＣの第１辺と積層体の第２辺とが略平行で、且つ、第２辺が積層体の他の辺よりも第１辺に近くなるように、スイッチＩＣは積層体に実装されている。
この構成では、スイッチＩＣの駆動電源端子および複数の制御端子と、積層体の直流系外部入力端子との距離が短くなる。この際、上述の直流電圧用導体が積層方向に重なる構成を用いることで、スイッチＩＣの駆動電源端子および複数の制御端子と、積層体の直流系外部入力端子と間の狭い空間でも、駆動電源信号および制御信号を伝送するための引き回しパターンを、確実に実現することができる。さらに、スイッチＩＣの他の辺（第１辺以外の辺）に形成される共通端子および複数の切替端子と積層体の他の辺（第２辺以外の辺）に形成される複数の高周波系外部入出力端子とをそれぞれに接続する高周波伝送用導体を、駆動電源信号および制御信号を伝送するための引き回しパターンから離間することができる。さらに、高周波伝送用導体の形成領域を広く確保することができ、高周波伝送用導体の引き回しの自由度が向上する。
この発明によれば、駆動電源信号および制御信号の伝送経路と通信信号の伝送経路とを、従来構成よりも離間できるため、駆動電源信号および制御信号と通信信号との相互干渉を抑圧することができる。
第１の実施形態に係る高周波スイッチモジュール１０の外観斜視図である。 第１の実施形態に係る高周波スイッチモジュール１０の配線パターンの概念を示す図である。 第１の実施形態に係る高周波スイッチモジュール１０の具体例を示す回路図である。 第１の実施形態に係る高周波スイッチモジュール１０の具体例を示す積層図である。 第２の実施形態に係る高周波スイッチモジュール１０Ａの配線パターンの概念を示す図である。 第３の実施形態に係る高周波スイッチモジュール１０Ｂの配線パターンの概念を示す図である。 スイッチＩＣを２個備える高周波スイッチモジュール１０Ｃの回路図である。
本発明の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。図１は第１の実施形態に係る高周波スイッチモジュール１０の外観図である。図２は第１の実施形態に係る高周波スイッチモジュール１０の配線パターンの概念を示す図である。図２（Ａ）は平面透視図であり、図２（Ｂ）は図２（Ａ）におけるＡ−Ａ’断面図であり、図２（Ｃ）は図２（Ａ）におけるＢ−Ｂ’断面図である。
高周波スイッチモジュール１０は、積層体９００、スイッチＩＣ１１、ＳＡＷデュプレクサ１３，１５，１７、絶縁性樹脂９９０を備える。なお、積層体９００上には、高周波スイッチモジュール１０を構成するための他の回路素子、例えばインダクタやＳＡＷフィルタも実装されているが図示を省略している。
積層体９００は、複数の絶縁体層が積層された構造からなる。積層体９００は、高周波スイッチモジュール１０の回路構成を実現するための導体が形成されている。積層体９００に形成される導体としては、層内導体、天面導体、底面導体があり、これらが所望の接続状態で接続されることにより、スイッチＩＣ１１およびＳＡＷデュプレクサ１３，１５，１７等の実装部品を除く高周波スイッチモジュール１０の回路が構成される。層内導体は、積層体９００を形成する各絶縁体層の間に形成されている。天面導体は、積層体９００の天面（各実装部品の実装面）に形成されている。天面導体は、主に実装部品を実装するためのランド電極である。底面導体は、積層体９００の底面すなわち当該積層体９００を他の回路基板に実装する面に形成されている。底面導体は、積層体９００を他の回路基板に実装するための外部実装用ランド電極からなる。
積層体９００の天面には、スイッチＩＣ１１、ＳＡＷデュプレクサ１３，１５，１７等の実装型素子が実装されている。この際、各実装型素子は、高周波スイッチモジュール１０の回路パターンにしたがって所定のランド電極に実装されている。このような構成により、高周波スイッチモジュール１０は、積層体９００を用いたモジュールとして実現される。なお、積層体９００の表面には、各実装型素子を覆うように、絶縁性樹脂９９０が配設されている。この絶縁性樹脂９９０は省略することも可能である。
高周波スイッチモジュール１０の導体は、高周波伝送用導体と直流電圧用導体とからなる。高周波伝送用導体は、各通信信号の送信信号や受信信号を伝送する導体である。直流電圧用導体は、スイッチＩＣ１１用の駆動電源信号および制御信号を伝送する導体である。
直流電圧用導体は、具体的には図２に示すような形状で形成されている。
まず、スイッチＩＣ１１は矩形状である。スイッチＩＣ１１を平面視した一辺に沿ったスイッチＩＣ１１の底面側には、駆動電源信号入力端子ＰＩＣ（Ｖｄ）、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３）が所定間隔で配列形成されている。例えば、図２に示すように、駆動電源信号入力端子ＰＩＣ（Ｖｄ）、制御信号入力端子ＰＩＣ（Ｖｃ３）、制御信号入力端子ＰＩＣ（Ｖｃ２）、制御信号入力端子ＰＩＣ（Ｖｃ１）の順に配列形成されている。
このようなスイッチＩＣ１１を実装するために、積層体９００の天面の所定位置には、実装用ランドＤＬ２１１，ＤＬ２１２，ＤＬ２１３，ＤＬ２１４が配列形成されている。
実装用ランドＤＬ２１４には、駆動電源信号入力端子ＰＩＣ（Ｖｄ）が実装されている。実装用ランドＤＬ２１１には、制御信号入力端子ＰＩＣ（Ｖｃ１）が実装されている。実装用ランドＤＬ２１２には、制御信号入力端子ＰＩＣ（Ｖｃ２）が実装されている。実装用ランドＤＬ２１３には、制御信号入力端子ＰＩＣ（Ｖｃ３）が実装されている。
積層体９００における実装用ランドＤＬ２１４の形成領域には、積層体９００の積層方向に第１の深さ（高さ）からなる導電性ビアホールＶＨ２１４が形成されている。
積層体９００における実装用ランドＤＬ２１３の形成領域には、積層体９００の積層方向に第２の深さ（高さ）からなる導電性ビアホールＶＨ２１３が形成されている。導電性ビアホールＶＨ２１３は、導電性ビアホールＶＨ２１４よりも深い。より具体的には、例えば、導電性ビアホールＶＨ２１３は、導電性ビアホールＶＨ２１４よりも、積層体９００を形成する絶縁体層の１枚分だけ深い。
積層体９００における実装用ランドＤＬ２１２の形成領域には、積層体９００の積層方向に第３の深さ（高さ）からなる導電性ビアホールＶＨ２１２が形成されている。導電性ビアホールＶＨ２１２は、導電性ビアホールＶＨ２１３よりも深い。より具体的には、例えば、導電性ビアホールＶＨ２１２は、導電性ビアホールＶＨ２１３よりも、積層体９００を形成する絶縁体層の１枚分だけ深い。
積層体９００における実装用ランドＤＬ２１１の形成領域には、積層体９００の積層方向に第４の深さ（高さ）からなる導電性ビアホールＶＨ２１１が形成されている。導電性ビアホールＶＨ２１１は、導電性ビアホールＶＨ２１２よりも深い。より具体的には、例えば、導電性ビアホールＶＨ２１１は、導電性ビアホールＶＨ２１２よりも、積層体９００を形成する絶縁体層の１枚分だけ深い。
導電性ビアホールＶＨ２１４における実装用ランドＤＬ２１４と反対側の端部は、層内導体２１４の一方端に接続されている。層内導体２１４は、積層体９００の積層方向に平行な方向から見て、スイッチＩＣ１１の駆動電源信号入力端子ＰＩＣ（Ｖｄ）、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３）が形成される辺（以下、簡略化して「直流電圧入力辺」と称する。）に対して直交する方向に所定の長さで延び、その先から、直流電圧入力辺に平行な方向へ所定の長さで延びる、所謂「Ｌ」字状からなる。
導電性ビアホールＶＨ２１３における実装用ランドＤＬ２１３と反対側の端部は、層内導体２１３に一方端に接続されている。層内導体２１３は、積層体９００の積層方向に平行な方向から見て、スイッチＩＣ１１の直流電圧入力辺に対して直交する方向に所定の長さで延び、その先から、直流電圧入力辺に平行な方向へ所定の長さで延びる、所謂「Ｌ」字状からなる。層内導体２１３は、層内導体２１４に対して、積層体９００を形成する絶縁体層の１枚分だけ下層に形成されている。
導電性ビアホールＶＨ２１２における実装用ランドＤＬ２１２と反対側の端部は、層内導体２１２の一方端に接続されている。層内導体２１２は、積層体９００の積層方向に平行な方向から見て、スイッチＩＣ１１の直流電圧入力辺に対して直交する方向に所定の長さで延び、その先から、直流電圧入力辺に平行な方向へ所定の長さで延びる、所謂「Ｌ」字状からなる。層内導体２１２は、層内導体２１３に対して、積層体９００を形成する絶縁体層の１枚分だけ下層に形成されている。
導電性ビアホールＶＨ２１１における実装用ランドＤＬ２１１と反対側の端部は、層内導体２１１の一方端に接続されている。層内導体２１１は、積層体９００の積層方向に平行な方向から見て、スイッチＩＣ１１の直流電圧入力辺に対して直交する方向に所定の長さで延び、その先から、直流電圧入力辺に平行な方向へ所定の長さで延びる、所謂「Ｌ」字状からなる。層内導体２１１は、層内導体２１２に対して、積層体９００を形成する絶縁体層の１枚分だけ下層に形成されている。
層内導体２１１，２１２，２１３，２１４における直流電圧入力辺に対して直交する方向に延びる部分の長さは、略同じである。
このような構成により、層内導体２１１，２１２，２１３，２１４における直流電圧入力辺に対して平行な方向に延びる部分は、積層体９００の積層方向に沿って重なる。
積層体９００の底面における直流電圧入力辺に直交する辺の近傍には、当該辺に沿って複数の直流系外部入力端子ＰＭ１０，ＰＭ１１，ＰＭ１２，ＰＭ１３が形成されている。具体的には、例えば、図２に示すように、積層体９００を平面視してスイッチＩＣ１１の実装位置から近い側より、直流系外部入力端子ＰＭ１０、直流系外部入力端子ＰＭ１３、直流系外部入力端子ＰＭ１２、直流系外部入力端子ＰＭ１１の順に所定の間隔で形成されている。
層内導体２１４における導電性ビアホールＶＨ２１４と反対側の端部は、導電性ビアホールＶＨ２４４を介して直流系外部入力端子ＰＭ１０に接続されている。層内導体２１１における導電性ビアホールＶＨ２１１と反対側の端部は、導電性ビアホールＶＨ２４１を介して直流系外部入力端子ＰＭ１１に接続されている。層内導体２１２における導電性ビアホールＶＨ２１２と反対側の端部は、導電性ビアホールＶＨ２４２を介して直流系外部入力端子ＰＭ１２に接続されている。層内導体２１３における導電性ビアホールＶＨ２１３と反対側の端部は、導電性ビアホールＶＨ２４３を介して直流系外部入力端子ＰＭ１３に接続されている。
このような構成により、導電性ビアホールＶＨ２１４、層内導体２１４、導電性ビアホールＶＨ２４４により、駆動電圧信号ＶｄをスイッチＩＣ１１に供給する直流電圧用導体２４が形成される。導電性ビアホールＶＨ２１１、層内導体２１１、導電性ビアホールＶＨ２４１により、制御信号Ｖｃ１をスイッチＩＣ１１に供給する直流電圧用導体２１が形成される。導電性ビアホールＶＨ２１２、層内導体２１２、導電性ビアホールＶＨ２４２により、制御信号Ｖｃ２をスイッチＩＣ１１に供給する直流電圧用導体２２が形成される。導電性ビアホールＶＨ２１３、層内導体２１３、導電性ビアホールＶＨ２４３により、制御信号Ｖｃ３をスイッチＩＣ１１に供給する直流電圧用導体２３が形成される。
そして、上述の構成を用いることで、直流電圧用導体２１の層内導体２１１、直流電圧用導体２２の層内導体２１２、直流電圧用導体２３の層内導体２１３、直流電圧用導体２４の層内導体２１４が、積層体９００の積層方向に沿って見た状態で部分的に重なり合う。
これにより、スイッチＩＣ１１に駆動電圧信号Ｖｄ、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３を印加するための導体群（直流電圧用導体群）を、積層体９００の積層方向に沿って見た平面内において、集約することができる。これにより、積層体９００を平面視した領域における直流電圧用導体群の形成領域が占める割合を小さくすることができる。したがって、スイッチＩＣ１１に高周波信号（各種通信信号）を伝送する高周波伝送用導体（図２では図示せず）のパターン設計自由度が向上し、直流電圧用導体と高周波伝送用導体とを離間させて配置することが可能になる。これにより、高周波信号が駆動電圧信号Ｖｄや制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３に重畳することによるスイッチＩＣ１１の誤作動等のスイッチＩＣの不具合や、駆動電圧信号Ｖｄや制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３による直流成分が高周波信号に重畳する等の高周波信号伝送系の不具合を抑圧することができる。
また、積層体９００を平面視した領域における直流電圧用導体群の形成領域が占める割合が小さいことで、積層体９００の天面における高周波信号が伝送する実装型素子の配置領域を広くすることができる。これにより、実装型素子の配置パターンの自由度も向上することができる。
次に、上述の構成を適用した具体的な高周波スイッチモジュールの回路構成及び積層構成について、図３、図４を参照して説明する。図３は第１の実施形態に係る高周波スイッチモジュール１０の具体例を示す回路図である。図４は第１の実施形態に係る高周波スイッチモジュール１０の具体例を示す積層図である。
まず、図３を参照して高周波スイッチモジュール１０の回路構成について説明する。
高周波スイッチモジュール１０は、スイッチＩＣ１１、ローパスフィルタ１２，１４，１６、ＳＡＷデュプレクサ１３，１５，１７を備える。高周波スイッチモジュール１０は、上述の直流系外部入力端子ＰＭ１０，ＰＭ１１，ＰＭ１２，ＰＭ１３と、高周波系外部入出力端子ＰＭ０，ＰＭ１，ＰＭ２１，ＰＭ２２，ＰＭ３１，ＰＭ３２，ＰＭ４，ＰＭ５１，ＰＭ５２，ＰＭ６１，ＰＭ６２，ＰＭ７，ＰＭ８１，ＰＭ８２，ＰＭ９１，ＰＭ９２を備える。
スイッチＩＣ１１は、上述の駆動電源信号入力端子ＰＩＣ（Ｖｄ）、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３）と、共通端子ＰＩＣ０と、複数の切替端子ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４，ＰＩＣ５，ＰＩＣ６，ＰＩＣ７を備える。共通端子ＰＩＣ０と、複数の切替端子ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４，ＰＩＣ５，ＰＩＣ６，ＰＩＣ７は、各種通信信号である高周波信号が入出力される端子である。
スイッチＩＣ１１は、駆動電源信号入力端子ＰＩＣ（Ｖｄ）で与えられる所定レベルの駆動電圧で駆動し、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３）の電圧レベル（Ｈｉ，Ｌｏｗ）の組合せに応じて、共通端子ＰＩＣ０と、複数の切替端子ＰＩＣ１，ＰＩＣ２，ＰＩＣ３，ＰＩＣ４，ＰＩＣ５，ＰＩＣ６，ＰＩＣ７のいずれかと、を接続する。
スイッチＩＣ１１の共通端子ＰＩＣ０は、高周波スイッチモジュール１０の高周波系外部入出力端子ＰＭ０に接続されており、当該高周波系外部入出力端子ＰＭ０はアンテナＡＮＴに接続されている。
スイッチＩＣ１１の切替端子ＰＩＣ１は、ローパスフィルタ１２を介して、高周波スイッチモジュール１０の高周波系外部入出力端子ＰＭ１に接続されている。高周波系外部入出力端子ＰＭ１には、第１送信回路が接続されており、周波数の異なる第１、第２送信信号のいずれかが入力される。ローパスフィルタ１２は第１、第２送信信号の高調波を抑圧するフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ２は、ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３１を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ２１，ＰＭ２２に接続されている。平衡型の高周波系外部入出力端子ＰＭ２１，ＰＭ２２には、第１受信回路が接続されており、アンテナＡＮＴで受信された第１受信信号が出力される。ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３１は、第１受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ２は、ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３２を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ３１，ＰＭ３２に接続されている。平衡型の高周波系外部入出力端子ＰＭ３１，ＰＭ３２には、第２受信回路が接続されており、アンテナＡＮＴで受信された第２受信信号が出力される。ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３２は、第２受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ３は、ローパスフィルタ１４を介して、高周波スイッチモジュール１０の高周波系外部入出力端子ＰＭ４に接続されている。高周波系外部入出力端子ＰＭ４には、第２送信回路が接続されており、周波数の異なる第３、第４送信信号のいずれかが入力される。ローパスフィルタ１４は第３、第４送信信号の高調波を抑圧するフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ４は、ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５１を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ５１，ＰＭ５２に接続されている。平衡型の高周波系外部入出力端子ＰＭ５１，ＰＭ５２には、第３受信回路が接続されており、アンテナＡＮＴで受信された第３受信信号が出力される。ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５１は、第３受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ４は、ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５２を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ６１，ＰＭ６２に接続されている。平衡型の高周波系外部入出力端子ＰＭ６１，ＰＭ６２には、第４受信回路が接続されており、アンテナＡＮＴで受信された第４受信信号が出力される。ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５２は、第４受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ５は、ローパスフィルタ１６を介して、高周波スイッチモジュール１０の高周波系外部入出力端子ＰＭ７に接続されている。高周波系外部入出力端子ＰＭ７には、第３送信回路が接続されており、周波数の異なる第５、第６送信信号のいずれかが入力される。ローパスフィルタ１６は第５、第６送信信号の高調波を抑圧するフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ６は、ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７１を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ８１，ＰＭ８２に接続されている。平衡型の高周波系外部入出力端子ＰＭ８１，ＰＭ８２には、第５受信回路が接続されており、アンテナＡＮＴで受信された第５受信信号が出力される。ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７１は、第５受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の切替端子ＰＩＣ７は、ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７２を介して、高周波スイッチモジュール１０の平衡型の高周波系外部入出力端子ＰＭ９１，ＰＭ９２に接続されている。平衡型の高周波系外部入出力端子ＰＭ９１，ＰＭ９２には、第６受信回路が接続されており、アンテナＡＮＴで受信された第６受信信号が出力される。ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７２は、第６受信信号の基本波周波数帯域のみを通過させるフィルタである。
スイッチＩＣ１１の駆動電源信号入力端子ＰＩＣ（Ｖｄ）は、直流電圧用導体２４を介して、高周波スイッチモジュール１０の直流系外部入力端子ＰＭ１０に接続されている。
スイッチＩＣ１１の制御信号入力端子ＰＩＣ（Ｖｃ１）は、直流電圧用導体２１を介して、高周波スイッチモジュール１０の直流系外部入力端子ＰＭ１１に接続されている。
スイッチＩＣ１１の制御信号入力端子ＰＩＣ（Ｖｃ２）は、直流電圧用導体２２を介して、高周波スイッチモジュール１０の直流系外部入力端子ＰＭ１２に接続されている。
スイッチＩＣ１１の制御信号入力端子ＰＩＣ（Ｖｃ３）は、直流電圧用導体２３を介して、高周波スイッチモジュール１０の直流系外部入力端子ＰＭ１３に接続されている。
次に、図４を参照して高周波スイッチモジュール１０の積層構成について説明する。
高周波スイッチモジュール１０を形成する積層体９００は、矩形状からなり、１８層の絶縁体層９０１−９１８を、それぞれの主面が平行になるように積層することで実現される。
積層体９００の最上層の絶縁体層９０１の表面、すなわち積層体９００の天面には、スイッチＩＣ１１、ＳＡＷデュプレクサ１３，１５，１７等を実装するための実装用ランドが形成されている。この際、上述のスイッチＩＣ１１の駆動電源信号入力端子ＰＩＣ（Ｖｄ）、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２），ＰＩＣ（Ｖｃ３）が実装される実装用ランドも、図４に示すように所定の配置パターンで形成されている。
２層目の絶縁体層９０２の表面には、直流電圧用導体２１，２２，２３，２４の一部が形成されている。絶縁体層９０２の直流電圧用導体２１は、導電性ビアホールによって、制御信号入力端子ＰＩＣ（Ｖｃ１）の実装用ランドに接続されるとともに、絶縁体層９０５の直流電圧用導体２１に接続されている。
絶縁体層９０２の直流電圧用導体２２の一方端は、導電性ビアホールによって、制御信号入力端子ＰＩＣ（Ｖｃ２）の実装用ランドに接続されている。絶縁体層９０２の直流電圧用導体２２の他方端は、絶縁体層９０４の直流電圧用導体２２に接続されている。
絶縁体層９０２の直流電圧用導体２３の一方端は、導電性ビアホールによって、制御信号入力端子ＰＩＣ（Ｖｃ３）の実装用ランドに接続されている。絶縁体層９０２の直流電圧用導体２３の他方端は、絶縁体層９０３の直流電圧用導体２３に接続されている。
絶縁体層９０２の直流電圧用導体２４の一方端は、導電性ビアホールによって、駆動電源信号入力端子ＰＩＣ（Ｖｄ）の実装用ランドに接続されている。絶縁体層９０２の直流電圧用導体２４の他方端は、導電性ビアホールＶＨ２４４により、積層体９００の底面に形成された直流系外部入力端子ＰＭ１０用の外部実装用ランドに接続されている。
絶縁体層９０２の直流電圧用導体２４は、積層体９００を積層方向に沿って見た、スイッチＩＣ１１に最も近い一辺に沿って延びるように形成されている。さらに、絶縁体層９０２の直流電圧用導体２４は、この一辺に近接するように形成されている。
３層目の絶縁体層９０３の表面には、直流電圧用導体２３の一部が形成されている。絶縁体層９０３の直流電圧用導体２３の一方端は、導電性ビアホールによって、絶縁体層９０２の直流電圧用導体２３の他方端に接続されている。絶縁体層９０３の直流電圧用導体２３の他方端は、導電性ビアホールＶＨ２４３により、積層体９００の底面に形成された直流系外部入力端子ＰＭ１３用の外部実装用ランドに接続されている。
絶縁体層９０３の直流電圧用導体２３は、積層体９００を積層方向に沿って見たスイッチＩＣ１１に最も近い一辺に沿って延びるように形成されている。さらに、絶縁体層９０３の直流電圧用導体２３は、この一辺に近接するように形成されている。
４層目の絶縁体層９０４の表面には、直流電圧用導体２２の一部が形成されている。絶縁体層９０４の直流電圧用導体２２の一方端は、導電性ビアホールによって、絶縁体層９０２の直流電圧用導体２２の他方端に接続されている。絶縁体層９０４の直流電圧用導体２２の他方端は、導電性ビアホールＶＨ２４２により、積層体９００の底面に形成された直流系外部入力端子ＰＭ１２用の外部実装用ランドに接続されている。
絶縁体層９０４の直流電圧用導体２２は、積層体９００を積層方向に沿って見たスイッチＩＣ１１に最も近い一辺に沿って延びるように形成されている。さらに、絶縁体層９０４の直流電圧用導体２２は、この一辺に近接するように形成されている。
５層目の絶縁体層９０５の表面には、直流電圧用導体２１の一部が形成されている。絶縁体層９０５の直流電圧用導体２１の一方端は、導電性ビアホールによって、絶縁体層９０２の直流電圧用導体２１の他方端に接続されている。絶縁体層９０５の直流電圧用導体２１の他方端は、導電性ビアホールＶＨ２４１により、積層体９００の底面に形成された直流系外部入力端子ＰＭ１１用の外部実装用ランドに接続されている。
絶縁体層９０５の直流電圧用導体２１は、積層体９００を積層方向に沿って見たスイッチＩＣ１１に最も近い一辺に沿って延びるように形成されている。さらに、絶縁体層９０５の直流電圧用導体２１は、この一辺に近接するように形成されている。
６層目の絶縁体層９０６の表面には、内層グランド電極ＩＥＧＮＤが形成されている。内層グランド電極ＩＥＧＮＤは、絶縁体層９０６の略全面に形成されている。７層目の絶縁体層９０７の表面には、内層キャパシタンス電極ＩＥＣが形成されている。８層目の絶縁体層９０８の表面には、導電性ビアホールのみが形成されている。
９層目の絶縁体層９０９から１３層目の絶縁体層９１３には、内層インダクタンス電極ＩＥＬが形成されている。１４層目の絶縁体層９１４の表面には、導電性ビアホールのみが形成されている。
１５層目の絶縁体層９１５、１６層目の絶縁体層９１６には、内層キャパシタンス電極ＩＥＣが形成されている。１７層目の絶縁体層９１７の表面には、内層グランド電極ＩＥＧＮＤが形成されている。内層グランド電極ＩＥＧＮＤは、絶縁体層９１７の略全面に形成されている。
最下層である絶縁体層９１８の裏面、すなわち積層体９００の裏面には、直流系外部入力端子ＰＭ１０，ＰＭ１１，ＰＭ１２，ＰＭ１３用の外部実装用ランド、外部グランドの実装用ランドＰＧＮＤ、高周波系外部入出力端子の各外部実装用ランドが所定の配列パターンで形成されている。
以上のような積層構成とすることで、直流電圧用導体２１，２２，２３，２４の一部が、積層体９００の積層方向に沿って重なり合う。これにより、上述のように、スイッチＩＣ１１に駆動電圧信号Ｖｄ、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３を印加するための導体群（直流電圧用導体群）を、積層体９００の積層方向に沿って見た平面内において、集約することができる。
また、上述の積層図に示すように、直流電圧用導体２１，２２，２３，２４がそれぞれ隣り合う絶縁体層に順次形成されることで、積層方向における形成領域も集約することができる。これにより、積層体９００内での高周波伝送用導体の引き回し自由度をさらに向上させることができる。
さらに、上述の積層図に示すように、積層方向に重なり合う直流電圧用導体２１，２２，２３，２４が、積層体９００の一辺近傍に配置されることで、積層体９００の中央領域に、高周波伝送用導体を引き回すための領域を確保することができる。これにより、高周波伝送用導体の引き回し自由度、積層体９００の天面での実装型素子の配置自由度を向上させることができる。
次に、第２の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。図５は第２の実施形態に係る高周波スイッチモジュール１０Ａの配線パターンの概念を示す図である。図５（Ａ）は平面透視図であり、図５（Ｂ）は図５（Ａ）におけるＣ−Ｃ’断面図であり、図５（Ｃ）は図５（Ａ）におけるＤ−Ｄ’断面図であり、図５（Ｄ）は図５（Ａ）におけるＥ−Ｅ’断面図である。
本実施形態の高周波スイッチモジュール１０Ａは、第１の実施形態に示した高周波スイッチモジュール１０に対して、積層体９００Ａの直流系外部入力端子ＰＭ１０Ａ，ＰＭ１１Ａ，ＰＭ１２Ａ，ＰＭ１３Ａ用の外部実装用ランドの配置パターンが異なり、積層体９００Ａの天面におけるスイッチＩＣ１１の実装態様が異なる。
スイッチＩＣ１１は、直流電圧入力辺が積層体９００Ａの直流系外部入力端子ＰＭ１１Ａ，ＰＭ１２Ａ，ＰＭ１３Ａ用の外部実装用ランドが配列される辺と平行になるように、積層体９００Ａの天面に実装されている。なお、直流系外部入力端子ＰＭ１０Ａは、直流系外部入力端子ＰＭ１１Ａ，ＰＭ１２Ａ，ＰＭ１３Ａ用の外部実装用ランドが配列される辺と直交する辺に形成されている。
直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４ＡにおけるスイッチＩＣ１１に接続する側の所定部分に相当する第１部分導体は、積層体９００Ａを積層方向に沿って見て、直流電圧入力辺に直交する方向に沿って延びる形状で形成されている。直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４Ａの第１部分導体は、略同じ長さで形成されている。直流電圧用導体２１Ａの第１部分導体の一方端は、導電性ビアホールＶＨ２１１Ａにより、実装用ランドＤＬ２１１に接続されている。直流電圧用導体２２Ａの第１部分導体の一方端は、導電性ビアホールＶＨ２１２Ａにより、実装用ランドＤＬ２１２に接続されている。直流電圧用導体２３Ａの第１部分導体の一方端は、導電性ビアホールＶＨ２１３Ａにより、実装用ランドＤＬ２１３に接続されている。直流電圧用導体２４Ａの第１部分導体の一方端は、導電性ビアホールＶＨ２１４Ａにより、実装用ランドＤＬ２１４に接続されている。
直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４Ａにおける第１部分導体の他方端から先に続く部分は、第１部分導体に直交する方向に延びる形状で形成されており、積層体９００Ａを積層方向に沿って見て、第１分岐点Ｐｏ１に集合する形状で形成されている。この際、直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４Ａは、積層方向に沿って所定距離（例えば絶縁体層１枚分ずつ）離間して形成されている。
直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４Ａにおける第１分岐点Ｐｏ１よりも先に続く部分は、スイッチＩＣ１１の直流電圧入力辺に直交する方向に延びる形状で、第２分岐点Ｐｏ２まで形成されている。第２分岐点Ｐｏ２は、第１分岐点Ｐｏ１に対して、積層体９００Ａにおける直流系外部入力端子ＰＭ１１Ａ，ＰＭ１２Ａ，ＰＭ１３Ａ用の外部実装用ランドが配列される辺に近い位置に設定されている。
直流電圧用導体２１Ａにおける第２分岐点Ｐｏ２よりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４１Ａを介して、直流系外部入力端子ＰＭ１１Ａ用の外部実装用ランドに接続されている。直流電圧用導体２２Ａにおける第２分岐点Ｐｏ２よりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４２Ａを介して、直流系外部入力端子ＰＭ１２Ａ用の外部実装用ランドに接続されている。直流電圧用導体２３Ａにおける第２分岐点Ｐｏ２よりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４３Ａを介して、直流系外部入力端子ＰＭ１３Ａ用の外部実装用ランドに接続されている。直流電圧用導体２４Ａにおける第２分岐点Ｐｏ２よりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４４Ａを介して、直流系外部入力端子ＰＭ１４Ａ用の外部実装用ランドに接続されている。
このような構成とすることで、スイッチＩＣ１１に駆動電圧信号Ｖｄ、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３を印加するための導体群（直流電圧用導体群）を、積層体９００Ａの積層方向に沿って見た平面内において、さらに集約することができる。
次に、第３の実施形態に係る高周波スイッチモジュールについて、図を参照して説明する。図６は第３の実施形態に係る高周波スイッチモジュール１０Ｂの配線パターンの概念を示す図である。図６（Ａ）は平面透視図であり、図６（Ｂ）は図６（Ａ）におけるＦ−Ｆ’断面図であり、図６（Ｃ）は図６（Ａ）におけるＧ−Ｇ’断面図であり、図６（Ｄ）は図６（Ａ）におけるＨ−Ｈ’断面図である。
本実施形態の高周波スイッチモジュール１０Ｂは、第２の実施形態に示した高周波スイッチモジュール１０Ａに対して、積層体９００Ｂの直流系外部入力端子ＰＭ１０Ｂ，ＰＭ１１Ｂ，ＰＭ１２Ｂ，ＰＭ１３Ｂ用の外部実装用ランドの配置パターンが異なり、積層体９００Ｂの天面におけるスイッチＩＣ１１の実装態様が異なる。
スイッチＩＣ１１は、直流電圧入力辺が積層体９００Ｂの直流系外部入力端子ＰＭ１０Ｂ、ＰＭ１１Ｂ，ＰＭ１２Ｂ，ＰＭ１３Ｂ用の外部実装用ランドが配列される辺と平行になるように、積層体９００Ｂの天面に実装されている。この際、スイッチＩＣ１１は、積層体９００Ｂの直流系外部入力端子ＰＭ１０Ｂ，ＰＭ１１Ｂ，ＰＭ１２Ｂ，ＰＭ１３Ｂ用の外部実装用ランドが配列される辺と直流電圧入力辺との距離が、積層体９００Ｂの他のいずれの辺との距離よりも短くなる位置に実装される。
直流電圧用導体２１Ｂ，２２Ｂ，２３Ｂ，２４ＢにおけるスイッチＩＣ１１に接続する側の所定部分に相当する第１部分導体は、積層体９００Ｂを積層方向に沿って見て、直流電圧入力辺に直交する方向に沿って延びる形状で形成されている。直流電圧用導体２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂの第１部分導体は、略同じ長さで形成されている。直流電圧用導体２１Ｂの第１部分導体の一方端は、導電性ビアホールＶＨ２１１Ｂにより、実装用ランドＤＬ２１１に接続されている。直流電圧用導体２２Ｂの第１部分導体の一方端は、導電性ビアホールＶＨ２１２Ｂにより、実装用ランドＤＬ２１２に接続されている。直流電圧用導体２３Ｂの第１部分導体の一方端は、導電性ビアホールＶＨ２１３Ｂにより、実装用ランドＤＬ２１３に接続されている。直流電圧用導体２４Ｂの第１部分導体の一方端は、導電性ビアホールＶＨ２１４Ｂにより、実装用ランドＤＬ２１４に接続されている。
直流電圧用導体２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂにおける第１部分導体の他方端から先に続く部分は、第１部分導体に直交する方向に延びる形状で形成されており、積層体９００Ｂを積層方向に沿って見て、第１分岐点Ｐｏ１Ａに集合する形状で形成されている。この際、直流電圧用導体２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂは、積層方向に沿って所定距離（例えば絶縁体層１枚分ずつ）離間して形成されている。
直流電圧用導体２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂにおける第１分岐点Ｐｏ１Ａよりも先に続く部分は、スイッチＩＣ１１の直流電圧入力辺に直交する方向に延びる形状で、第２分岐点Ｐｏ２Ａまで形成されている。第２分岐点Ｐｏ２Ａは、第１分岐点Ｐｏ１Ａに対して、積層体９００Ｂにおける直流系外部入力端子ＰＭ１０Ｂ，ＰＭ１１Ｂ，ＰＭ１２Ｂ，ＰＭ１３Ｂ用の外部実装用ランドが配列される辺に近い位置に設定されている。
直流電圧用導体２１Ｂにおける第２分岐点Ｐｏ２Ａよりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４１Ｂを介して、直流系外部入力端子ＰＭ１１Ｂ用の外部実装用ランドに接続されている。直流電圧用導体２２Ｂにおける第２分岐点Ｐｏ２Ａよりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４２Ｂを介して、直流系外部入力端子ＰＭ１２Ｂ用の外部実装用ランドに接続されている。直流電圧用導体２３Ｂにおける第２分岐点Ｐｏ２Ａよりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４３Ｂを介して、直流系外部入力端子ＰＭ１３Ｂ用の外部実装用ランドに接続されている。直流電圧用導体２４Ｂにおける第２分岐点Ｐｏ２Ａよりも先に続く部分は、適宜引き回され、導電性ビアホールＶＨ２４４Ｂを介して、直流系外部入力端子ＰＭ１４Ｂ用の外部実装用ランドに接続されている。
このような構成とすることで、スイッチＩＣ１１に駆動電圧信号Ｖｄ、制御信号Ｖｃ１，Ｖｃ２，Ｖｃ３を印加するための導体群（直流電圧用導体群）を、積層体９００Ｂの積層方向に沿って見た平面内において、上述の各実施形態の構成よりも、さらに集約することができる。
なお、上述の実施形態では、スイッチＩＣを１個備える高周波スイッチモジュールを例に説明したが、スイッチＩＣを複数備える高周波スイッチモジュールに対しても上述の構成を適用することができる。
図７は、スイッチＩＣを２個備える高周波スイッチモジュール１０Ｃの回路図である。
高周波スイッチモジュール１０Ｃは、スイッチＩＣ１１１，１１２、ローパスフィルタ１２，１４，１６、ＳＡＷデュプレクサ１３，１５，１７を備える。高周波スイッチモジュール１０Ｃは、直流系外部入力端子ＰＭ１０Ａ，ＰＭ１１Ａ，ＰＭ１２Ａ，ＰＭ１３Ａ，ＰＭ１４Ａ，ＰＭ１５Ａと、高周波系外部入出力端子ＰＭ０１，ＰＭ０２，ＰＭ１Ａ，ＰＭ２１Ａ，ＰＭ２２Ａ，ＰＭ３１Ａ，ＰＭ３２Ａ，ＰＭ５Ａ，ＰＭ６１Ａ，ＰＭ６２Ａ，ＰＭ７１Ａ，ＰＭ７２Ａ，ＰＭ８Ａ，ＰＭ９１Ａ，ＰＭ９２Ａ，ＰＭ１０１Ａ，ＰＭ１０２Ａと、ターミナル端子ＰＭ４Ａを備える。
スイッチＩＣ１１１は、駆動電源信号入力端子ＰＩＣ（Ｖｄ１）、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２）と、共通端子ＰＩＣ０１と、複数の切替端子ＰＩＣ１１，ＰＩＣ２１，ＰＩＣ３１を備える。共通端子ＰＩＣ０１と、複数の切替端子ＰＩＣ１１，ＰＩＣ２１は、各種通信信号である高周波信号が入出力される端子である。切替端子ＰＩＣ３１はターミナル接続端子である。
スイッチＩＣ１１１は、駆動電源信号入力端子ＰＩＣ（Ｖｄ１）で与えられる所定レベルの駆動電圧で駆動し、制御信号入力端子ＰＩＣ（Ｖｃ１），ＰＩＣ（Ｖｃ２）の電圧レベル（Ｈｉ，Ｌｏｗ）の組合せに応じて、共通端子ＰＩＣ０１と、複数の切替端子ＰＩＣ１１，ＰＩＣ２１，ＰＩＣ３１のいずれかと、を接続する。
スイッチＩＣ１１１の共通端子ＰＩＣ０１は、高周波スイッチモジュール１０Ｃの高周波系外部入出力端子ＰＭ０１に接続されており、当該高周波系外部入出力端子ＰＭ０１はアンテナＡＮＴ１に接続されている。
スイッチＩＣ１１１の切替端子ＰＩＣ１１は、ローパスフィルタ１２を介して、高周波スイッチモジュール１０Ｃの高周波系外部入出力端子ＰＭ１Ａに接続されている。
スイッチＩＣ１１１の切替端子ＰＩＣ２１は、ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３１を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ２１Ａ，ＰＭ２２Ａに接続されている。スイッチＩＣ１１１の切替端子ＰＩＣ２１は、ＳＡＷデュプレクサ１３のＳＡＷフィルタ１３２を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ３１Ａ，ＰＭ３２Ａに接続されている。
スイッチＩＣ１１１の切替端子ＰＩＣ３１は、高周波スイッチモジュール１０のターミナル端子ＰＭ４Ａに接続されている。
スイッチＩＣ１１１の駆動電源信号入力端子ＰＩＣ（Ｖｄ１）は、直流電圧用導体２１Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１０Ａに接続されている。
スイッチＩＣ１１１の制御信号入力端子ＰＩＣ（Ｖｃ１）は、直流電圧用導体２２Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１１Ａに接続されている。
スイッチＩＣ１１１の制御信号入力端子ＰＩＣ（Ｖｃ２）は、直流電圧用導体２３Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１２Ａに接続されている。
スイッチＩＣ１１２は、駆動電源信号入力端子ＰＩＣ（Ｖｄ２）、制御信号入力端子ＰＩＣ（Ｖｃ３），ＰＩＣ（Ｖｃ４），ＰＩＣ（Ｖｃ５）と、共通端子ＰＩＣ０２と、複数の切替端子ＰＩＣ１２，ＰＩＣ２２，ＰＩＣ３２，ＰＩＣ４２，ＰＩＣ５２を備える。共通端子ＰＩＣ０２と、複数の切替端子ＰＩＣ１２，ＰＩＣ２２，ＰＩＣ３２，ＰＩＣ４２，ＰＩＣ５２は、各種通信信号である高周波信号が入出力される端子である。
スイッチＩＣ１１２は、駆動電源信号入力端子ＰＩＣ（Ｖｄ２）で与えられる所定レベルの駆動電圧で駆動し、制御信号入力端子ＰＩＣ（Ｖｃ３），ＰＩＣ（Ｖｃ４），ＰＩＣ（Ｖｃ５）の電圧レベル（Ｈｉ，Ｌｏｗ）の組合せに応じて、共通端子ＰＩＣ０２と、複数の切替端子ＰＩＣ１２，ＰＩＣ２２，ＰＩＣ３２，ＰＩＣ４２，ＰＩＣ５２のいずれかと、を接続する。
スイッチＩＣ１１２の共通端子ＰＩＣ０２は、高周波スイッチモジュール１０Ｃの高周波系外部入出力端子ＰＭ０２に接続されており、当該高周波系外部入出力端子ＰＭ０２はアンテナＡＮＴ２に接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ１２は、ローパスフィルタ１４を介して、高周波スイッチモジュール１０Ｃの高周波系外部入出力端子ＰＭ５Ａに接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ２２は、ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５１を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ６１Ａ，ＰＭ６２Ａに接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ２２は、ＳＡＷデュプレクサ１５のＳＡＷフィルタ１５２を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ７１Ａ，ＰＭ７２Ａに接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ３２は、ローパスフィルタ１６を介して、高周波スイッチモジュール１０Ｃの高周波系外部入出力端子ＰＭ８Ａに接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ４２は、ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７１を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ９１Ａ，ＰＭ９２Ａに接続されている。
スイッチＩＣ１１２の切替端子ＰＩＣ５２は、ＳＡＷデュプレクサ１７のＳＡＷフィルタ１７２を介して、高周波スイッチモジュール１０Ｃの平衡型の高周波系外部入出力端子ＰＭ１０１Ａ，ＰＭ１０２Ａに接続されている。
スイッチＩＣ１１２の駆動電源信号入力端子ＰＩＣ（Ｖｄ２）は、直流電圧用導体２１Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１０Ａに接続されている。すなわち、スイッチＩＣ１１１，１１２の駆動電源信号入力端子ＰＩＣ（Ｖｄ１），ＰＩＣ（Ｖｄ２）は、直流電圧用導体２１Ａを介して、高周波スイッチモジュール１０Ｃの共通の直流系外部入力端子ＰＭ１０Ａに接続されている。
スイッチＩＣ１１２の制御信号入力端子ＰＩＣ（Ｖｃ３）は、直流電圧用導体２４Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１３Ａに接続されている。
スイッチＩＣ１１２の制御信号入力端子ＰＩＣ（Ｖｃ４）は、直流電圧用導体２５Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１４Ａに接続されている。
スイッチＩＣ１１２の制御信号入力端子ＰＩＣ（Ｖｃ５）は、直流電圧用導体２６Ａを介して、高周波スイッチモジュール１０Ｃの直流系外部入力端子ＰＭ１５Ａに接続されている。
このような構成の高周波スイッチモジュール１０Ｃであっても、上述の実施形態と同様に、直流電圧用導体２１Ａ，２２Ａ，２３Ａ，２４Ａ，２５Ａ，２６Ａの全てにおける層内導体の少なくとも一部が重なるように形成することで、上述の実施形態と同様の作用効果を得ることができる。
１０，１０Ａ，１０Ｂ，１０Ｃ：高周波スイッチモジュール、
１１，１１１，１１２：スイッチＩＣ、
１２，１４，１６：ローパスフィルタ、
１３，１５，１７：ＳＡＷデュプレクサ、
１３１，１３２，１５１，１５２，１７１，１７２：ＳＡＷフィルタ、
２１，２２，２３，２４，２１Ａ，２２Ａ，２３Ａ，２４Ａ，２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂ：直流電圧用導体、
２１１，２１２，２１３，２１４：層内導体、
９００，９００Ａ，９００Ｂ：積層体、
９０１−９１８：絶縁体層、
９９０：絶縁性樹脂、
ＤＬ２１１，ＤＬ２１２，ＤＬ２１３，ＤＬ２１４：実装用ランド、
Ｐｏ１，Ｐｏ１Ａ：第１分岐点、
Ｐｏ２，Ｐｏ２Ａ：第２分岐点、
ＶＨ２１１，ＶＨ２１２，ＶＨ２１３，ＶＨ２１４，ＶＨ２４１，ＶＨ２４２，ＶＨ２４３，ＶＨ２４４，ＶＨ２１１Ａ，ＶＨ２１２Ａ，ＶＨ２１３Ａ，ＶＨ２１４Ａ，ＶＨ２４１Ａ，ＶＨ２４２Ａ，ＶＨ２４３Ａ，ＶＨ２４４Ａ，ＶＨ２１１Ｂ，ＶＨ２１２Ｂ，ＶＨ２１３Ｂ，ＶＨ２１４Ｂ，ＶＨ２４１Ｂ，ＶＨ２４２Ｂ，ＶＨ２４３Ｂ，ＶＨ２４４Ｂ：導電性ビアホール

Claims (5)

  1. 高周波信号が入出力する共通端子、該共通端子よりも多くそれぞれが前記高周波信号を入出力する複数の切替端子、駆動電源信号が入力される駆動電源端子、および前記共通端子と前記複数の切替端子の接続状態を決定するための制御信号が入力される複数の制御端子を備えたスイッチＩＣと、
    前記スイッチＩＣが実装され、前記高周波信号が伝送する高周波伝送用導体と、前記駆動電源信号および前記制御信号がそれぞれ伝送される複数の直流電圧用導体とが形成され、前記駆動電源信号および前記制御信号がそれぞれ入力される複数の直流系外部入力端子と前記高周波信号がそれぞれ入出力される複数の高周波系外部入出力端子とを備える積層体と、を備え、
    前記複数の直流電圧用導体の全ては、各直流電圧用導体の積層方向に直交する面内で引き回される層内導体の少なくとも一部が前記積層体に沿って重なるように形成されている、高周波スイッチモジュール。
  2. 前記複数の直流電圧用導体における前記スイッチＩＣの前記駆動電源端子および前記複数の制御端子へ接続する側の第１部分導体は、前記積層体を前記積層方向に平行な方向で見た状態で、第１分岐点に集中するような形状で形成され、
    前記第１分岐点から前記積層体の前記直流系外部入力端子までの間の前記複数の直流電圧用導体の前記層内導体の少なくとも一部が、前記積層体に沿って重なるように形成されている、請求項１に記載の高周波スイッチモジュール。
  3. 前記複数の直流電圧用導体における前記積層体の前記直流系外部入力端子へ接続する側の第２部分導体は、前記積層体を前記積層方向に平行な方向で見た状態で、前記第１分岐点と離間した第２分岐点に集中するような形状で形成され、
    前記第１分岐点と前記第２分岐点との間の前記複数の直流電圧用導体の前記層内導体の全てが、前記積層体に沿って重なるように形成されている、請求項２に記載の高周波スイッチモジュール。
  4. 前記複数の直流電圧用導体をそれぞれに構成する層内導体は、前記積層体を構成する複数の絶縁体層において、隣接する絶縁体層にそれぞれ形成されている、請求項１乃至請求項３のいずれか１項に記載の高周波スイッチモジュール。
  5. 前記スイッチＩＣおよび前記積層体の筐体は矩形状であり、
    前記スイッチＩＣの前記駆動電源端子および前記複数の制御端子は、前記スイッチＩＣの筐体における第１辺近傍に、該第１辺に沿って形成されており、
    前記積層体の前記複数の直流系外部入力端子は、前記積層体の筐体における第２辺近傍に、該第２辺に沿って形成されており、
    前記スイッチＩＣの前記第１辺と前記積層体の前記第２辺とが略平行で、且つ、前記第２辺が前記積層体の他の辺よりも前記第１辺に近くなるように、前記スイッチＩＣは前記積層体に実装されている、請求項１乃至請求項４のいずれか１項に記載の高周波スイッチモジュール。
JP2014500645A 2012-02-21 2013-02-08 高周波スイッチモジュール Active JP5610099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014500645A JP5610099B2 (ja) 2012-02-21 2013-02-08 高周波スイッチモジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012034712 2012-02-21
JP2012034712 2012-02-21
JP2014500645A JP5610099B2 (ja) 2012-02-21 2013-02-08 高周波スイッチモジュール
PCT/JP2013/052986 WO2013125362A1 (ja) 2012-02-21 2013-02-08 高周波スイッチモジュール

Publications (2)

Publication Number Publication Date
JP5610099B2 true JP5610099B2 (ja) 2014-10-22
JPWO2013125362A1 JPWO2013125362A1 (ja) 2015-07-30

Family

ID=49005550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014500645A Active JP5610099B2 (ja) 2012-02-21 2013-02-08 高周波スイッチモジュール

Country Status (4)

Country Link
US (1) US9240383B2 (ja)
JP (1) JP5610099B2 (ja)
CN (1) CN104126276B (ja)
WO (1) WO2013125362A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106686B4 (de) * 2014-05-12 2022-12-01 Infineon Technologies Austria Ag Elektronisches modul, elektronisches system und verfahren zum herstellen desselben
TWI732753B (zh) * 2015-05-13 2021-07-11 日商新力股份有限公司 傳送線路
WO2019138904A1 (ja) * 2018-01-11 2019-07-18 株式会社村田製作所 スイッチモジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266840A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd スイッチモジュール
WO2010053131A1 (ja) * 2008-11-05 2010-05-14 日立金属株式会社 高周波回路、高周波部品、及びマルチバンド通信装置
JP2011035940A (ja) * 2006-12-28 2011-02-17 Hitachi Metals Ltd 高周波部品及び通信装置
JP2011077723A (ja) * 2009-09-29 2011-04-14 Murata Mfg Co Ltd 高周波スイッチモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275973A (ja) 1993-03-18 1994-09-30 Sumitomo Electric Ind Ltd バスボード装置の電源供給機構
JP4000103B2 (ja) 2003-10-09 2007-10-31 三菱電機株式会社 高周波スイッチ装置及び高周波スイッチ構造
JP2006203470A (ja) 2005-01-19 2006-08-03 Kyocera Corp 高周波モジュール及び無線通信機器
JP2008085775A (ja) 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 高周波回路及び半導体装置
US8288845B2 (en) * 2008-11-14 2012-10-16 Triquint Semiconductor, Inc. Package including proximately-positioned lead frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266840A (ja) * 2006-03-28 2007-10-11 Hitachi Metals Ltd スイッチモジュール
JP2011035940A (ja) * 2006-12-28 2011-02-17 Hitachi Metals Ltd 高周波部品及び通信装置
WO2010053131A1 (ja) * 2008-11-05 2010-05-14 日立金属株式会社 高周波回路、高周波部品、及びマルチバンド通信装置
JP2011077723A (ja) * 2009-09-29 2011-04-14 Murata Mfg Co Ltd 高周波スイッチモジュール

Also Published As

Publication number Publication date
CN104126276B (zh) 2016-01-20
US9240383B2 (en) 2016-01-19
WO2013125362A1 (ja) 2013-08-29
CN104126276A (zh) 2014-10-29
JPWO2013125362A1 (ja) 2015-07-30
US20140339689A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
JP5677499B2 (ja) 高周波回路モジュール
US10110191B2 (en) High-frequency laminated component and laminated high-frequency filter
JP5655937B2 (ja) 高周波モジュール
JP5625453B2 (ja) 高周波スイッチモジュール
US9161433B2 (en) Power supply control circuit module
JP5018858B2 (ja) 高周波モジュール
JP5783186B2 (ja) 積層基板モジュール
US9319092B2 (en) High-frequency module
US10916938B2 (en) ESD-protective surface-mount composite component
JP5790771B2 (ja) 高周波モジュール
JP5517003B2 (ja) 方向性結合器
JP2016006816A (ja) トランスおよび多層基板
JP5610099B2 (ja) 高周波スイッチモジュール
JPWO2013164929A1 (ja) 高周波モジュール
US9084348B2 (en) High-frequency module
US9166285B2 (en) High-frequency module
JP5545363B2 (ja) 複合部品
JP5790852B2 (ja) 高周波スイッチモジュール
JP2017199879A (ja) 配線基板
KR101124275B1 (ko) 고주파 모듈
JP4396745B2 (ja) 高周波モジュール

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5610099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150