JP5568811B2 - 基板中間体、基板及び貫通ビア電極形成方法 - Google Patents
基板中間体、基板及び貫通ビア電極形成方法 Download PDFInfo
- Publication number
- JP5568811B2 JP5568811B2 JP2011082084A JP2011082084A JP5568811B2 JP 5568811 B2 JP5568811 B2 JP 5568811B2 JP 2011082084 A JP2011082084 A JP 2011082084A JP 2011082084 A JP2011082084 A JP 2011082084A JP 5568811 B2 JP5568811 B2 JP 5568811B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- barrier layer
- plating
- via electrode
- electroless
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Description
12…孔
13…内周面
14…金属ナノ粒子
16…バリア層
18…シード層
20…貫通ビア電極材
22…貫通ビア電極
24…自己組織化単分子膜
Claims (19)
- 基板厚さ方向に、アスペクト比が3乃至15の範囲で形成され、貫通ビア電極となる貫通ビア電極材が充填される有底の孔を有する基板中間体であって、
前記孔の内周面に形成された自己組織化単分子膜と、
この自己組織化単分子膜に吸着された金属ナノ粒子と、
を有してなり、前記金属ナノ粒子は、前記貫通ビア電極材の前記基板への拡散を防止するためのバリア層を無電解めっきにより形成する際の触媒となる金属からなることを特徴とする基板中間体。 - 請求項1において、
前記自己組織化単分子膜は、シランカップリング剤により形成されていることを特徴とする基板中間体。 - 請求項2において、
前記シランカップリング剤として、3−アミノプロピルトリエトキシシランを用いて、前記自己組織化単分子膜が形成されていて、前記金属ナノ粒子は、Pd、Pt及びAu粒子のうち1種類以上からなることを特徴とする基板中間体。 - 請求項1において、
前記金属ナノ粒子は、ポリビニルピロドリン、ポリアクリル酸、ポリエチレンイミン、テトラメチルアンモニウム、クエン酸から選択された保護剤によりコーティングされていることを特徴とする基板中間体。 - 請求項1乃至4のいずれかにおいて、
前記金属ナノ粒子の、前記自己組織化単分子膜への付着数は、1000〜12000個/μm2であることを特徴とする基板中間体。 - 請求項1乃至5のいずれかにおいて、
前記金属ナノ粒子の直径は1nm以上、40nm未満であることを特徴とする基板中間体。 - 基板厚さ方向に、アスペクト比が3乃至15の範囲で形成された有底の孔を充填している貫通ビア電極を有する基板であって、
前記貫通ビア電極は、
前記孔の内周面において、自己組織化単分子膜により吸着されたPd、Pt及びAuのうち1種類以上からなる金属ナノ粒子と、
前記金属ナノ粒子を触媒として、無電解めっき処理により、前記孔の内周面に形成されたバリア層と、
前記バリア層上に無触媒置換めっきにより堆積されたコンフォーマル金属シード層と、
前記コンフォーマル金属シード層上に、前記孔を埋めるようにして堆積された貫通ビア電極材とを有してなり、
前記バリア層は、前記孔の内周面への密着強度が、スタッドプルテストで14MPa以上であることを特徴とする基板。 - 請求項7において、
前記金属ナノ粒子は、直径が1nm以上、40nm未満のPd粒子からなることを特徴とする基板。 - 請求項7において、
前記金属ナノ粒子は、直径が1nm以上、40nm未満のAu粒子からなることを特徴とする基板。 - 請求項7乃至9のいずれかにおいて、
前記バリア層の膜厚は、10nm以上、100nm未満であることを特徴とする基板。 - 請求項10において、
前記バリア層は、Co−B、Ni−B、Co−W−B、Ni−W−B、Co-P、Ni-P、Co-W-P、Ni-W-P、その他の高融点材料、その合金のいずれかからなることを特徴とする基板。 - 基板に、アスペクト比が3乃至15の範囲で形成されている有底の孔の内周面にバリア層を形成し、このバリア層上にシード層を積層し、更に、このシード層上に、貫通ビア電極材を堆積して、前記孔を埋め込んで、貫通ビア電極を形成する貫通ビア電極形成方法であって、
前記孔の内周面に自己組織化単分子膜を形成する工程と、
前記自己組織化単分子膜上に、無電解めっきの触媒となる金属ナノ粒子を1000〜12000個/μm2の密度で吸着させる工程と、
前記金属ナノ粒子を触媒として、前記孔の内周面に、無電解めっき処理により、前記バリア層となる金属膜を形成する工程と、
このバリア層の金属膜上に、前記シード層となる金属を、無電解めっき処理により積層する工程と、
前記貫通ビア電極材を、前記シード層上に、電解めっきにより、前記孔が充填されるまで堆積させる工程と、
を有してなる貫通ビア電極形成方法。 - 請求項12において、
前記孔の内周面に金属ナノ粒子を吸着させる工程は、前記自己組織化単分子膜を、前記触媒となる金属ナノ粒子コロイド溶液中に浸漬させることを特徴とする貫通ビア電極形成方法。 - 請求項13において、
前記自己組織化単分子膜を、アミノ基、メルカプト基、スルフィド基またはクロロ基を末端に持つシランカップリング剤による、シランカップリング処理により形成することを特徴とする貫通ビア電極形成方法。 - 請求項14において、
前記シランカップリング剤として、3−アミノプロピルトリエトキシシランを用いて、前記自己組織化単分子膜を形成することを特徴とする貫通ビア電極形成方法。 - 請求項12乃至14のいずれかにおいて、
前記バリア層の形成後に、150℃以上300℃未満の温度でアニーリングをして、前記バリア層の前記基板への密着強度を強化する工程を有することを特徴とする貫通ビア電極形成方法。 - 請求項16において、
前記アニーリングの温度は200℃であることを特徴とする貫通ビア電極形成方法。 - 請求項12乃至17のいずれかにおいて、
前記シード層の無電解めっき処理に際して、抑制剤を加えることを特徴とする貫通ビア電極形成方法。 - 請求項12乃至18のいずれかにおいて、
前記金属ナノ粒子は、Pd、Pt、Auのうち1種類以上からなり、
前記バリア層を形成する工程は、無電解Ni−Bめっき、無電解Co−Bめっき、無電解Co−W−Bめっき、無電解Ni−W−Bめっき、無電解Co−Pめっき、無電解Ni−Pめっき、無電解Co−W−Pめっき、無電解Ni−W−Pめっきのいずれかであり、還元剤としてジメチルアミノボランを用いていることを特徴とする貫通ビア電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082084A JP5568811B2 (ja) | 2011-04-01 | 2011-04-01 | 基板中間体、基板及び貫通ビア電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011082084A JP5568811B2 (ja) | 2011-04-01 | 2011-04-01 | 基板中間体、基板及び貫通ビア電極形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012216722A JP2012216722A (ja) | 2012-11-08 |
JP5568811B2 true JP5568811B2 (ja) | 2014-08-13 |
Family
ID=47269216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011082084A Active JP5568811B2 (ja) | 2011-04-01 | 2011-04-01 | 基板中間体、基板及び貫通ビア電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5568811B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023187473A1 (en) * | 2022-03-30 | 2023-10-05 | Aveni | Method of metallization with a nickel or cobalt alloy for the manufacture of semiconductor devices |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5917297B2 (ja) * | 2012-05-30 | 2016-05-11 | 東京エレクトロン株式会社 | めっき処理方法、めっき処理装置および記憶媒体 |
US8846529B2 (en) | 2013-01-10 | 2014-09-30 | International Business Machines Corporation | Electroless plating of cobalt alloys for on chip inductors |
US8956975B2 (en) | 2013-02-28 | 2015-02-17 | International Business Machines Corporation | Electroless plated material formed directly on metal |
JP6327442B2 (ja) * | 2013-03-07 | 2018-05-23 | Dic株式会社 | 導電性材料の製造方法及び導電性材料 |
JP6327443B2 (ja) * | 2013-03-19 | 2018-05-23 | Dic株式会社 | 導電性材料の製造方法及び導電性材料 |
US8981564B2 (en) | 2013-05-20 | 2015-03-17 | Invensas Corporation | Metal PVD-free conducting structures |
JP6177670B2 (ja) | 2013-11-21 | 2017-08-09 | 東京エレクトロン株式会社 | めっきの前処理方法、無電解めっき方法および記憶媒体 |
US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP6270681B2 (ja) | 2014-09-29 | 2018-01-31 | 学校法人 関西大学 | 配線構造体の製造方法、銅置換めっき液および配線構造体 |
WO2016098738A1 (ja) | 2014-12-17 | 2016-06-23 | 三井化学株式会社 | 基板中間体、貫通ビア電極基板および貫通ビア電極形成方法 |
JP6328575B2 (ja) * | 2015-02-23 | 2018-05-23 | 東京エレクトロン株式会社 | 触媒層形成方法、触媒層形成システムおよび記憶媒体 |
KR101929623B1 (ko) * | 2016-10-28 | 2018-12-14 | 고려대학교 산학협력단 | 플렉시블 전극 및 이의 제조방법 |
TWI672175B (zh) | 2017-10-20 | 2019-09-21 | 國立清華大學 | 自吸附觸媒組成物、自吸附觸媒組成物的製造方法以及無電鍍基板的製造方法 |
CN109692707A (zh) * | 2017-10-23 | 2019-04-30 | 卫子健 | 自吸附催化剂组成物及其制造方法、及无电镀基板的制造方法 |
US11133218B1 (en) * | 2020-01-23 | 2021-09-28 | Tae Young Lee | Semiconductor apparatus having through silicon via structure and manufacturing method thereof |
WO2023162264A1 (ja) * | 2022-02-28 | 2023-08-31 | 株式会社レゾナック | 半導体装置の製造方法、及び半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001316834A (ja) * | 2000-04-28 | 2001-11-16 | Sony Corp | 無電解メッキ装置および導電膜の形成方法 |
JP4911586B2 (ja) * | 2006-09-13 | 2012-04-04 | 学校法人早稲田大学 | 積層構造、超lsi配線板及びそれらの形成方法 |
JP5486821B2 (ja) * | 2009-02-12 | 2014-05-07 | 学校法人 関西大学 | 無電解銅めっき方法、及び埋め込み配線の形成方法 |
KR101096031B1 (ko) * | 2009-03-31 | 2011-12-19 | 한양대학교 산학협력단 | 자기조립단분자막 형성방법과 이를 이용한 반도체 소자의 구리배선 및 그의 형성방법 |
JP5665169B2 (ja) * | 2010-03-19 | 2015-02-04 | 学校法人早稲田大学 | 金型製造方法およびその方法により形成された金型 |
-
2011
- 2011-04-01 JP JP2011082084A patent/JP5568811B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023187473A1 (en) * | 2022-03-30 | 2023-10-05 | Aveni | Method of metallization with a nickel or cobalt alloy for the manufacture of semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP2012216722A (ja) | 2012-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5568811B2 (ja) | 基板中間体、基板及び貫通ビア電極形成方法 | |
Shacham-Diamand et al. | Electroless processes for micro-and nanoelectronics | |
Inoue et al. | Formation of electroless barrier and seed layers in a high aspect ratio through-Si vias using Au nanoparticle catalyst for all-wet Cu filling technology | |
JP4376958B2 (ja) | 無電解めっきにより金属薄膜を形成しためっき物及びその製造方法 | |
JP4376959B2 (ja) | 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法 | |
WO2009125143A2 (fr) | Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat | |
JP6079150B2 (ja) | めっきによる貫通孔の銅充填方法 | |
KR101542765B1 (ko) | 반도체 소자의 제조방법, 반도체 소자 | |
US20150303103A1 (en) | Catalyst adsorption method and catalyst adsorption device | |
US7064065B2 (en) | Silver under-layers for electroless cobalt alloys | |
JP2010037622A (ja) | 無電解置換めっきにより銅薄膜を形成しためっき物 | |
JP4911586B2 (ja) | 積層構造、超lsi配線板及びそれらの形成方法 | |
CN105274595A (zh) | 用于在反应性金属膜上电化学沉积金属的方法 | |
JP5300156B2 (ja) | 無電解めっきにより銅薄膜を形成しためっき物 | |
JP6115684B2 (ja) | 半導体装置、半導体装置の製造方法 | |
TWI332999B (en) | Cobalt-based alloy electroless plating solution and electroless plating method using the same | |
TW201021113A (en) | Method for repairing copper diffusion barrier layers on a semiconductor solid substrate and repair kit for implementing this method | |
CN105280614A (zh) | 用于在反应性金属膜上电化学沉积金属的方法 | |
JP6498187B2 (ja) | 銅シード層をバリア層上に堆積させるための方法及び銅めっき浴 | |
TWI342591B (en) | Compositions for the electroless deposition of ternary materials for the semiconductor industry | |
JP2006120870A5 (ja) | ||
TWI384605B (zh) | 於基材上形成阻障兼種晶層的電子構件 | |
JP2001085434A (ja) | 半導体基板のめっき方法 | |
JP5388191B2 (ja) | 貫通シリコンビアを有するめっき物及びその形成方法 | |
TW411569B (en) | Method of using the electroless plating technology to fabricate the copper/gold connections in integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140605 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5568811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |