CN105280614A - 用于在反应性金属膜上电化学沉积金属的方法 - Google Patents

用于在反应性金属膜上电化学沉积金属的方法 Download PDF

Info

Publication number
CN105280614A
CN105280614A CN201510290709.4A CN201510290709A CN105280614A CN 105280614 A CN105280614 A CN 105280614A CN 201510290709 A CN201510290709 A CN 201510290709A CN 105280614 A CN105280614 A CN 105280614A
Authority
CN
China
Prior art keywords
metal
crystal layer
barrier layer
workpiece
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510290709.4A
Other languages
English (en)
Other versions
CN105280614B (zh
Inventor
罗伊·沙维夫
伊斯梅尔·T·埃迈什
迪米特里奥斯·阿吉里斯
塞尔达·阿克苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/292,426 external-priority patent/US20150348836A1/en
Priority claimed from US14/292,385 external-priority patent/US20150348826A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105280614A publication Critical patent/CN105280614A/zh
Application granted granted Critical
Publication of CN105280614B publication Critical patent/CN105280614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/46—Electroplating: Baths therefor from solutions of silver
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/48—Electroplating: Baths therefor from solutions of gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

根据本公开案的一个实施方式，提供了一种用于在工件上的反应性金属膜上沉积金属的方法，所述方法包含：使用电镀电解液以及施加在约-0.5V至约-4V范围内的阴极电势来在工件上形成的种晶层上电化学地沉积金属化层，所述电镀电解液具有至少一种电镀金属离子和约1至约6的pH范围。其中所述工件包括设置在所述工件的所述种晶层和电介质表面之间的阻挡层，所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势。

Description

用于在反应性金属膜上电化学沉积金属的方法
相关申请案的交叉引用
本申请案是提交于2014年5月30日的美国专利申请第14/292385号和美国专利申请第14/292426号两者的部分接续案，所述两个美国专利申请的公开内容由此以引用方式明确地全部并入本文。
技术领域
本案涉及用于在反应性金属膜上电化学沉积金属的方法。
背景技术
半导体器件是通过在半导体基板(诸如，硅晶片)上形成电路的制造工艺制造的。金属特征结构，诸如铜(Cu)特征结构，被沉积在基板上以形成电路。金属阻挡层可用来防止铜离子扩散到周围材料中。随后可将种晶层沉积在所述阻挡层上以促进铜互连电镀。
传统的阻挡层，例如Ta、Ti、TiN、TaN等等，预期将在约20nm的特征结构大小处达到所述阻挡层的可使用极限。近年来所探索到的用于在小型特征结构中作为传统阻挡层的可行替代的阻挡层包括锰基阻挡层。例如，合适的阻挡层可包含锰(Mn)和氮化锰(MnN)。
由于不同种类的金属(例如，Mn阻挡层材料和Cu种晶材料)之间的接触电势，种晶材料阻挡层的电极电势可偏移，从而导致阻挡层溶解和种晶腐蚀。因此存在对用于减少阻挡层溶解和种晶腐蚀结果的改善的电化学沉积工艺的需要。本公开案的实施方式旨在解决这些以及其他问题。
发明内容
本发明内容是提供用于以简化形式引入一系列概念，所述概念将在以下具体实施方式中进一步描述。本发明内容并非旨在辨识所主张的主题的关键特征，也并非旨在用作决定所要求保护的主题的范围的辅助。
根据本公开案的一个实施方式，提供了一种用于在工件上的反应性金属膜上沉积金属的方法。所述方法包含：使用电镀电解液以及施加在约-0.5V至约-4V范围内的阴极电势来在工件上形成的种晶层上电化学地沉积金属化层，所述电镀电解液具有至少一种电镀金属离子和约1至约6的pH范围。所述工件包括设置在所述工件的种晶层和电介质表面之间的阻挡层，其中所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势。
根据本公开案的另一实施方式，提供了一种用于在工件上的反应性金属膜上沉积金属的方法。所述方法包含：使用电镀电解液以及施加在约-0.5V至约-4V范围内的阴极电势来在工件上形成的种晶层上电化学地沉积金属化层，所述电镀电解液具有至少一种电镀金属离子和约1至约6的pH范围。所述工件包括设置在所述工件的种晶层和电介质表面之间的阻挡层，以及设置在所述阻挡层和所述种晶层之间的衬垫层，其中所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势，以及所述衬垫层包含第三金属，所述第三金属的标准电极电势比所述第一金属的标准电极电势更正性。所施加的阴极电势与所述第一金属、第二金属和第三金属的标准电极电势平均值之间的差值大于1.0V。
根据本公开案的一个实施方式，提供了一种显微特征结构工件。所述工件包含电介质表面、所述电介质表面上的阻挡层、在所述阻挡层和电介质表面组成的堆叠上的种晶层，以及设置在所述阻挡层和所述种晶层之间的衬垫层，所述阻挡层包含第一金属，所述第一金属具有小于0V的标准电极电势，所述种晶层具有小于的厚度并且包含第二金属，所述第二金属具有比0V更正性的标准电极电势，所述衬垫层包含第三金属，所述第三金属的标准电极电势比所述第一金属的标准电极电势更正性。所述工件还包含设置在所述种晶层上的块体金属化层，其中所述块体金属化层是在具有约1至约6的范围内的pH的电解质中电化学沉积的。
根据本文描述的实施方式中的任意实施方式，所施加的阴极电势与所述第一金属和第二金属的标准电极电势平均值之间的差值可为大于1.0V。
根据本文描述的实施方式中的任意实施方式，所述种晶层的厚度可为小于
根据本文描述的实施方式中的任意实施方式，所述电镀电解液中金属离子的浓度可为在0.01M至0.25M的范围内。
根据本文描述的实施方式中的任意实施方式，所述阻挡层可包含在电介质层上的金属或金属化合物，所述金属或金属化合物选自由以下物质组成的群组：锰和氮化锰。
根据本文描述的实施方式中的任意实施方式，所述种晶层可为包括衬垫层和种晶层的种晶堆叠。
根据本文描述的实施方式中的任意实施方式，所述工件还可包括在所述阻挡层和所述种晶层之间的衬垫层，其中所述衬垫层包含第二金属，所述第二金属的标准电极电势比所述第一金属的标准电极电势大。
根据本文描述的实施方式中的任意实施方式，所述衬垫层可包含至少一种金属，所述金属选自由以下金属组成的群组：钌、钴、铼、镍、钽、氮化钽，以及氮化钛。
根据本文描述的实施方式中的任意实施方式，所述种晶层可包含至少一种金属，所述金属选自由以下金属组成的群组：铜、金、银、钌，以及上述金属的合金。
根据本文描述的实施方式中的任意实施方式，所述电镀电解液还可包含至少一种添加剂，所述添加剂选自由以下物质组成的群组：抑制剂、催化剂，以及平衡剂。
根据本文描述的实施方式中的任意实施方式，所述添加剂可为抑制剂，所述抑制剂选自由以下物质组成的群组：具有聚丙二醇部分的聚合物。
根据本文描述的实施方式中的任意实施方式，用于所述金属化层的金属可选自由以下金属组成的群组：铜、钴、镍、金、银，以及上述金属的合金。
根据本文描述的实施方式中的任意实施方式，所述阻挡层的厚度可为在1nm至3nm的范围内。
根据本文描述的实施方式中的任意实施方式，所述衬垫层的厚度可为在 至的范围内。
附图说明
通过参照以下详细描述和附图，本公开案的上述方面和本公开案的许多附属优点将变得更加易于理解，其中：
图1至图3是一系列示意图，描绘本公开案的示例性实施方式的过程和示例性特征结构发展；
图4至图6是一系列示意图，描绘本公开案的另一示例性实施方式的过程和示例性特征结构发展；
图7是Cu/MnN堆叠膜的腐蚀图；
图8是提供用于各种电解液的线性扫描伏安法的示例性图示，所述电解液为：不含添加物的常规浓缩ECD铜酸化学电解液、含添加物的常规浓缩ECD铜酸化学电解液、不含添加物的经稀释ECD铜酸化学电解液，以及含添加物的经稀释ECD铜酸化学电解液；
图9是常规ECD铜酸化学电解液和经稀释的ECD铜酸化学电解液的MnN溶解与电流的关系图示；
图10是使用先前设计的方法沉积的特征结构的TEM图像；
图11和图12是使用根据本公开案的实施方式的方法沉积的特征结构的TEM图像；
图13是包括MnN阻挡层和铜种晶层的堆叠的电极电势的图示；
图14是包括Co/MnN堆叠的阻挡层和铜种晶层的堆叠的电极电势的图示；
图15是包括MnN/Co堆叠的阻挡层和铜种晶层的堆叠的电极电势的图示；
图16是的Cu和的MnN构成的堆叠在各种pH水平时Cu溶解的图示；
图17是的Cu和的MnN构成的堆叠在各种pH水平时MnN溶解的图示；
图18是由Cu和Cu分别与MnN构成的堆叠在各种pH水平时Cu溶解的图示；
图19是由Cu和Cu分别与MnN构成的堆叠在各种pH水平时MnN溶解的图示；
图20是由Cu和Cu分别与MnN构成的堆叠在各种pH水平时Cu溶解的图示；
图21是由Cu和Cu分别与MnN构成的堆叠在各种pH水平时MnN溶解的图示；以及
图22A至图22C是根据本公开案的实施方式在示例性电镀工艺期间工件的示意图。
具体实施方式
本公开案涉及用于减少微电子工件的特征结构(诸如沟槽和过孔，尤其是在镶嵌应用中)中的反应性金属阻挡层和种晶层溶解的方法和电镀化学物质。
本公开案的实施方式涉及工件(诸如半导体晶片)，用于处理工件的装置或处理组件，以及用于处理工件的方法。所述术语“工件”、“晶片”和“半导体晶片”意谓任何平坦的媒体或制品，包括半导体晶片和其它基板或晶片、玻璃、掩模，以及光学媒体或存储媒体，MEMS基板，或者具有微电器件、微机械器件或者微机电器件的任何其它工件。
本文描述的方法是用于在工件的特征结构中的金属或金属合金沉积，所述特征结构包括沟槽和过孔。在本公开案的一个实施方式中，所述工艺可用于小型特征结构，例如具有小于50nm的特征结构临界尺寸的特征结构。然而，本文描述的工艺可应用于任何特征结构大小。在本申请案中论述的尺寸大小可为所述特征结构的顶部开口处的蚀刻后特征结构尺寸。在本公开案的一个实施方式中，镶嵌特征结构可具有小于50nm的大小。在另一实施方式中，镶嵌特征结构可具有小于40nm的大小。在另一实施方式中，镶嵌特征结构可具有小于30nm的大小。
本文描述的工艺可例如在镶嵌应用中应用于各种形式的铜、钴、镍、金、银、锰、锡、铝和合金沉积。本文描述的工艺还可经改进用于高长宽比的特征结构中的金属或金属合金沉积，所述高长宽比的特征结构为例如穿透硅的过孔(TSV)特征结构中的过孔。
如本文所使用的描述性术语“微特征结构工件”和“工件”可包含在处理中预先沉积和形成在已知点处的所有结构和层，并且并非仅限于如在图1到图6中所描绘的那些结构和层。
虽然在本申请案中通常描述为金属沉积，但是术语“金属”还考虑金属合金和共沉积的金属。此类金属、金属合金和共沉积的金属可用于形成种晶层或者完全或部分地填充所述特征结构。示例性的共沉积金属和铜合金可包括但不限于铜锰和铜铝。作为共沉积的金属和金属合金的非限制性实例，所述合金组成比率可为在约0.5％至约6％的范围内的再生合金金属。
参见图1至图3，现将描述一种用于形成示例性铜互连的工艺。作为非限制性实例，铜互连20中的一系列层通常包括电介质层22、阻挡层28(参见图1)、种晶层30(参见图2)、铜填充层32(参见图3)，以及铜帽层(未示出)。
金属互连的常规制造可包括在电介质材料上适当地沉积阻挡层以防止铜扩散进入所述电介质材料。合适的阻挡层包括例如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)等等。阻挡层通常是用于将铜或者铜合金与电介质材料隔离。近年来，已经开发出了Mn基阻挡层材料，诸如锰(Mn)和氮化锰(MnN)。
可将种晶层30沉积在阻挡层28上。在特征结构中沉积铜的情况中，存在对种晶层的若干示例性选择。第一，所述种晶层可为例如使用PVD沉积技术的铜种晶层。作为另一非限制性实例，所述种晶层可为铜合金种晶层，诸如铜锰、铜钴或铜镍合金。所述种晶层还可通过使用其它沉积技术(诸如CVD或ALD)形成。
第二，所述种晶层可为堆叠膜，例如衬垫层和PVD种晶层。衬垫层是在阻挡层和PVD种晶之间使用的材料，用于减少不连续种晶的问题和改善所述PVD种晶的粘着性。衬垫通常是贵金属，诸如钌(Ru)、铂(Pt)、钯(Pd)和锇(Os)，但是所述列出项还可包括钴(Co)和镍(Ni)。目前，CVDRu和CVDCo是常见的衬垫；然而，还可通过使用其它沉积技术(诸如ALD或者PVD)形成衬垫层。
第三，所述种晶层可为二级种晶层。二级种晶层类似于衬垫层，因为所述二级种晶层通常是由贵金属形成的，所述贵金属为诸如Ru、Pt、Pd和Os，但是所述列出项还可包括Co和Ni，并且最常见的是CVDRu和CVDCo。(类似于种晶层和衬垫层，二级种晶层还可通过使用诸如ALD或PVD之类的其它沉积技术形成。)差异在于所述二级种晶层充当种晶层，而所述衬垫层是在阻挡层和PVDCu种晶之间的中间层。
参见图22A、22B和22C，所述诸图示出了根据本公开案的实施方式的示例性电镀工艺中的工件。参见图22A，所述工件包括基板101、阻挡层102和种晶层103。在电化学沉积腔室中，电压V1是在所述工件上相对于阳极所施加的阴极电势，电压V2在所述工件的边界层的边缘处，以及电压V3在种晶层103的表面处。电阻R1是电镀电解液中的阻抗。电阻R2是工件的边界层处的阻抗。
参见图22B，示出了工件上的特征结构的特写图。在所述特写图中，示出了在底面(field)上的种晶层厚度TS1和在特征结构中的侧壁上的种晶层厚度TS2。参见图22C，特征结构侧壁的特写图示出种晶层粗糙度105包括所述特征结构TS2的侧壁中的顶端106中的种晶层厚度TS2和特征结构的侧壁中的凹部107中的种晶层厚度TS3。
在已经根据如上所述的实例中的一个实例沉积种晶层之后，所述特征结构可包含种晶层改善(seedlayerenhancement；SLE)层，所述SLE层是所沉积的金属的薄层。作为非限制性实例，SLE层可为具有约2nm厚度的铜层。SLE层也被称为电化学沉积的种晶(或者ECD种晶)，所述SLE层可为保形沉积层。
ECD铜种晶通常是使用包含非常稀的铜乙二胺(EDA)络合物的碱性化学物质沉积的。ECD铜种晶还可使用其它铜络合物沉积，所述其它铜络合物为诸如乙二胺、氨基乙酸、柠檬酸盐、酒石酸盐、乙二胺四乙酸(EDTA)、尿素等，并且所述ECD铜种晶可在约2至约11、约3至约10、约4至约10的pH范围内，或者在约6至约10的pH范围内沉积。(关于对ECD种晶和用于使ECD种晶回流的退火工艺的更详细论述，请参见以下对图4至图6的论述。)
在已经根据如上所述的实例的一个实例沉积种晶层(所述种晶层还可包括可选的ECD种晶)之后，可在所述特征结构中例如使用pH小于1.0的酸镀化学物质执行常规的ECD填充和覆盖。常规的ECD铜酸化学物质可包含例如硫酸铜、硫酸、甲磺酸、盐酸，以及有机添加剂(诸如，促进剂、抑制剂，和平衡剂)。所述促进剂用于增强所述特征结构内侧的电镀速率，所述抑制剂用于抑制底面上的电镀，而所述平衡剂用于减少在小而密集的特征结构和较宽的特征结构上的电镀铜的厚度变化。相较于在底面上的电镀，这些添加剂的组合增强了所述特征结构内侧的自底向上电镀(bottom-upplating)。常规的ECD填充通常是自底向上间隙填充、超填充(super-fill)，或者超保形电镀(super-conformalplating)，所述填充的目标为实质上无孔隙的填充。
已经发现铜的电化学沉积是用于沉积铜金属化层的最符合成本效益的方式。除了是经济可行的之外，ECD沉积技术还提供了实质上自底向上(例如，非保形或者超保形的)金属填充，所述金属填充在机械和电学方面适用于互连结构。然而，所述金属化层还可是非电镀地沉积的。
上文论述的常规阻挡层(Ti、Ta、TiN和TaN)通常是使用称为物理气相沉积(PVD)的沉积技术形成的。由于所述阻挡层的厚度，预计常规PVD阻挡层的完整性会在约30nm的特征结构直径处达到极限。
可以使用CVD和ALD沉积技术沉积包含锰(Mn)和氮化锰(MnN)的锰基阻挡层，所述锰基阻挡层相较于常规的PVD阻挡层具有减小的厚度。这些锰基阻挡层可为保形的。作为非限制性实例，CVD-Mn阻挡层可以被形成为具有在约1nm至约3nm的范围内的厚度。锰基阻挡层的这种厚度范围表现为具有与大约6nm的PVD-TaN/Ta阻挡层类似的阻挡性能。小型特征结构(例如，特征结构直径为50nm或更小)中的较薄阻挡层允许更少的镀层，导致更多的体积被用于互连金属填充，从而改善了器件性能。
除了是相对较薄的阻挡层(例如，相较于PVD-TaN/Ta阻挡层)之外，当沉积在氧化硅或者低K电介质材料22上时，锰基阻挡层28还可形成单一层(参见图1)。所述锰基阻挡层28趋向于在不会显著影响电介质层22的电介质常数的前提下在电介质层22的表面处形成薄的自成型MnSixOy扩散阻挡层28(例如，MnSiO3)。所述扩散阻挡层28的自成型性质是所沉积的锰和电介质层之间化学相互作用的结果。
MnSixOy层的生长可帮助降低阻挡层的厚度。在硅质电介质表面上的锰基阻挡层形成了保形、非晶的硅酸锰层，以充当阻挡层用于阻挡例如铜扩散进入所述电介质膜。可将大部分或者全部的所沉积锰基阻挡层完全并入硅酸盐，从而进一步降低所述阻挡层的厚度。
在典型的工艺中，在所述阻挡层28上方使用薄种晶层30作为种晶，以用于电镀金属互连32(参见图2)。所述种晶层30的厚度通常是在约10埃和约600埃之间的范围内。如上文所论述的，可以使用PVD、CVD或者ALD技术中的任意一种来形成种晶层30。作为非限制性实例，所述种晶层是PVD铜层，产生了锰基阻挡层和铜种晶层的堆叠。作为另一非限制性实例，所述种晶层是钴衬垫层和PVD铜层的堆叠膜，产生了锰基阻挡层、钴衬垫层和铜种晶层的堆叠。作为另一非限制性实例，所述种晶层是由钴或钌形成的二级种晶层，产生了锰基阻挡层与钴或钌二级种晶层的堆叠。
使用锰基阻挡层的一个问题在于：锰趋向于溶于常规的ECD酸镀电解液中，所述ECD酸镀电解液随后用于在种晶层沉积之后进行的沉积金属化。这种溶解和由这种溶解产生的空隙在图10中的示例性TEM图像中示出。锰相较于铜是高度反应性的，锰具有E0 Mn＝-1.18V的标准电极负电势，而铜具有(E0 Cu＝+0.34V)的标准电化学电势。参见图7中的Cu/MnN堆叠膜的腐蚀图，当Mn给出电子至Cu时，Cu/MnN界面处的Cu的电化学电势转变为更负性的电势，并且倾向于发生Cu和Mn的溶解。
虽然所述技术在本文中被描述为使用锰基阻挡层，但是实际上所述技术可应用于包含高度反应性金属的任何阻挡层。高度反应性金属可被定义为具有比Cu(E0 Cu＝+0.34V)更负性、比0V更负性，或者比-0.25V更负性的标准电化学电势的金属。高度反应性金属的其它非限制性实例可包括但不限于Ni(E0 Ni＝-0.26V)、Ti(E0 Ti＝-1.37V)、Co(E0 Co＝-0.28V)、Fe(E0 Fe＝-0.44V)、Cr(E0 Cr＝-0.41V)、Zn(E0 Zn＝-0.76V)等等。因此，所描述的问题并非限于锰基阻挡层，而是扩展至任何高度反应性的阻挡层。
根据本公开案的一个实施方式，所述工件包括设置在所述工件的种晶层和电介质表面之间的阻挡层，其中所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势。根据本公开案的一个实施方式，所述工件包括设置在所述工件的种晶层和电介质表面之间的阻挡层，其中所述阻挡层包含第一金属，所述第一金属具有比-0.10V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比+0.10V更正性的标准电极电势。根据本公开案的一个实施方式，所述工件包括设置在所述工件的种晶层和电介质表面之间的阻挡层，其中所述阻挡层包含第一金属，所述第一金属具有比-0.25V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比+0.25V更正性的标准电极电势。
足够厚并且连续的铜种晶层能够帮助防止锰基阻挡层在常规的酸镀电解液中溶解。例如，在图20和图21中提供的实例中示出了关于和的Cu层在pH：2、4、6、8和9.3的全部范围处的Cu和Mn层的溶解减少。
虽然可以使用较厚的种晶层来减少溶解，但是薄种晶层(例如，具有小于或者小于的标称厚度的Cu种晶层)在与ALD或者CVD锰基阻挡层形成的堆叠膜中具有更有利的效应。例如，薄种晶层允许在沟槽或过孔的开口处更大的开放程度，以帮助防止电势在所述特征结构的开口处的电势夹断。由于在薄Cu层下方的锰基阻挡层的溶解趋向，所以使用常规的ECD酸镀电解液在锰基阻挡层上方的薄铜种晶上电化学沉积金属化层存在技术挑战。
虽然不希望受限于理论，但是本发明人假设锰基阻挡层在ECD酸镀电解液中溶解的原因是不同种类的金属(诸如锰和铜)之间的接触电势将Cu的标准电化学电势转变成了更负性的电势。所述电势偏移导致了种晶层的电化学腐蚀。电化学电势偏移的程度可取决于阻挡层和种晶层的相对厚度。铜种晶层的电子俘获能力是厚度依赖性的，这是因为对于薄铜种晶来说，在所述锰基阻挡层上方存在仅很少的铜种晶单层。与此相反，对于无限厚的种晶层，种晶层的电化学电势的偏移程度将接近于零。
本发明人的另一假设是在小型特征结构中使用的薄铜种晶层可为不连续的，具有中断或者孔，从而提供电化学腐蚀和溶解所述锰基阻挡层的可能。对于这种薄种晶层厚度，种晶层膜的粗糙度可为小于至少所述种晶层膜的厚度，以避免所述种晶层的不连续性。参见图22C，种晶层粗糙度105中的示例性凹部107被示出为在种晶层103中沿着特征结构中的侧壁。
与关于腐蚀的理论无关，所述种晶层倾向于在小型特征结构中为仅很少的单层厚度。因此，对所述种晶层的任何腐蚀可迅速地将锰基阻挡层暴露至ECD酸镀电解液。这种暴露可导致锰基阻挡层的快速溶解，以及甚至可导致阻挡层的彻底去除。随着所述阻挡层的任何部分的溶解，所述显微特征结构工件的完整性被损害。
为了减少所述阻挡层的溶解，在下文论述了用于电化学沉积的替代方法，所述替代方法包括弱酸性电解液和碱性电解液，以及堆叠阻挡层，这两种电解液都具有稀释的金属离子浓度。
稀金属离子、弱酸性电解液
作为第一种方法，相较于常规的酸镀电解液，铜填充层可以在稀金属离子、弱酸性电解液中被电化学地电镀。常规的酸镀电解液组成通常包含40g/l的Cu、10-100g/l的硫酸，以及50-100ppm的HCl，具有小于1.0的pH。作为非限制性实例，稀金属离子、弱酸性ECD电解液的浓度包含在约0.6g/l和约15g/l之间的Cu，在约1g/l和约10g/l之间的硫酸，以及在约5ppm和约50ppm之间的HCl。经稀释的电镀化学物质的适当pH可为在约1至约5，约1至约6，或者约2至约3的范围内。图11中示出了使用稀金属离子、弱酸性电解液电镀的示例性特征结构的TEM图像。
在稀金属离子、弱酸性电解液中电化学沉积铜的有利效应是阻挡层和种晶层堆叠的溶解减少。在常规的酸镀电解液(通常包含40g/l的Cu、10-100g/l的硫酸，以及50-100ppm的HCl，具有小于1.0的pH)中，阴极电势被用来使所述工件更具负性，以便将正离子从所述电解液中吸引至所述工件。通常，铜具有E0 Cu＝+0.34V的标准电化学电势，以及在工件上使用-0.7V至-0.9V的阴极电势(是使用参考电极测量的)来在所述工件上实现Cu电镀。因此，在本公开案的一个实施方式中，所述工件上的阴极电势差大于1.0V，以便在所述工件上实现Cu的电化学沉积。
当Cu处在与Mn(E0 Mn＝-1.18V)构成的堆叠中时，Mn给出电子至Cu，并且Cu的电化学电势转变成更负性的电势。在Mn和Cu的界面处Cu的电化学电势是不可测的。为了近似化，本发明人假定在所述界面处的平均电化学电势值约为-0.45V。参见图13，示出了Mn/Cu界面的电极电势的示例性示意图。为了实现所述界面上的电镀，在所述工件上的-1.45V的阴极电势处的阴极电势差将大于1.0V。
参见图8中的比较曲线图，提供了各种电解液的电压与电流密度的关系，所述电解液为：不含添加剂的常规浓缩ECD铜酸电解液和含添加剂的常规浓缩ECD铜酸电解液，以及经稀释的不含添加剂的ECD铜酸电解液和经稀释的含添加剂的ECD铜酸电解液。如在图8中可见，在经稀释的ECD铜酸电解液(相较于常规的ECD酸性电解质)中，在电镀期间可将更高的电势(电压)应用于工件，以便实现给定的电流密度(例如，关于图8中的各数据线为相当的-20mA/cm2)。值得注意的是，图8示出了各个铜电解液的示例性数据曲线，所述各个铜电解液为：浓酸电解液、稀酸电解液和碱性电解液。取决于电解液中铜浓度和酸浓度和其它组分，这些曲线可变化。
在常规的酸镀电解液中，在-1.45V的阴极电势处Cu将无法被电镀于所述工件上。如图8中可见，在常规的浓缩电解液浴中-1.45V的电压会导致渐近的电流密度。由于会使所述电解液浴中形成气泡并且使添加剂在工件上被吸收，这种高电流密度可影响电镀。
然而，稀金属离子、弱酸性电解液相较于常规的酸镀电解液更具抗性，并且因此相较于使用常规酸镀电解液的电化学沉积，能够实现在更高阴极电势处的电化学沉积。如图8所示，在经稀释的电解液浴中-1.5V的电压具有约-20mA/cm2的电流密度。因此，在稀金属离子、弱酸性电解液中可以在-1.5V的高阴极电势处实现电化学沉积。
参见图9中的比较曲线图，提供了关于常规ECD铜酸化学物质和稀的弱酸性ECD铜酸化学物质的MnN溶解与电流密度的关系。如在图9中可见，在稀ECD铜酸电解液中，溶解被示出为随着电流密度的增加而减少。与此相反，在常规的ECD铜酸电解液中，电流密度的增加几乎未实现MnN溶解的减少，或者未实现MnN溶解的减少。
使用稀金属离子、弱酸性电解液的另一有利效应为经稀释的化学物质降低了电镀速率，并且因此当所述特征结构的开口处的电镀生长比自底向上填充率更快时，能够减少夹断发生的可能。
在本公开案的一个实施方式中，稀金属离子、弱酸性电解液可具有小于0.25M的金属离子浓度。在本公开案的另一实施方式中，稀金属离子、弱酸性电解液可具有在0.01M至0.25M的范围内的金属离子浓度。在本公开案的另一实施方式中，稀金属离子、弱酸性电解液可具有小于0.1M的金属离子浓度。
在稀金属离子、弱酸性的电解液中，阻抗是较高的；因此电流密度变化可用于辅助电镀。电压是与阻抗线性相关的。因此，在给定阻抗处，越高的电压将会导致越高的电流。参见图8，浓缩的金属离子电解液中的阻抗是较低的；因此在高阴极电势(电压)处，电流密度变得非常高(渐近的)，从而不利地影响电镀。
与此相反，稀金属离子电解液中的阻抗是较高的；因此尽管电流密度相对较低，但是也可在所述工件上实现较高的阴极电势(电压)。例如，在稀释浓度的电解液中，在-60mA/cm2的电流密度处实现了-1.5V的电压。所述工件上的这种高阴极电势还可减少当铜的电极电势变得更负性时的铜和锰溶解，如图7中Cu/MnN堆叠膜的腐蚀图所示的。
根据本公开案的实施方式，在所述工件上相对于阳极所施加的阴极电势可为在-0.5V至-4V之间的范围内，以便实质上降低ECD镀铜期间的Cu/MnN溶解。作为根据本公开案的实施方式的另一非限制性实例，所述工件上所施加的阴极电势可为在-0.75V至-4V的范围内。作为根据本公开案的实施方式的另一非限制性实例，所述工件上相对于阳极所施加的阴极电势可为在-1.5V至-4V的范围内。与此电压范围相关联的电流密度可变化，并且在本公开案的一个实施方式中可为在约-0.5mA/cm2至约-45mA/cm2的范围内。在本公开案的另一实施方式中，电流密度可为在约-10mA/cm2至约-30mA/cm2的范围内。
电势和电流是通过电解液浴的阻抗而彼此线性相关的。控制所述电解液浴的阻抗是一种允许较宽范围的电势同时使电流保持为相当稳定的方式。热力学通过吉布斯方程(Gibbsequations)而与自由能相关。所述电化学因此通过能斯脱方程(Nernstequation)而与电势相关。
电镀期间电压和电流密度的阶跃变化可进一步减少在块体金属化电镀期间的铜和锰溶解。例如，第一阶段的高电流密度电镀，继之以一或多个后续阶段的较低电流密度电镀可帮助实现高阴极极化，从而减少铜和锰溶解。在已经沉积到块体铜金属化的厚度之后，电流密度可以在第二阶段中被降低，从而避免较大的传质限制。作为非限制性实例，初始较高的电流密度阶段可为在约-5mA/cm2至约-45mA/cm2的范围内。后续较低的电流密度阶段可为在约-0.5mA/cm2至约-20mA/cm2的范围内。然而，其它范围也包含在本公开案的范围内。
在稀铜离子、弱酸性电解液中包含强抑制剂还能进一步通过产生用于电镀的电势来帮助升高电压。常见的抑制剂是聚乙二醇、聚丙二醇，以及聚乙烯和聚丙二醇的三嵌段共聚物。强抑制剂通常包含被强烈吸附于工件表面上的聚丙二醇部分，由此作为强抑制剂的强吸附结果，升高电势以引发电镀。通过工件表面上的抑制剂吸附产生的升高电势帮助在块体金属化电镀期间保护所述铜种晶层免受腐蚀。当与初始的高电流密度阶段组合时，这种优点能被增强。
稀金属离子、碱性电解液
用于减少锰基阻挡层溶解的第二种方式包括在稀金属离子、碱性电解液中电化学沉积铜，所述稀金属离子、碱性电解液为例如ECD种晶化学物质(如上所论述的)。
使用经稀释的碱性pH的电镀往往发生在高电势处，所述高电势在约-1V至约-6V的范围内，所述高电势有利于减少高反应性膜(诸如锰基阻挡层)的溶解。所述电压范围可以是比上文所论述的稀金属离子、弱酸性电解液的适当电压范围略高的。在本公开案的一个实施方式中，用于碱性电解液中电镀的适当电流密度可为在约-0.2mA/cm2至约-20mA/cm2的范围内。在另一实施方式中，用于碱性电解液中电镀的适当电流密度可为在约-1mA/cm2至约-5mA/cm2的范围内。然而，其它范围也包含在本公开案的范围内。
如图8所示，碱中-1.5V的电压具有约-10mA/cm2的电流密度。因此，在稀金属离子、碱性电解液中可以在-1.5V的高阴极电势处实现电化学沉积。图12中示出了使用稀金属离子、碱性电解液电镀的示例性特征结构的TEM图像。
在本公开案的一个实施方式中，适当的pH范围可为在约6至约11、约6至约10、约8至约11、约8至约10的范围内，以及在本公开案的一个实施方式中pH为约9.3。
如在以下实例4和实例5中所论述的，在pH为8或更大时几乎没有观测到Cu和Mn层的腐蚀或溶解。在酸浴中，在pH小于6时观测到了显著的溶解。
作为非限制性实例，适当的电镀化学物质可包含CuSO4、络合剂和pH调节剂，所述络合剂为诸如乙二胺、氨基乙酸、柠檬酸盐、酒石酸、乙二胺四乙酸(EDTA)、尿素等等，以及上述物质的混合物，所述pH调节剂为诸如四甲基氢氧化铵和硼酸。
在本公开案的一个实施方式中，稀金属离子、碱性电解液可具有小于0.25M的金属离子浓度。在本公开案的另一实施方式中，稀金属离子、碱性电解液可具有在0.01M至0.25M的范围内的金属离子浓度。在本公开案的另一实施方式中，稀金属离子、碱性电解液可具有小于0.1M的金属离子浓度。在本公开案的另一实施方式中，稀金属离子、碱性电解液可具有在0.01M至0.1M的范围内的金属离子浓度。
在本公开案的一些实施方式中，在沉积之后可进行退火，以增强铜到所述特征结构中的热回流。如以下参见图4至图6所描述的，用于使用ECD种晶化学物质形成示例性铜互连120的工艺可包含回流工艺。在所述实例中，电介质层122、阻挡层128和种晶层130的形成与参见图1至图3所示出和描述的工艺相同。然而，所述铜互连120的形成是根据回流工艺，如图4至图6所示。
在ECD种晶沉积之后，所述工件随后可经历旋涂、清洗和干燥(SRD)工艺或者其它清洁工艺。随后在温暖到足够使ECD种晶回流但是不会过热而损坏或劣化所述工件或所述工件上的元件的温度下加热所述ECD种晶。例如，所述温度可为在约100摄氏度至约500摄氏度的范围内以用于所述特征结构中的种晶回流。合适的热处理或退火温度是在约100摄氏度至约500摄氏度的范围内，并且所述温度可以用能够将持续温度维持在约200摄氏度至约400摄氏度的范围内，以及约250摄氏度至约350摄氏度的范围内的装备完成。
所述退火工艺可发生在大气压下并且可不使用真空压力。
可以使用成型气体或惰性气体、纯氢，或者诸如氨气(NH3)的还原性气体来执行所述热处理或退火处理。在回流期间，沉积物的形状发生变化，并且金属沉积物可以集中在所述特征结构的底部中，如图5所示。除在所述热处理过程期间回流之外，所述金属沉积物还可生长出较大的颗粒以及降低膜抗性。在加热后可使用惰性气体来冷却所述工件。
在ECD种晶沉积和热处理工艺已经被完成以部分或完全地填充所述特征结构和降低原始长宽比之后，可使用常规的酸性化学物质来完成所述沉积工艺以用于间隙填充和帽沉积(capdeposition)。所述使用酸性化学物质的金属沉积步骤一般是用于填充大型结构和维持后续抛光步骤所需的适当膜厚度，这是因为这种沉积工艺通常是比ECD种晶更迅速的工艺，从而节约了时间并且降低了处理成本。
此外，可重复所述ECD种晶沉积和回流步骤，以便用ECD种晶完全或者部分地填充所述特征结构。本文描述的工艺可包括一或多个ECD种晶沉积、清洁(诸如SRD)和热处理循环。
参见图4至图6，描绘了回流工艺和由所述回流工艺产生的示范性特征结构。参见图4，所述工件120包含电介质材料122中的至少一个特征结构，所述特征结构包括阻挡层128和种晶层130。ECD种晶132被沉积在所述种晶层130上。参见图5，在适当的温度下使所述工件退火，以引发ECD种晶132的回流，从而用于所述特征结构的部分填充或者完全填充。在所述退火步骤期间，ECD种晶材料132流入所述特征结构，同时具有对工件120或者包含在所述工件120内的特征结构最小的(如果有的话)不利影响。参见图6，可重复ECD种晶132的沉积步骤、退火步骤和回流步骤，以获得填充所需的特性。重复步骤的次数可取决于结构。一旦填充达到所需尺寸，可使用示范性的覆盖步骤来完成所述工艺，以为附加的工件处理作准备。
在阻挡层堆叠上的ECD
用于在块体金属化层的电化学沉积期间减少锰基阻挡层的溶解的第三种方式包括为阻挡层堆叠形式的阻挡层。例如，所述阻挡层堆叠可包括锰基阻挡层，诸如Mn或者MnN，以及另一衬垫层。所述衬垫层可为另一种金属，诸如钴、钌、铼、镍、钽、氮化钽，或者氮化钛。所述阻挡层和衬垫层可按任何次序沉积为阻挡层堆叠，其中首先沉积所述阻挡层或者首先沉积所述衬垫层作为预阻挡层。所述衬垫层可具有在至的范围内的厚度。
为了对比，在图13至图15中提供了基准的Mn/Cu堆叠、Co/Mn/Cu堆叠，以及Mn/Co/Cu堆叠的电极电势的图形表示。
参见图13，示出了包括MnN阻挡层和Cu种晶层的堆叠的电极电势的图形表示。在所述MnN层中，Mn的标准电极电势是E0 Mn＝-1.18V。因为Cu具有为E0 Cu＝+0.34V的更加正性的标准电极电势，所以由于Mn通过所述MnN/Cu界面给出电子至Cu，锰与铜之间的接触将Cu的电化学电势改变成了更负性的电势。将电子给出至Cu使得Mn的电极电势在所述Mn/Cu界面附近处更正性，并且使得Cu的电极电势在所述Mn/Cu界面附近处更负性。将电子给出至Cu使得Cu层更易受腐蚀。因此，所述Cu种晶层可为足够厚的以避免腐蚀。
参见图14，示出了包括Co/MnN堆叠的阻挡层和Cu种晶层的堆叠的电极电势的图形表示。因为Co(E0 Co＝-0.28V)具有比Mn(E0 Mn＝-1.18V)更正性的标准电极电势，所以Mn将会给出电子至Co，从而使得Mn的电极电势在所述Cu界面处更正性。因为所述Mn/Cu界面处的Mn的电极电势比在假设的不含Co的Mn/Cu界面(参看图13)处的Mn的电极电势更正性，所以更少的电子可被用于给出至Cu，从而致使Cu的防腐蚀。因此，所述结果显示包括在MnN层下面的Co层的阻挡层堆叠有助于延缓Cu腐蚀和MnN溶解。
参见图15，示出了包括MnN/Co堆叠的阻挡层和Cu种晶层的堆叠的电极电势的图形表示。因为Co(E0 Co＝-0.28V)具有比Mn(E0 Mn＝-1.18V)更正性的标准电极电势以及比Cu(E0 Cu＝+0.34V)更负性的标准电极电势，所以Co充当Mn与Cu之间的缓冲。作为缓冲，Co从Mn吸引电子以及给出电子至Cu。因为所述Cu界面处的Co的电极电势比在假设的不含Co的Mn/Cu界面(参看图13)处的Mn的电极电势更正性，最后结果是在所述MnN层和所述Cu层之间的Co层有助于延缓Cu腐蚀和MnN溶解。
在本公开案的另一示例性实施方式中，提供了Ru/MnN堆叠的阻挡层和Cu种晶层。因为Ru(E0 Ru＝+0.80V)具有比Mn(E0 Mn＝-1.18V)更正性的标准电极电势，所以Mn将会给出电子至Ru，从而使得Mn的电极电势在所述Cu界面处更正性。因为所述Cu界面处的Mn的电极电势比在假设的不含Ru的Mn/Cu界面处的Mn的电极电势更正性，所以更少的电子可被用于给出至Cu，从而致使Cu的防腐蚀。因此，包括在Mn层或者MnN层下面的Ru层的阻挡层堆叠有助于延缓Cu腐蚀和MnN溶解。
在本公开案的另一示例性实施方式中，提供了MnN/Ru堆叠的阻挡层和Cu种晶层。因为Ru(E0 Ru＝+0.80V)具有比Mn(E0 Mn＝-1.18V)和Cu(E0 Cu＝+0.34V)更正性的标准电极电势，所以Ru充当Mn与Cu之间的缓冲。作为缓冲，Ru从Mn吸引电子。因为所述Cu界面处的Ru的电极电势比在假设的不含Ru的Mn/Cu界面处的Mn的电极电势更正性，最后结果是在所述MnN层和所述Cu层之间的Ru层有助于延缓Cu腐蚀和MnN溶解。
实例1：常规的酸性化学物质
图10中的TEM图像示出了使用常规的ECD酸镀电解液时所述锰基阻挡层的溶解。所述电镀电解液包含40克/升的CuSO4、30克/升的H2SO4、50ppm的HCl，以及催化剂、抑制剂和平衡添加剂(6ml/l、7ml/l，以及5ml/l)。用于电镀的电流密度是-9mA/cm2。
实例2：经稀释的酸性化学物质
图11中的TEM图像显示使用经稀释的酸镀电解液时所述锰基阻挡层几乎不溶解。所述电镀电解液包含5克/升的CuSO4、1克/升的H2SO4、8ppm的HCl，以及催化剂、抑制剂和平衡添加剂(3ml/l、2ml/l，以及0.5ml/l)。用于电镀的电流密度是在约-20至约-30mA/cm2的范围内。
实例3：碱性化学物质
图12中的TEM图像示出使用经稀释的碱镀电解液时所述锰基阻挡层几乎不溶解。所述电镀电解液包含pH为9.3的4mMCuEDA。用于电镀的电流密度是-1mA/cm2。
实例4：改变铜厚度和PH
在具有为2、4、6、8和9.3的不同pH的0.5M的硫酸钠溶液中进行实验。在所有堆叠中的起始MnN厚度是起始的Cu厚度是从至变化的。Cu和MnN厚度是用XRF测定的。所述结果显示在小于6的低pH处对薄Cu种晶层具有过度的腐蚀，而在超过8的高pH处对薄Cu种晶层几乎没有腐蚀。
参见图16和图17，提供了在pH为2、4、6、8和9.3时，设置在化学物质中的具有由Cu和Mn构成的堆叠膜的工件的实验室结果。在pH为2和4时在小于200秒的时间观测到了Cu和Mn的显著溶解，以及在pH为6时在小于400秒的时间观测到了Cu和Mn的显著溶解。对于pH为8和9.3，Cu和Mn的溶解在等于600秒的时间呈现为最小的。
参见图18和图19，提供了在pH为2、4、6、和9.3时设置在化学物质中的具有由Cu和Mn构成的堆叠膜的工件的实验室结果，以及在pH为2和4时设置在化学物质中的具有由Cu和Mn构成的堆叠膜的工件的实验室结果。如在图16和图17中所见的，对于的Cu层观测到了类似的结果。在pH小于6时随着时间的推移观测到了Cu和Mn的溶解。对于pH为8和9.3，Cu和Mn的溶解呈现为最小的。
参见图20和图21，提供了在pH为2、6、8和9.3时设置在化学物质中的具有由Cu和Mn构成的堆叠膜的工件的实验室结果，以及在pH为2和4时设置在化学物质中的具有由Cu和Mn构成的堆叠膜的工件的实验室结果。对于具有由Cu和Mn构成的堆叠膜的工件，在任何所述pH水平处在600秒的时间几乎没有观测到Cu和Mn的溶解。对于具有由Cu和Mn构成的堆叠膜的工件，在pH2和4处，尤其在大于300秒的时间观测到了Mn的溶解。
实例5：改变铜厚度和PH
参见下表1中关于和的不同初始Cu厚度和的恒定MnN初始厚度，在pH为2、4、6、8和9.3的溶液中120秒之后Cu和MnN的损失的数据，所述结果显示在pH大于8时几乎没有Cu或MnN损失。大于的Cu厚度可足以保护MnN免于在较低的pH时溶解。
表1
虽然已经说明和描述了说明性实施方式，但是在不脱离本公开案的精神和范围的前提下可做出多种修改。

Claims (16)

1.一种用于在工件上的反应性金属膜上沉积金属的方法，所述方法包括：
使用电镀电解液以及施加在约-0.5V至约-4V范围内的阴极电势来在工件上形成的种晶层上电化学地沉积金属化层，所述电镀电解液具有至少一种电镀金属离子和约1至约6的pH范围，
其中所述工件包括设置在所述工件的所述种晶层和电介质表面之间的阻挡层，所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，以及所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势。
2.根据权利要求1所述的方法，其中所施加的阴极电势与所述第一金属和第二金属的标准电极电势平均值之间的差值为大于1.0V。
3.根据权利要求1所述的方法，其中所述种晶层的所述厚度为小于
4.根据权利要求1所述的方法，其中所述电镀电解液中所述金属离子的浓度为在0.01M至0.25M的范围内。
5.根据权利要求1所述的方法，其中所述阻挡层包含在电介质层上的金属或金属化合物，所述金属或金属化合物选自由以下物质组成的群组：锰和氮化锰。
6.根据权利要求1所述的方法，其中所述种晶层是包括衬垫层和种晶层的种晶堆叠。
7.根据权利要求1所述的方法，其中所述工件还包括在所述阻挡层和所述种晶层之间的衬垫层，其中所述衬垫层包含第二金属，所述第二金属的标准电极电势比所述第一金属的标准电极电势大。
8.根据权利要求7所述的方法，其中所述衬垫层包含至少一种金属，所述金属选自由以下金属组成的群组：钌、钴、铼、镍、钽、氮化钽，以及氮化钛。
9.根据权利要求1所述的方法，其中所述种晶层包含至少一种金属，所述金属选自由以下金属组成的群组：铜、金、银、钌，以及上述金属的合金。
10.根据权利要求1所述的方法，其中所述电镀电解液还包含至少一种添加剂，所述添加剂选自由以下物质组成的群组：抑制剂、催化剂，以及平衡剂。
11.根据权利要求10所述的方法，其中所述添加剂是抑制剂，所述抑制剂选自由以下物质组成的群组：具有聚丙二醇部分的聚合物。
12.根据权利要求1所述的方法，其中用于所述金属化层的金属选自由以下金属组成的群组：铜、钴、镍、金、银，以及上述金属的合金。
13.根据权利要求1所述的方法，其中所述阻挡层的厚度为在1nm至3nm的范围内。
14.根据权利要求1所述的方法，其中所述衬垫层的厚度为在至 的范围内。
15.一种用于在工件上的反应性金属膜上沉积金属的方法，所述方法包括：
使用电镀电解液以及施加在约-0.5V至约-4V范围内的阴极电势来在工件上形成的种晶层上电化学地沉积金属化层，所述电镀电解液具有至少一种电镀金属离子和约1至约6的pH范围，
其中所述工件包含设置在所述工件的所述种晶层和电介质表面之间的阻挡层，以及设置在所述阻挡层和所述种晶层之间的衬垫层，所述阻挡层包含第一金属，所述第一金属具有比0V更负性的标准电极电势，所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势，以及所述衬垫层包含第三金属，所述第三金属的标准电极电势比所述第一金属的标准电极电势更正性，
以及其中所施加的阴极电势与所述第一金属、第二金属以及第三金属的标准电极电势平均值之间的差值为大于1.0V。
16.一种微特征结构工件，所述工件包括：
电介质表面；
阻挡层，所述阻挡层在所述电介质表面上，所述阻挡层包含第一金属，所述第一金属具有小于0V的标准电极电势；
种晶层，所述种晶层在所述堆叠上，所述种晶层具有小于的厚度，所述种晶层包含第二金属，所述第二金属具有比0V更正性的标准电极电势；
衬垫层，所述衬垫层设置在所述阻挡层和所述种晶层之间，所述衬垫层包含第三金属，所述第三金属的标准电极电势比所述第一金属的标准电极电势更正性；以及
块体金属化层，所述块体金属化层在所述种晶层上，其中所述块体金属化层是在具有约1至约6的范围内的pH的电解液中电化学沉积的。
CN201510290709.4A 2014-05-30 2015-05-29 用于在反应性金属膜上电化学沉积金属的方法 Active CN105280614B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US14/292,426 US20150348836A1 (en) 2014-05-30 2014-05-30 Methods for depositing metal on a reactive metal film
US14/292,385 US20150348826A1 (en) 2014-05-30 2014-05-30 Method for electrochemically depositing metal on a reactive metal film
US14/292,426 2014-05-30
US14/292,385 2014-05-30
US14/637,316 2015-03-03
US14/637,316 US9828687B2 (en) 2014-05-30 2015-03-03 Method for electrochemically depositing metal on a reactive metal film

Publications (2)

Publication Number Publication Date
CN105280614A true CN105280614A (zh) 2016-01-27
CN105280614B CN105280614B (zh) 2019-11-26

Family

ID=53276744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510290709.4A Active CN105280614B (zh) 2014-05-30 2015-05-29 用于在反应性金属膜上电化学沉积金属的方法

Country Status (5)

Country Link
US (1) US9828687B2 (zh)
EP (1) EP2949785A1 (zh)
KR (1) KR20150138086A (zh)
CN (1) CN105280614B (zh)
TW (1) TWI681085B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9840788B2 (en) * 2014-05-30 2017-12-12 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
US9564356B2 (en) * 2015-04-16 2017-02-07 International Business Machines Corporation Self-forming metal barriers
US10000860B1 (en) * 2016-12-15 2018-06-19 Applied Materials, Inc. Methods of electrochemical deposition for void-free gap fill
CN111771016B (zh) * 2018-03-20 2023-05-23 阿文尼公司 用于钴的电沉积的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040050712A1 (en) * 2001-02-06 2004-03-18 Lionel Thiery Acid dip for zinc-manganese alloy electrodeposition
CN102395712A (zh) * 2009-02-12 2012-03-28 技术研究及发展基金有限公司 电镀铜的方法
US20120205793A1 (en) * 2011-02-10 2012-08-16 Applied Materials, Inc. Seed layer passivation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006245A1 (en) 2003-07-08 2005-01-13 Applied Materials, Inc. Multiple-step electrodeposition process for direct copper plating on barrier metals
US20050109627A1 (en) * 2003-10-10 2005-05-26 Applied Materials, Inc. Methods and chemistry for providing initial conformal electrochemical deposition of copper in sub-micron features
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
US7189650B2 (en) 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
US7256120B2 (en) 2004-12-28 2007-08-14 Taiwan Semiconductor Manufacturing Co. Method to eliminate plating copper defect
US7956465B2 (en) 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US20080296768A1 (en) 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
US8703615B1 (en) * 2008-03-06 2014-04-22 Novellus Systems, Inc. Copper electroplating process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20140103534A1 (en) 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9840788B2 (en) * 2014-05-30 2017-12-12 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040050712A1 (en) * 2001-02-06 2004-03-18 Lionel Thiery Acid dip for zinc-manganese alloy electrodeposition
CN102395712A (zh) * 2009-02-12 2012-03-28 技术研究及发展基金有限公司 电镀铜的方法
US20120205793A1 (en) * 2011-02-10 2012-08-16 Applied Materials, Inc. Seed layer passivation

Also Published As

Publication number Publication date
TWI681085B (zh) 2020-01-01
EP2949785A1 (en) 2015-12-02
TW201602424A (zh) 2016-01-16
US20150345045A1 (en) 2015-12-03
KR20150138086A (ko) 2015-12-09
US9828687B2 (en) 2017-11-28
CN105280614B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
KR101784997B1 (ko) 전기화학적 도금 방법들
CN105274595A (zh) 用于在反应性金属膜上电化学沉积金属的方法
US9105696B1 (en) Method of coating surface of substrate hole with layer of reduced graphene oxide
US8709948B2 (en) Tungsten barrier and seed for copper filled TSV
CN106463361A (zh) 超共形电镀
JP6474410B2 (ja) 電気化学的に不活性なカチオンを含む銅電着浴
CN105280614B (zh) 用于在反应性金属膜上电化学沉积金属的方法
TW200822227A (en) Method and apparatus for workpiece surface modification for selective material deposition
US6703712B2 (en) Microelectronic device layer deposited with multiple electrolytes
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
WO2010092579A1 (en) A process for electroplating of copper
CN107564851B (zh) 双镶嵌填充
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
TWI653366B (zh) 電鍍設備與方法
CN104465503B (zh) 一种用于形成铜互连层的铜籽晶层的制备方法
US20150348836A1 (en) Methods for depositing metal on a reactive metal film
US20150348826A1 (en) Method for electrochemically depositing metal on a reactive metal film
KR20200080122A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant