JP5568431B2 - エピタキシャルウェハ及びその製造方法 - Google Patents

エピタキシャルウェハ及びその製造方法 Download PDF

Info

Publication number
JP5568431B2
JP5568431B2 JP2010229005A JP2010229005A JP5568431B2 JP 5568431 B2 JP5568431 B2 JP 5568431B2 JP 2010229005 A JP2010229005 A JP 2010229005A JP 2010229005 A JP2010229005 A JP 2010229005A JP 5568431 B2 JP5568431 B2 JP 5568431B2
Authority
JP
Japan
Prior art keywords
silicon
crystal
nitrogen
hydrogen
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010229005A
Other languages
English (en)
Other versions
JP2011098883A (ja
Inventor
克彦 中居
ミュラー ティモ
フォン アモン ウィルフレッド
敦 碇
ウェバ マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2010229005A priority Critical patent/JP5568431B2/ja
Publication of JP2011098883A publication Critical patent/JP2011098883A/ja
Application granted granted Critical
Publication of JP5568431B2 publication Critical patent/JP5568431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12493Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528Semiconductor component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

本発明は、エピタキシャルウェハ及びその製造方法に関する。より具体的には、窒素、および水素をドープして研磨(ミラー加工)したシリコンサブストレートウェハにエピタキシャル層を形成させたエピタキシャルウェハの製造方法に関する。
近年の半導体デバイスの進歩に伴いシリコンウェハの結晶品質により厳しい制御が要求されている。そのため、チョクラルスキー法で育成した直後のシリコン結晶から切り出して製造したシリコンウェハ(ミラーウェハとも称する)に内在するgrown−in欠陥や、デバイス製造プロセスにおいて誘起される酸素析出物と転位、ボイド、積層欠陥などの欠陥はデバイス特性を劣化させ、なかでも、ボイドと呼ばれる欠陥は、デバイス特性、特に酸化膜耐圧特性を劣化させる。しかしながら、一方では、これらの欠陥は、重金属のゲッタリングサイトとして利用される。特に、最先端のデバイスに必要とされるクリーン度は重金属不純物濃度が1×1010atoms/cm以下と考えられておりシリコンウェハ上に存在する重金属不純物は極力減少させる必要があるため、これらの欠陥の制御は極めて重要な課題である。
シリコンウェハ表面のボイドによるデバイス特性劣化を回避するための技術の一つとして、シリコン結晶から切り出して鏡面加工を施したシリコンサブストレートウェハの表面に、CVD法によりエピタキシャル層を堆積する方法であるエピタキシャルウェハが知られている。このエピタキシャル層にはボイドは存在しないため、酸化膜耐圧特性が優れた半導体ウェハが製造可能である。しかし、エピタキシャル層の堆積を行うと、シリコンウェハがデバイスプロセスの熱処理を経る過程で、酸素が析出した結果発生する欠陥である酸素析出物(Bulk micro defect: BMD)が、エピタキシャルウェハ内部に発生しなくなる。その結果、BMDが発生しないと、デバイスプロセス中に混入する重金属がゲッタリングされなくなるため、デバイス特性が劣化するという問題が生じる。
そこで、かかる問題を解決するため、例えば非特許文献1では、窒素をシリコン単結晶中にドープすると、シリコン中の原子空孔の凝集が抑制され、結晶欠陥密度が低下することが報告されており、当該報告を利用した技術に特許文献1がある。この特許文献1では、エピタキシャル層堆積後もBMDを十分発生させるために、窒素添加した結晶から切り出したシリコンサブストレートウェハにエピタキシャル層を堆積する方法が提案されている。これにより、窒素がBMDの核になるため、エピタキシャル層堆積後もBMDが発生するためデバイスプロセス熱処理におけるゲッタリング能力に優れたエピタキシャルウェハを製造できる。
また、特許文献2では、ボロンが添加されて所定の抵抗率のシリコン単結晶をチョクラルスキー法によって引上げ育成する工程の熱履歴を最適化することで、ウェハ化した後に目的のエピタキシャル欠陥の個数が低減され、酸素析出物密度の面内均一性が良好でかつ高いゲッタリング能力を付与できる方法が提案されている。
しかしながら、窒素をドープすることによって得られた、高温熱処理でも消失し難い熱的に安定した酸素析出物は、エピタキシャル層の欠陥を誘起しやすいという問題を生じさせることが近年の研究で明らかになってきた。さらに、ホウ素をドープする場合、高濃度のホウ素をドープしないと、重金属不純物に対してゲッタリング能力が低いという問題が生じる。
そこで、上記問題を回避する技術の一つに、例えば、特許文献3では、引上げ速度に併せて融液表面と熱シールド材の下端とのギャップLを制御して、OSFリングの発生位置や引上げ速度を制御する技術が開示されており、具体的には、結晶引上げ速度を1.2mm/分以上にして、OSF領域を結晶の外に追い出す方法が提案されている。これにより、エピタキシャル欠陥の発生を充分に抑制し、エピタキシャル欠陥密度を0.1個/cm以下にすることができると報告している。
また、上記問題を回避する技術の他の方法として、例えば、特許文献4では、ホウ素、
窒素、および水素の3つをドープさせる方法が提案されている。これにより、ホウ素の添加濃度を2×1016〜1×1015cm−3という比較的高濃度でありながら、水素が
酸素誘起積層欠陥の形成の促進に関して窒素の作用を弱めることに起因して、エピタキシャルウェハ上の層欠陥を増加させず、ゲッター能力および低い層欠陥密度を達成できることが開示している。
さらに、特許文献5では、水素ガスを導入し、かつシリコン融液中に1×1016〜1.5×1019atoms/cmの窒素を含有させてシリコン単結晶を育成する方法が提案されている。これにより。八面体様の空孔欠陥の生成が抑制されて空孔欠陥サイズが低下し、単結晶中の酸素析出物の密度を減少することが開示されている。
特開2000−109396号 特開2008−150283号 特許第3589119号 特開2008−100906号 特開2000−281491号 T.Abe and H.Takeno,Mat.Res.Soc.Symp.Proc.Vol.262,3,1992
しかし、特許文献1のように、窒素を添加したシリコンウェハをエピタキシャルウェハのサブストレートとして使用する場合、エピタキシャル層に窒素に起因した欠陥が発生することが問題となる。また、この窒素起因のエピタキシャル層欠陥は、窒素添加サブストレートのOSF領域と呼ばれる欠陥領域に発生することが知られている。その理由としては、OSF領域内に結晶育成直後の段階で既に存在している特殊な酸素析出物がエピタキシャル層に新たな欠陥を形成することが原因の一つとして考えられる。なお、ここで、OSF領域とは、原子空孔と格子間シリコン原子とが外方拡散過程で対消滅して原子空孔濃度が著しく低下した領域で、シリコンウェハを酸化熱処理すると酸化誘起積層欠陥を発生させる領域をいう。
特許文献2または4のようにホウ素をドープする場合、高濃度のホウ素ドープシリコン単結晶ウェハは、非常にホウ素濃度が高いため、オートドープと呼ばれる基板中のホウ素不純物が一度気相に飛び出して、再度エピタキシャル層に取り込まれる問題が生じ、低濃度のホウ素ドープシリコン単結晶ウェハは、ホウ素原子による偏析型のゲッタリングでは、酸素析出物による緩和型のゲッタリングに比較して重金属不純物に対してゲッタリング能力が低いという問題を解決できない。
さらに、特許文献3では、結晶径が300mm以上と大きくなった場合、引上速度を1.2mm/分以上にして安定して結晶育成するのは困難である。また、特許文献5に記載の条件でシリコンサブストレートウェハを製造した後、エピタキシャル層の堆積を行った場合、OSF領域がないサブストレートを用いた場合でも、エピタキシャル層欠陥が発生することが明らかとなった。当該エピタキシャル層欠陥はサブストレート表面のボイドから発生していることが確認された(図1−1)。図1−1に示すように、シリコンサブストレートウェハ表面に形成されたエピタキシャル層において、ボイドを起点として転位が形成していることが確認された。
そこで、本発明は、窒素および水素を添加した場合のシリコンサブストレートウェハのボイドから発生するエピタキシャル層欠陥を抑制・防止することを目的とする。
上記課題に鑑み、本発明者らが鋭意研究を行った結果、本発明は、チョクラルスキー法により、水素、および窒素をシリコン融液に添加し、窒素濃度が3×1013atoms/cm以上3×1014atoms/cm以下であるシリコン単結晶を引き上げる工程と、前記シリコン単結晶を加工してシリコンサブストレートを作製し、当該シリコンサブストレートの表面にエピタキシャル層を形成する工程と、を含む半導体ウェハの製造方法を提供することを目的とする。
本発明に係る製造方法により、水素添加起因の水素欠陥(ボイド)から発生するエピタキシャル層欠陥を抑制・防止することができる。
本発明に係る製造方法により、水素添加起因の水素欠陥の一つである泡状のボイド集合体の数を制御し、かつ当該泡状のボイド集合体に起因するエピタキシャル層欠陥を抑制・防止することができる。
水素添加起因によるエピタキシャル層欠陥の様子を示す写真図である。 水素添加起因によるエピタキシャル層欠陥のメカニズムを示す模式図である。 CZ法により引き上げたシリコンインゴットにおける欠陥領域と窒素濃度の関係を説明するための説明図で、(a)はエピ堆積前の基板に存在する欠陥領域と窒素濃度の関係を示すグラフ、(b)は引き上げ中のシリコン結晶インゴットにおける欠陥領域と窒素濃度分布を示す概略図である。 欠陥領域とエピ層欠陥有無を示す模式図である。 本発明に係るシリコンウェハに存在する、泡状のボイド集合体を示す透過型電子顕微鏡写真である。 本発明に係るシリコンウェハに存在する、ボイドを示す透過型電子顕微鏡写真である。 本発明の製造方法で製造された水素と窒素が添加された基板を用いたエピタキシャルウェハに発生するエピ層欠陥と、窒素濃度およびV/Gとの関係を示した模式図である。 窒素、水素添加量とエピ層欠陥発生の状況を示した図である。
本発明の第一は、チョクラルスキー法により、水素および窒素をシリコン融液に添加し、窒素濃度が3×1013atoms/cm以上3×1014atoms/cm以下
であるシリコン結晶を引き上げる工程(工程1)と、前記シリコン結晶を加工してシリコンサブストレートを作製し、当該シリコンサブストレートの表面にエピタキシャル層を形成する工程(工程2)と、を含む半導体ウェハの製造方法である。
これにより、水素添加の条件で得られたシリコンサブストレートウェハにエピタキシャル層を堆積させたエピタキシャルウェハにおいて、当該サブストレートのボイドから発生するエピタキシャル層欠陥を抑制・防止することができる。
一般に、窒素、水素のドープの有無や、引き上げ速度、V/Gのパラメータ値などの条件によって結晶欠陥の状態が異なり、以下、これらの条件が、結晶欠陥の発生に与える影響を概略的に示した図2を参照しながら詳細を説明する。
図2は、チョクラルスキー(CZ)法により引き上げたシリコンインゴットにおける欠陥領域と窒素濃度の関係を説明するための説明図で、(a)はエピ堆積前のサブストレートに用いる基板に存在する欠陥領域と窒素濃度の関係を示すグラフ、(b)は引き上げ中のシリコン結晶インゴットにおけるV/Gと窒素濃度分布を示す概略図である。
CZ法は、周知のように、シリコン融液からシリコン単結晶のインゴットを徐々に上方に引き上げながら育成して行く。そして、このインゴットから切り出した基板には、図2(a)に示すように、3種類の欠陥領域(V領域、OSF領域、I領域)が存在する。
まず、V領域は、結晶育成中に固液界面から過剰の原子空孔が導入される領域であり、
それらの原子空孔が凝集してできたボイドが存在する。
OSF領域は、シリコン単結晶ウェハを酸化熱処理したときに、OSFが発生する領域である。なおここでOSFとは、中心に酸素析出物(OSF核)が存在する直径数μm程度の円盤状の積層欠陥であり、酸化熱処理を行うことによって、酸化膜−シリコン母相の界面から発生する格子間原子が、OSF核の周囲に凝集することによって形成される。OSF核とは酸素析出物の中でも格子間原子を集める性質を有する特殊な酸素析出物であり、結晶育成直後の段階で基板に既に存在しているものと考えられている。OSF核はサイズが小さい(10nm以下と考えられている)ことから、異物計、赤外トモグラフ等の現状の評価方法では検出されない。そのため、OSFの存在は酸化熱処理を行うことで初めて確認することができる。
I領域は、結晶育成中に固液界面から過剰の格子間原子が導入される領域であり、格子間原子が集合してできた転位ループが存在する。
例えば、文献1または2などの従来の知見によると、基板の欠陥領域は、窒素濃度とV/Gの結晶育成条件で決まることが知られている(ただし、V:引上速度[mm/min]、G:融点から1350℃までの結晶成長軸方向の平均温度勾配[℃/mm])(文献1:V. V. Voronkov, K. Crystal Growth, 59 (1982) 625、文献2:M. Iida, W. Kusaki, M. Tamatsuka, E. Iino, M. Kimura and S. Muraoka, Defect in Silicon, ed. T. Abe, W. M. Bullisetal (ECS., Pennington N. J., 1999) 499参照)。
窒素を添加しないシリコン単結晶から切り出した基板の場合、V/Gがある特定の値より大きくなると原子空孔が過剰に導入され、シリコン基板にはV領域が形成される。また、V/Gがある特定の値より小さくなると格子間原子が過剰に導入され、シリコン基板にはI領域が形成される。一方で、窒素は固液界面から導入される原子空孔と格子間原子の量に影響を及ぼす。そのため窒素を添加したシリコン単結晶から切り出したシリコン基板の欠陥領域は、図2(a)に示すように、窒素濃度とV/Gを二軸とした二次元の欠陥領域マップで表すことができる。
また、一本の窒素添加結晶のインゴットは、図2(a)で示すとおり、窒素濃度とV/Gにある幅を持っており、窒素濃度−V/G図の中では四角の領域(育成条件領域と呼ぶ)で示される。これは、図2(b)に示すように、窒素添加結晶のインゴットは下側に行くに従って窒素濃度が高くなり、結晶外周部は中心部に比べてV/Gが低くなるためである。
CZ−シリコン単結晶への窒素添加は、窒素を添加した融液を用いることによって行うが、固化する際に融液から結晶へ取り込まれる窒素濃度の比率(偏析係数)は非常に小さいことがわかっている。そのため、融液中の窒素の大部分は融液中に残留し、融液中の窒素濃度は結晶育成が経過するに従って濃化される。結果的に結晶下部では窒素濃度が高くなる。また、融点から1350℃までの結晶成長軸方向の平均温度勾配G[℃/mm]は結晶冷却能に依存するが、一般に結晶外周部は冷却されやすいため、Gは結晶外周部の方が大きい。その結果、V/Gは結晶外周部の方が低くなる。
一本の窒素添加結晶インゴットの育成条件の範囲を、窒素濃度とV/Gを二軸とした二次元欠陥領域マップに重ね合わせることで、その結晶の欠陥領域が記述できる。たとえば図2に示したような育成条件範囲の結晶は、結晶中心側にV領域が、結晶外周部にOSF領域が存在することになる。窒素濃度範囲を固定してV/Gを大きくした場合、ボイド領域が基板全面にわたって広がり、V/Gを小さくすると、ボイド領域が基板中心に収縮し、I領域が基板全面に広がるようになる。また、V/Gを固定して窒素濃度を高くした場合、外周部からOSF領域が発生し、基板全面に広がるようになる。
このような欠陥領域を有する窒素添加基板を用いたエピタキシャルウェハに発生するエピタキシャル層欠陥と、窒素濃度およびV/Gとの関係を詳細に調査した結果、エピ堆積後の欠陥領域は図3のようになることがわかった。
図3(a)において、まず、水素を添加していない窒素添加基板を用いた場合、基板のOSF領域に相当する場所に、エピタキシャル層欠陥が発生する(この欠陥をN起因欠陥と呼ぶ)。この欠陥は、OSF領域内に結晶育成直後の段階で既に存在している特殊な酸素析出物がエピタキシャル層に新たな欠陥を形成することで発生すると考えられる。
次に、図3(b)に示すように、窒素に加えて水素を添加したシリコン基板を用いた場合、窒素添加基板のOSF領域に相当する領域にOSFは発生しなくなり、さらにN起因欠陥の発生もなくなる。これは、水素がOSF領域内に存在していた特殊な酸素析出物を無害化したものと推察される。一方で、水素を添加したシリコン基板の場合、当該基板のV領域に相当する領域にN起因欠陥とは異なる新たなエピタキシャル層欠陥が発生することが確認された(この欠陥をH起因欠陥と呼ぶ)。そのため、水素を添加した窒素添加したシリコン基板を用いてエピタキシャルウェハを製造する場合、H起因欠陥の発生を防止する対策を施す必要がある。
そこで、本発明に係るシリコンウェハおよびその方法においては、窒素および水素を添加し、かつ水素分圧を適正な範囲に設けることにより、水素添加起因のエピタキシャル層欠陥を抑制・防止していることが後述する実施例から確認される。
本発明に係るシリコンウェハを製造する際に、水素および窒素を添加し所定の条件でシリコン結晶を育成すると、V領域のボイドの形状が異なるという特徴、すなわち、ボイドの形態が八面体から泡状のボイド集合体に変化することが本発明者らによって確認された(図4参照)。また、当該泡状のボイド集合体は、エピタキシャル層に発生するH起因欠陥の原因であると考えられる。
すなわち、本発明者らは、鋭意研究の結果として、透過型電子顕微鏡(TEM、日本電子製JEM−2010)で本発明に係るシリコン結晶(シリコンウェハ)を観察した。観察方向は110方向であり、回折条件として、220反射が励起する二波条件に設定した。ブラッグ条件からのずれ量Sを1gより大きくしたところ、上記の泡状のボイド集合体を発見し、泡状のボイド集合体を有するシリコンウェハにエピタキシャル層を形成した際における泡状のボイド集合体がエピタキシャル層に与える影響を見出したのである。以下、泡状のボイド集合体を従来のボイドと比較して説明する。
従来のシリコン結晶のV領域2に存在するボイドの形状は図5に示すように{111}面を有する八面体であることが明らかとなっている。チョクラルスキー法で製造される結晶径が200mm以上のシリコン結晶では、八面体ボイドのサイズは100〜300nm程度である。かかる八面体状のボイドが存在するV領域においては、エピタキシャル層堆積後にエピタキシャル層欠陥は発生しない。
一方、図4は、水素および窒素を添加し所定の条件で育成したシリコン結晶に存在する泡状のボイド集合体を示す透過型電子顕微鏡写真である。{111}面を有さない不定形のボイドが複数集合すると、図4に示されるように正八面体ではなくいわゆる泡状に見える。そのため、本実施形態に係るシリコンウェハ(シリコン結晶)において特異的に見られるボイドの集合を「泡状のボイド集合体」と称する。本発明者らは、このような泡状のボイド集合体を数多く含んだ基板にエピタキシャル層を堆積させた場合、エピ層にH起因欠陥が数多く発生することを見出した。図4のような泡状のボイド集合体が、図1−1のようなH起因欠陥を発生させる理由については現段階では定かではないが、図1−2に示すメカニズムの模式図および下記のように予測される。すなわち、シリコン結晶を製造した直後は、種々のボイドが結晶内部に存在している(図1−2(A))。その後、当該シリコン結晶を熱処理工程など行うことにより、エピタキシャル層を堆積させる前段階では、泡状のボイド集合体のうち、比較的小さなボイドは収縮・消滅して空孔に変わる(図1−2(B))。空孔は再び特定の原子面上に凝集して空孔型転位ループを形成する(図1−2(C))。この転位ループがエピタキシャル層に転写することで、エピタキシャル層に二本の転位(H起因欠陥)が形成されると考えられる(図1−2(D))。
エピタキシャル層欠陥の個数の許容量としては、例えば先行文献特許3589119号において一番個数が少ない実施例(0.04個/cm、300mmウェハの場合、28個/wafer)より少なければ、デバイス特性上問題ないレベルと言える。本発明者らの知見によると、泡状のボイド集合体の比率を0.4以下にすることで、エピタキシャル層欠陥を上記レベルにできることが確認されている。なお、本発明に係る「泡状のボイド集合体の比率」とは、総ボイド数を1としたときの泡状のボイド集合体の割合をいい、前記「総ボイド数」とは、泡状のボイド集合体に含まれるボイドと含まれないボイドとの合計の数を表す。
そのため、本発明に係るシリコン結晶から得られたシリコンサブストレートの中に存在するボイドにおいて、不定形のボイドが複数集合した泡状のボイド集合体は、総ボイド数に対して0.4未満であることが好ましく、総ボイド数に対して0.3未満であることがより好ましい。これにより、水素添加起因の水素欠陥の一つである泡状のボイド集合体の数を制御し、かつ当該泡状のボイド集合体に起因するエピタキシャル層欠陥を抑制・防止することができる。
また、シリコン融液に窒素のみ添加して育成したシリコン結晶には、泡状のボイド集合体が形成されず、窒素および水素を添加した場合は、添加した水素濃度が高くなるにつれて泡状のボイド集合体の比率が増えることが確認された。更に、シリコン融液に窒素および水素を添加して育成したシリコン結晶の場合、窒素濃度が増えても泡状のボイド集合体の比率が増えることが確認された。また、シリコン結晶育成中の冷却速度を上げると、泡状のボイド集合体の比率が少なくなる。さらに、シリコン結晶中の水素と、過剰に存在する空孔または格子間原子(格子間シリコン)とが反応して、空孔−水素複合体や、格子間シリコン−水素複合体が形成されることにより、空孔や格子間シリコンの数が減少し、結果としてCOPや転位ループが少ない、または欠陥サイズが小さいシリコン結晶を育成できると考えられているため、シリコン融液に添加する水素濃度を少なくすると、シリコン結晶中の過剰に存在する空孔または格子間原子を無害化する量も減り、シリコン結晶中の欠陥密度を抑制できないと考えられる。
そのため、例えば、上記特許文献5の特開2000−281491号の段落「0048」の実施例1や段落「0055」の実施例2のように、1016〜1019オーダーの高い窒素濃度雰囲気下で、かつシリコン単結晶の育成における雰囲気の水素体積比を50ppm(5×10−3%)や0.1ppm(1×10−5%)のように低くすると、上記理由からOSFなどの結晶欠陥の生成を抑制できないため、エピタキシャル層を堆積させると当該層に欠陥が含まれる。また、当該文献の段落「0056」のように、高い窒素濃度雰囲気下で、かつシリコン単結晶の育成における雰囲気の水素体積比を4%のように高くすると泡状のボイド集合体の比率が増大し、エピタキシャル層欠陥を抑制・防止することができないことが理解される。
そのため、泡状のボイド集合体の数は、シリコン単結晶中の窒素濃度、結晶育成の際の水素分圧、冷却速度、および引上速度の条件を一体不可分として、かつこれらの条件を特定範囲にすることで制御することができると考えられる。
図6は本発明の製造方法で製造された水素と窒素が添加された基板を用いたエピタキシャルウェハに発生するエピ層欠陥と、窒素濃度およびV/Gとの関係を示した模式図である。V領域のH起因欠陥、および窒素のみを添加した基板でOSF領域に相当する領域に発生するN起因欠陥はいずれも抑制されている。本発明の製造方法では、エピ層欠陥を回避するためにV/Gを制御して基板の欠陥領域を制御する必要がなくなるため、結晶製造条件の許容幅が広がるという利点がある。
図7に本発明者らの実験結果の一部を示す。図7の(a)に示すように、窒素添加により育成したシリコン結晶は、図3(a)からも理解できるように、窒素添加に由来したOSFリングが形成されていることが確認できる。この条件に水素をドーピングすると、図3(b)のように変化し、窒素添加に由来したOSFリングが現れないことが確認できる(図7の(b)参照)。
そのため、図7の(b)をみると、窒素および水素を添加すると、窒素添加由来の欠
陥であり、かつエピタキシャル層欠陥の原因の一つとしての酸素析出物などの発生を、水素ドープにより制御できる反面、水素添加に由来する欠陥が発生していることが確認される。しかし、本発明の製造方法のように、窒素および水素を所定の範囲で添加し、かつ所定の条件(冷却速度など)にすることで、本発明者らにより見出した泡状のボイド集合体を制御し、泡状のボイド集合体から発生するエピ層欠陥(H起因欠陥)を抑制・防止できることが理解されうる(図7(c)参照)。また、今回発明者らが見出した泡状のボイド集合体は、水素が集合してできた巨大空洞ではなく、原子空孔が凝集して形成されるボイド欠陥が、水素添加することにより形態変化したものであると考えられる。
「工程1について」
以下、本発明に係るエピタキシャルウェハの製造方法を工程ごとに説明する。
本発明に係るエピタキシャルウェハの製造方法は、チョクラルスキー法により、水素、
および窒素をシリコン融液に添加し、窒素濃度が3×1013atoms/cm以上3
×1014atoms/cm以下であるシリコン結晶を引き上げる工程を有する。
本発明に係るシリコン融液に窒素を添加する方法は、特に制限されるものではなく公知の方法を使用することができ、例えば、シリコン原料溶解中に窒素ガスを導入する方法や、窒化物をCVD法等によって堆積させたシリコン基板を原料溶解中に混入させる方法等が挙げられる。
本発明に係るシリコン結晶中の窒素濃度は、3×1013atoms/cm以上3×
1014atoms/cm以下であることが好ましく、5×1013atoms/cm
以上2×1014atoms/cm以下であることがより好ましい。
当該結晶中の窒素濃度が3×1013atoms/cm未満の場合、BMDが2×1
/cm未満となる。その結果、十分なゲッタリング能力がない。また、窒素濃度が3×1014atoms/cm超の場合、泡状のボイド集合体の比率が0.4超となる。その結果、水素添加起因のエピタキシャル層欠陥が発生してしまう。
本発明に係るシリコン結晶を引き上げる工程における水素をシリコン融液に添加する方法は、0.1mbar以上0.4mbar以下の水素分圧の雰囲気下でシリコン単結晶を引き上げることが好ましく、0.2mbar以上0.35mbar以下の水素分圧の雰囲気下でシリコン単結晶を引き上げることがより好ましい。
当該水素分圧が0.1mbar未満の場合、窒素起因のエピタキシャル層欠陥を抑制できない。また、当該水素分圧が0.4mbar超の場合、泡状のボイド集合体の比率が0.4超となる。その結果、水素添加起因のエピタキシャル層欠陥が発生してしまう。
本発明に係る製造方法における結晶引上炉内に導入する水素の量は、体積比(水素の体積/導入する混合ガス全体の体積)0.3%〜1.0%以下であり、体積比0.5%〜0.9%であることがより好ましい。
前記炉内の雰囲気の水素の体積比が1.0%超では爆発の危険があるため、好ましくなく、0.3%未満ではシリコン単結晶に取り込まれにくい。
本発明に係る製造方法における結晶引上炉内に導入する水素は、不活性ガスなどに水素を含まれてもよい。また、不活性ガスとしては、安価なArガスが好ましく、これ以外にもHe、Ne、Kr、Xeなどの各種希ガス単体、またはこれらの混合ガスを用いることができる。
本発明に係るシリコン融液にボロンを添加する方法は、特に制限されるものではなく公知の方法を使用することができ、例えば、シリコン原料溶解中にホウ素を導入する方法や、ホウ素含有化合物等をCVD法等によって堆積させたシリコン基板を原料溶解中に混入させる方法や、ボロンドープ用のボロンエレメントをシリコン融液中に投入する方法が挙げられる。
本発明の製造方法に係る引上速度V[mm/min]は特に規定しないが、生産性の観点から0.8[mm/min]以上が好ましい。
本発明に係るシリコン結晶を引き上げる工程において、1100〜1200℃における前記シリコン単結晶の冷却速度を3.5℃/分以上とすることが好ましく、1100〜1150℃における前記シリコン単結晶の冷却速度を3.5℃/分以上とすることがより好ましい。
結晶育成中の1200℃〜1100℃の冷却速度が3.5℃/分未満の場合、泡状ボイド比率が0.4超となる。その結果、水素添加起因のエピタキシャル層欠陥が発生してしまう。また、当該冷却速度の上限値は、育成するシリコン単結晶の結晶直径によって変動するため特に規定しないが、特に結晶直径が300mm以上の大口径になると、4.5℃/分以上は実現困難となる。
また、結晶冷却中の1200℃超においては、原子空孔が凝集してボイドを形成する反応が起こらないため、この温度域の冷却速度を調整しても、泡状のボイド集合体の比率には何ら効果がない。
さらに、結晶冷却中の1100℃未満においては、ボイド形成反応が既に終了しているため、この温度域の冷却速度を調整しても、泡状ボイド比率には何ら効果がない。
上記本発明のように、シリコン結晶育成時に冷却速度を所定の範囲にするためにチョクラルスキー法の結晶育成において結晶の加熱装置、および冷却装置を用いることができる。本発明に係る製造方法に使用できるシリコン結晶製造装置は特に制限されることはないが、結晶育成中の1100〜1200℃での結晶冷却速度を上げるためには、例えば特開2004−224642に記載されているように、結晶を囲むように設置する熱遮蔽板の冷却能を上げるなどの特別な措置が必要になる。
「工程2について」
本発明に係るエピタキシャルウェハは、前記シリコン結晶を加工してシリコンサブストレートを作製し、当該シリコンサブストレートの表面にエピタキシャル層を形成する工程を含む。
上記の製造方法により作成されたシリコン結晶インゴットからシリコンサブストレートウェハを作り出す際において、通常、シリコン結晶をワイヤーソーあるいは内周歯スライサーを用いてスライスし、面取り、エッチング、鏡面研磨の行程を経て基板が作られるが特に制限されるものではない。
上記CZ法によりドーパントを含有したシリコン結晶を育成してシリコン単結晶インゴットにする。そして、当該シリコン単結晶インゴットのスライス、研磨等の加工を通してサブストレートウェハウェハにする。
そして、CVD装置(例えばアプライドマテリアルズ社、あるいはASM社製エピタキシャル成長装置など)により、シリコンサブストレートウェハ表面部に、単結晶シリコンをエピタキシャル成長させる。これにより、半導体デバイスに合わせた所望の膜厚のエピタキシャル層を形成して本発明に係るシリコンエピタキシャルウェハを形成する。
本発明の第二は、窒素濃度が3×1013atoms/cm以上3×1014ato
ms/cm以下であるシリコンサブストレートの表面にエピタキシャル層が形成され、
かつ前記シリコンサブストレートの中に存在するボイドにおいて、不定形のボイドが複数集合した泡状のボイド集合体が、総ボイド数に対して0.4未満である、エピタキシャルウェハである。
本発明に係る製造方法によれば、シリコン単結晶中の窒素濃度、結晶育成の際の水素分圧、冷却速度、および引上速度の条件を一体不可分として、かつこれらの条件を特定範囲にしているため、当該製造方法により得られたエピタキシャルウェハは、水素添加起因の水素欠陥(ボイド)から発生するエピタキシャル層欠陥が少ないと考えられる。
さらに、本発明に係る製造方法によれば、シリコン単結晶中の窒素濃度、結晶育成の際の水素分圧、冷却速度、および引上速度の条件を一体不可分として、かつこれらの条件を特定範囲にすることで制御することができることが見出されたため、当該製造方法により得られたエピタキシャルウェハは、水素添加起因の水素欠陥の一つである泡状のボイド集合体の数は総ボイド数に対して0.4未満に制限されているため、当該泡状のボイド集合体に起因するエピタキシャル層欠陥が少ない。
以下、本発明を実施例および比較例を参照して具体的に説明する。尚、本発明は、上記の実施形態および下記の実施例に限定されるものではない。これらは、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
(実施例1)
1.シリコンサブストレートウェハの製造
本実施例に用いられるシリコン単結晶製造装置は、通常のCZ法によるシリコン単結晶製造に用いられるもので、一般的な冷却速度を有する第1引上炉と、1100〜1200℃の冷却速度を上げるために熱遮蔽板を特別な方法で冷却した第2引上炉である。なお、本発明を実施する上で、この引上炉は、本発明の育成条件を実施することができるものであれば、特に制限はない。
シリコン単結晶中の窒素の濃度が1.8×1014atoms/cmとなるように窒
化膜付きウェハをシリコン融液中に投入することによって窒素添加を行った。また、水素の添加は、水素混合ガスを当該シリコン結晶製造装置における各引上炉中に導入することにより行った。なお、引上炉中の水素分圧(mbar)は、下記の表1に記載した条件で行った。
引上炉1で結晶を引き上げたときの、1100〜1200℃における結晶の冷却速度を2.5℃/分とし、引上炉2における当該温度勾配を3.8℃/分とした。各実施例及び各比較例における当該温度の冷却速度は、下記の表1に記載した。
この装置を利用して育成したシリコン結晶は、伝導型がp型であり、結晶径(直径)が300mm(12インチ)であった。シリコン単結晶の抵抗率は10〜15Ωcmであった。引上げ速度はいずれの場合も1.2mm/分未満であった。
(実施例2)
窒素濃度および水素分圧を下記表1に記載した条件で行った点以外は、実施例1と同様にして行った。
(比較例1)
窒素濃度、冷却速度および水素分圧を下記表1に記載した条件で行った点以外は、実施例1と同様にして行った。
(比較例2)
窒素濃度、冷却速度および水素分圧を下記表1に記載した条件で行った点以外は、実施例1と同様にして行った。
(比較例3)
窒素濃度、冷却速度および水素分圧を下記表1に記載した条件で行った点以外は、実施例1と同様にして行った。
2.シリコンサブストレートウェハにおける窒素濃度測定
上記方法で引上げた結晶をスライスして得られたシリコンサブストレートウェハの窒素濃度は、二次イオン質量分析装置(SIMS)を用いて測定した。但し、5×1014atoms/cm以下の窒素濃度を有するウェハはSIMSを用いて測定できないため、以下の数式により求めた窒素濃度を使用した。かかる数式について以下、詳細に説明する。
本発明の製造方法に使用されるシリコン融液から結晶中に取り込まれる窒素濃度は、
上記数式1により算出できる。なお、融液中の窒素濃度は初期融液窒素濃度とも称することができる。ここで、シリコン結晶の固化率(g)は、
によって求められる。また、シリコン融液の凝固後の結晶中に取り込まれる不純物の融液中濃度に対する比率である偏析係数kは窒素の場合7×10−4であることが知られている(W.Zulehner and D.Huber,Crystal Growth,Properties and Applications,p28,Springer−Verlag,New York,1982)。なお、窒素濃度の測定値(atom/cm)は、下記の表1に示す。
3.シリコンサブストレートウェハのOSF評価
上記方法で引上げた結晶をスライスして得られたサブストレートのOSF評価は、下記の方法で行った。まず、シリコンサブストレートウェハを1100℃で1時間、水蒸気含有酸素雰囲気中で酸化処理した。その後、フッ酸で酸化膜を除去し、それからライトエッチ液にてエピ層厚み分を1.5μmエッチングし、表面に発生した楕円状、半月状または棒状のOSFピットを光学顕微鏡で観察した。OSF面積密度[個/cm]は、光学顕微鏡にて直径2.5mmの視野でウェハの直径方向を走査してOSFピット個数をカウントし、「OSFピット個数/観察面積」で求めた。OSF面積密度が100個/cm以上となる領域をOSF領域とした。このようにして決定したOSF領域の内径及び外径[cm]を下記表1に記載した。
サブストレート中のボイド全体に対する泡状のボイド集合体の比率は、上述した方法により測定した値を下記表1に記載した。
4.エピタキシャルウェハの製造およびその評価
上記の方法で育成したシリコン結晶をスライス・鏡面加工して得られたサブストレートに、エピタキシャル法によりシリコン単結晶層(エピタキシャル層)を堆積して半導体ウェハ(エピタキシャルウェハ)を製造した。
5.エピタキシャルウェハのBMD測定
エピタキシャルウェハのBMDは次の方法により測定した。まず、上記の方法で作製したエピタキシャルウェハを1000℃で16時間の析出熱処理を施し、その後、レイテックス社製BMDアナライザー(MO−4)でBMD密度を測定した。
6.エピタキシャルウェハのエピタキシャル層欠陥の測定
エピタキシャルウェハのエピタキシャル層欠陥は次の方法により測定した。まず、エピタキシャルウェハをKLA tencor社製のSP−1で測定し、0.09μm以上のLPD位置を同定した。その後、前記LPD位置をAFMにて測定し、表面に付着している異物以外のLPDをエピタキシャル層欠陥と同定した。当該同定したエピタキシャル層欠陥のうち、サブストレートのOSF領域に対応する位置に発生しているエピタキシャル層欠陥をN起因欠陥とし、OSF領域より内側に発生しているエピタキシャル層欠陥をH起因欠陥と同定した。このようにして決定したH起因欠陥、およびN起因欠陥の個数を表1に記載する。
なお、表1に記載されたエピウェハすべてにおいて、BMD密度は2×10/cm以上であった。実施例はH起因欠陥が比較例に比べて改善されており、また、N起因欠陥は発生していなかった。
100 八面体ボイド
101 泡状のボイド集合体
102 ボイド(窒素添加由来)
111 シリコンウェハ

Claims (3)

  1. チョクラルスキー法により、水素および窒素をシリコン融液に添加し、前記シリコン融液から窒素濃度が3×1013atoms/cm以上3×1014atoms/cm以下であるシリコン結晶を成長させる工程を含み、0.1mbar以上0.4mbar以下の水素分圧の雰囲気下で前記シリコン結晶を成長させることにより前記水素が前記シリコン融液に添加され、1100〜1200℃における前記シリコン結晶の冷却速度が3.5℃/分以上であり、
    前記シリコン結晶を加工してシリコンサブストレートを作製する工程と、
    前記シリコンサブストレートの表面にエピタキシャル層を形成する工程と、を含むエピタキシャルウェハの製造方法。
  2. 前記シリコン結晶中の前記窒素濃度が5×1013atoms/cm以上2×1014atoms/cm以下である、請求項1に記載のエピタキシャルウェハの製造方法。
  3. 前記水素分圧が0.2mbar以上0.35mbar以下である、請求項1または2記載のエピタキシャルウェハの製造方法。
JP2010229005A 2009-10-08 2010-10-08 エピタキシャルウェハ及びその製造方法 Active JP5568431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010229005A JP5568431B2 (ja) 2009-10-08 2010-10-08 エピタキシャルウェハ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009234494 2009-10-08
JP2009234494 2009-10-08
JP2010229005A JP5568431B2 (ja) 2009-10-08 2010-10-08 エピタキシャルウェハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011098883A JP2011098883A (ja) 2011-05-19
JP5568431B2 true JP5568431B2 (ja) 2014-08-06

Family

ID=43259717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010229005A Active JP5568431B2 (ja) 2009-10-08 2010-10-08 エピタキシャルウェハ及びその製造方法

Country Status (7)

Country Link
US (1) US8241421B2 (ja)
EP (1) EP2309038B1 (ja)
JP (1) JP5568431B2 (ja)
KR (1) KR101178677B1 (ja)
CN (1) CN102031557B (ja)
SG (1) SG170676A1 (ja)
TW (1) TWI402383B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977974B1 (fr) * 2011-07-13 2014-03-07 Soitec Silicon On Insulator Procede de mesure de defauts dans un substrat de silicium
JP6052189B2 (ja) * 2014-01-16 2016-12-27 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN104155302B (zh) * 2014-07-03 2017-02-15 胜科纳米(苏州)有限公司 检测硅晶体缺陷的方法
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN106884203A (zh) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
CN108505114B (zh) * 2017-02-28 2021-03-05 胜高股份有限公司 外延生长晶圆及其制造方法
EP3428325B1 (en) 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP7312402B2 (ja) * 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6548886B1 (en) 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP3989122B2 (ja) 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
KR100622884B1 (ko) 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
JP4460671B2 (ja) 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP3589119B2 (ja) 1999-10-07 2004-11-17 三菱住友シリコン株式会社 エピタキシャルウェーハの製造方法
JP4224966B2 (ja) 1999-10-15 2009-02-18 信越半導体株式会社 シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP4182640B2 (ja) 2000-12-11 2008-11-19 株式会社Sumco シリコン単結晶の育成方法
JP2003002785A (ja) 2001-06-15 2003-01-08 Shin Etsu Handotai Co Ltd 表層部にボイド無欠陥層を有する直径300mm以上のシリコン単結晶ウエーハおよびその製造方法
JP4566478B2 (ja) 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4549589B2 (ja) 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4567251B2 (ja) 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2004224642A (ja) 2003-01-23 2004-08-12 Siltronic Japan Corp 単結晶製造装置
KR100588425B1 (ko) 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
JP2006054350A (ja) 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
SG142208A1 (en) * 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
JP4760822B2 (ja) 2007-12-14 2011-08-31 株式会社Sumco エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201132811A (en) 2011-10-01
CN102031557A (zh) 2011-04-27
SG170676A1 (en) 2011-05-30
EP2309038A1 (en) 2011-04-13
EP2309038B1 (en) 2013-01-02
CN102031557B (zh) 2013-03-27
US20110084366A1 (en) 2011-04-14
TWI402383B (zh) 2013-07-21
KR20110038581A (ko) 2011-04-14
JP2011098883A (ja) 2011-05-19
US8241421B2 (en) 2012-08-14
KR101178677B1 (ko) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP4463957B2 (ja) シリコンウエーハの製造方法およびシリコンウエーハ
JP5023451B2 (ja) シリコンウェーハの製造方法、シリコン単結晶育成方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
EP0962557B1 (en) Silicon single crystal wafer and method for producing silicon single crystal wafer
JPWO2007013189A1 (ja) シリコンウェーハおよびその製造方法
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
JP4948354B2 (ja) p−ドープされかつエピタキシャル被覆された、シリコンからなる半導体ウェハの製造方法
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP4102988B2 (ja) シリコンウエーハおよびエピタキシャルウエーハの製造方法ならびにエピタキシャルウエーハ
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP3861524B2 (ja) シリコンウエーハ及びその製造方法
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JPH11302098A (ja) シリコンウェーハとシリコンエピタキシャルウェーハ並びにその製造方法
JP2000077418A (ja) リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法
JP2000072593A (ja) アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法
WO2001088230A1 (fr) Procede de fabrication d'une plaquette de silicium monocristallin, plaquette de silicium monocristallin et plaquette epitaxiale
JP5652232B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2003109961A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5568431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250