JP5563257B2 - 光電変換装置、撮像システム、及び光電変換装置の製造方法 - Google Patents

光電変換装置、撮像システム、及び光電変換装置の製造方法 Download PDF

Info

Publication number
JP5563257B2
JP5563257B2 JP2009199017A JP2009199017A JP5563257B2 JP 5563257 B2 JP5563257 B2 JP 5563257B2 JP 2009199017 A JP2009199017 A JP 2009199017A JP 2009199017 A JP2009199017 A JP 2009199017A JP 5563257 B2 JP5563257 B2 JP 5563257B2
Authority
JP
Japan
Prior art keywords
insulator
photoelectric conversion
pixel array
conversion device
array region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009199017A
Other languages
English (en)
Other versions
JP2011049503A5 (ja
JP2011049503A (ja
Inventor
裕章 成瀬
隆一 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009199017A priority Critical patent/JP5563257B2/ja
Priority to US12/853,547 priority patent/US8389923B2/en
Publication of JP2011049503A publication Critical patent/JP2011049503A/ja
Publication of JP2011049503A5 publication Critical patent/JP2011049503A5/ja
Application granted granted Critical
Publication of JP5563257B2 publication Critical patent/JP5563257B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光電変換装置、撮像システム、及び光電変換装置の製造方法に関する。
近年、光電変換装置としてMOSトランジスタを用いたMOS型光電変換装置が盛んに開発されている。そのような光電変換装置において多画素化にともなう画素寸法の縮小化が進んでいる。画素寸法の縮小化が進むと、配線層の開口面積や各画素における光電変換部(例えば、フォトダイオード)の受光面の面積が小さくなるため、光電変換部の感度が低下する可能性がある。光電変換部の感度の低下を抑制するため、光電変換部とオンチップレンズとの間にさらにレンズとして機能する層内レンズを形成することがある。また、配線層の膜厚はプロセスルールに制限されるため、受光面における配線層の開口のアスペクト比が高くなってしまう。
特許文献1には、光電変換部の層間膜の膜厚を周辺回路部の保護膜を含む層間膜の膜厚より薄く形成して、受光部とオンチップレンズとの距離を短くすることで、オンチップレンズの集光効率を向上させる構成が開示されている。
特開2000−150846号公報
一方、特許文献1には、層内レンズの製造方法については検討されていない。
本発明の目的は、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することにある。
本発明の1つの側面に係る光電変換装置は、光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、前記複数の層内レンズのそれぞれは、前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有する第1の絶縁体と、前記第1の絶縁体の上に配され、前記第1の絶縁体より高い屈折率を有し、前記第1の絶縁体の前記曲面に沿った曲面を含む上面を有する第2の絶縁体と、を含み、前記複数の層内レンズのそれぞれにおける前記第1の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されていることを特徴とする。
本発明によれば、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することができる。
実施形態に係る光電変換装置の構成を示す図。 実施形態に係る光電変換装置の断面構成を示す図。 実施形態に係る光電変換装置の製造方法を示す図。 実施形態の変形例に係る光電変換装置の断面構成を示す図。 実施形態の変形例に係る光電変換装置の断面構成を示す図。 実施形態に係る光電変換装置を適用した撮像システムの構成図。
実施形態に係る光電変換装置800の概略構成を、図1を用いて説明する。図1(A)は、光電変換装置800の構成を示す図である。図1(B)は、画素811の構成を示す図である。光電変換装置800は、画素配列領域PARと周辺領域PPRとを有する。画素配列領域PARには、画素配列PAが配されている。周辺領域PPRには、画素配列PAを制御するための回路が配されている。画素配列PAを制御するための回路は、例えば、垂直走査回路813、信号処理回路812、及び水平走査回路814を含む。
具体的には、画素配列PAでは、複数の画素811が2次元的に(行に沿った方向及び列に沿った方向に)配列されている。図1(A)には、3行3列の画素811で画素配列PAが構成された場合が例示的に示されている。なお、画素配列PAでは、複数の画素811が1次元的に配列されていて良い。また、画素とは、1つの光電変換部で発生した信号を読み出すための構成要素の集まりの単位を示すものとする。隣接する光電変換部において、画素の構成要素を共有することも可能であるが、この場合にも1つの光電変換部の信号を読み出すための構成要素の集まりの単位を画素と呼ぶことにする。
画素配列PAにおける各画素811は、図1(B)に示すように、光電変換部112、転送部2、電荷電圧変換部3、リセット部4、出力部5、及び選択部6を含む。光電変換部112は、受けた光に応じた電荷を発生させる。光電変換部112は、例えば、フォトダイオードである。転送部2は、光電変換部112で発生した電荷を電荷電圧変換部3へ転送する。転送部2は、例えば、転送トランジスタであり、後述の垂直走査回路813からアクティブレベルの転送制御信号をゲートに受けた際にオンすることにより、光電変換部112で発生した電荷を電荷電圧変換部3へ転送する。電荷電圧変換部3は、転送された電荷を電圧に変換する。電荷電圧変換部3は、例えば、フローティングディフュージョンである。リセット部4は、電荷電圧変換部3をリセットする。リセット部4は、例えば、リセットトランジスタであり、垂直走査回路813からアクティブレベルのリセット制御信号をゲートに受けた際にオンすることにより、電荷電圧変換部3をリセットする。出力部5は、電荷電圧変換部3の電圧に応じた信号を信号線SLへ出力する。出力部5は、例えば、増幅トランジスタであり、信号線SLに接続された電流源負荷CSとともにソースフォロワ動作を行うことにより、電荷電圧変換部3の電圧に応じた信号を信号線SLへ出力する。すなわち、出力部5は、リセット部4により電荷電圧変換部3がリセットされた状態で、電荷電圧変換部3の電圧に応じたノイズ信号を信号線SLへ出力する。出力部5は、転送部2により光電変換部112の電荷が電荷電圧変換部3へ転送された状態で、電荷電圧変換部3の電圧に応じた光信号を信号線SLへ出力する。選択部6は、画素811を選択状態/非選択状態にする。選択部6は、例えば、選択トランジスタであり、垂直走査回路813からアクティブレベルの選択制御信号をゲートに受けた際にオンすることにより、画素811を選択状態にする。選択部6は、例えば、垂直走査回路813からノンアクティブレベルの選択制御信号をゲートに受けた際にオフすることにより、画素811を非選択状態にする。
なお、各画素811は、選択部6が省略された構成であっても良い。選択部6が省略された構成では、リセット部4が画素811を選択状態/非選択状態にする。この場合、リセット部4は、第1の電位(例えば、Hレベル)がドレインに供給され、アクティブレベルのリセット制御信号がゲートに供給された際にオンして電荷電圧変換部3を第1の電位にリセットすることにより、画素811を選択状態にする。リセット部4は、第2の電位(例えば、Lレベル)がドレインに供給され、アクティブレベルのリセット制御信号がゲートに供給された際にオンして電荷電圧変換部3を第2の電位にリセットすることにより、画素811を非選択状態にする。ここで、リセット部4がリセットすべき電位は垂直走査回路813が制御する。
垂直走査回路813は、画素配列PAを垂直方向(列に沿った方向)に走査することにより、画素配列PAにおける信号を読み出すべき行(読み出し行)を選択し、選択された読み出し行から信号が複数の信号線SLへ出力されるようにする。垂直走査回路813は、例えば、垂直シフトレジスタを含む。
信号処理回路812は、読み出し行から複数の信号線SLを介して出力された信号を処理する。例えば、信号処理回路812は、列ごとに、読み出し行から異なるタイミングで信号線SLへ出力されたノイズ信号と光信号とをそれぞれ増幅する処理を行う。あるいは、例えば、信号処理回路812は、列ごとに、読み出し行から異なるタイミングで信号線SLへ出力されたノイズ信号と光信号との差分をとることによりノイズ信号が除去された画像信号を生成するCDS処理を行ってもよい。あるいは、例えば、信号処理回路812は、読み出し行から出力された複数列の信号における垂直走査回路813により選択された各列の信号を順次に出力線815へ出力するパラレル−シリアル変換処理を行っても良い。あるいは、例えば、信号処理回路812は、読み出し行から出力された各列の信号をA/D変換するA/D変換処理を行ってもよい。
水平走査回路814は、信号処理回路812を水平方向(行に沿った方向)に走査することにより、信号処理回路812に保持された各列の信号が順次に出力線815へ出力されるようにする。水平走査回路814は、例えば、水平シフトレジスタを含む。
次に、実施形態に係る光電変換装置800の断面構成を、図2を用いて説明する。図2では、説明の簡略化のために、画素配列領域PARにおける1画素に対応した構成と周辺領域PPRにおける1つのトランジスタに対応した構成とを並べて示している。
光電変換装置800は、図2に示すように、半導体基板SB、多層配線構造ML、複数の層内レンズIL、及び保護膜121を備える。なお、実際には、複数の層内レンズIL、及び保護膜121の上には、下部平坦化膜、カラーフィルタ層、上部平坦化膜、及び複数のマイクロレンズなどがさらに配されるが、簡略化のため、図2における図示及び説明を省略している。
半導体基板SBには、画素配列領域PARにおいて複数の光電変換部112が配されている。例えば、半導体基板SBには、複数の画素811の配列に対応して、複数の光電変換部112が2次元的に(行に沿った方向及び列に沿った方向に)配列されている。光電変換部112は、電荷(例えば、電子)に応じた第1の導電型(例えば、N型)の不純物を高濃度に含む電荷蓄積領域を有する。また、半導体基板SBには、周辺領域PPRにおいて、半導体基板SBの上に配されたゲート123に隣接した位置に、トランジスタのソース又はドレインとなるべき半導体領域124,125が配されている。半導体領域124,125は、電荷(例えば、電子)に応じた第1の導電型(例えば、N型)の不純物を高濃度に含む。また、半導体基板SBにおける光電変換部112及び半導体領域124,125のそれぞれの周囲には、第1の導電型と反対導電型である第2の導電型(例えば、P型)の不純物を低濃度に含むウエル領域111が配されている。
多層配線構造MLは、半導体基板SBの上に配されている。多層配線構造MLでは、画素配列領域PARの配線層の数よりも周辺領域PPRの配線層の数が多い。多層配線構造MLでは、例えば、図2に示すように、画素配列領域PARの配線層の数が2であり、周辺領域PPRの配線層の数が3である。多層配線構造MLは、ゲート123、層間絶縁膜113、配線層114、層間絶縁膜115、配線層116、層間絶縁膜118、配線層120、及びビアプラグ119を含む。なお、層間絶縁膜113、層間絶縁膜115などにもコンタクトプラグ、あるいはビアプラグが存在するがここでは省略する。
ゲート123は、周辺領域PPRにおける半導体基板SBの上に配されている。ゲート123は、半導体領域124,125とともにMOSトランジスタを構成している。ゲート123は、多層配線構造MLにおける最下の配線層とすることもできる。ゲート123は、例えば、ポリシリコンで形成されている。層間絶縁膜113は、半導体基板SB及びゲート123と配線層114とを絶縁するように、画素配列領域PAR及び周辺領域PPRに配されている。層間絶縁膜113は、半導体基板SB及びゲート123を覆っている。層間絶縁膜113は、例えば、シリコン酸化物で形成されている。配線層114は、画素配列領域PAR及び周辺領域PPRにおける層間絶縁膜113の上に配されている。画素配列領域PARにおける配線層114は、光電変換部112の上方における開口領域ORを規定している。配線層114は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。
層間絶縁膜115は、配線層114と配線層116とを絶縁するように、画素配列領域PAR及び周辺領域PPRに配されている。層間絶縁膜115は、画素配列領域PAR及び周辺領域PPRにおける配線層114及び層間絶縁膜113を覆っている。層間絶縁膜115は、多層配線構造MLにおける画素配列領域PARの最上の層間絶縁膜である。層間絶縁膜115は、例えば、シリコン酸化物で形成されている。配線層116は、画素配列領域PARにおける最上の配線層である。配線層116は、画素配列領域PAR及び周辺領域PPRにおける層間絶縁膜115の上に配されている。画素配列領域PARにおける配線層116は、光電変換部112の上方における開口領域ORを規定している。配線層116は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。なお、開口領域ORは配線層116に加えて、配線層114や配線層116によって規定される場合もある。
層間絶縁膜118は、配線層116と配線層120とを絶縁するように、周辺領域PPRに配されている。層間絶縁膜118は、画素配列領域PARに配されていない。すなわち、層間絶縁膜118は、周辺領域PPRにおける配線層116及び層間絶縁膜115を覆っており、画素配列領域PARにおける配線層116及び層間絶縁膜115を覆っていない。層間絶縁膜118は、多層配線構造MLにおける周辺領域PPRの最上の層間絶縁膜である。層間絶縁膜118は、例えば、シリコン酸化物で形成されている。配線層120は、周辺領域PPRにおける最上の配線層である。配線層120は、周辺領域PPRにおける層間絶縁膜118の上に配されている。配線層120は、例えば、アルミニウムを主成分とする金属又は金属間化合物で形成されている。ビアプラグ119は、配線層116と配線層120とを接続している。ビアプラグ119は、例えば、タングステンを主成分とする金属又は金属間化合物で形成されている。
複数の層内レンズILは、画素配列領域PARにおける多層配線構造MLの上に配されている。複数の層内レンズILのそれぞれは、光電変換部112へ光を導く。各層内レンズILは、第1の絶縁体117及び第2の絶縁体122を含む。
第1の絶縁体117は、層間絶縁膜115における光電変換部112の上方に位置する部分の表面115aを覆っている。第1の絶縁体117は、半導体基板SBの表面SBaに垂直な方向から透視した場合に開口領域ORを覆うように配されている。例えば、第1の絶縁体117は、層間絶縁膜115の表面115aを覆うとともに配線層116における開口領域OR近傍の縁部116bを覆っている。第1の絶縁体117は、半導体基板SBの表面SBaから離れる方向へ凸形状である。例えば、第1の絶縁体117は、略半球状の形状を有しており、半導体基板SBの表面SBaから離れる方向へ膨出した曲面を上面117aとして有する。第1の絶縁体117の上面117aは、画素配列領域PARにおける最上の配線層116の表面116aよりも半導体基板SBの表面SBaから高くなっている。また、第1の絶縁体117は、層間絶縁膜118と同じ材料で形成されている。第1の絶縁体117は、例えば、シリコン酸化物で形成されている。
第2の絶縁体122は、第1の絶縁体117を覆うように配されている。第2の絶縁体122は、第1の絶縁体117が半導体基板SBの表面SBaから離れる方向へ凸形状であることに応じて、半導体基板SBの表面SBaから離れる方向へ凸形状である。例えば、第2の絶縁体122は、第1の絶縁体117が半導体基板SBの表面SBaから離れる方向へ膨出した曲面を上面117aとして有することに応じて、半導体基板SBの表面SBaから離れる方向へ膨出した曲面を上面122aとして有する。また、第2の絶縁体122は、第1の絶縁体117より高い屈折率を有した材料であって保護膜121と同じ材料で形成されている。つまり、第2の絶縁体122は第1の絶縁体117よりも誘電率が大きい材料である。第2の絶縁体122は、例えば、シリコン窒化物で形成されている。
ここで、各層内レンズILでは、第1の絶縁体117より大きな屈折率を有する第2の絶縁体122が凸形状の第1の絶縁体117を覆っている。また、第1の絶縁体117と第2の絶縁体122との界面が半導体基板SBの表面SBaから離れる方向へ膨出した曲面になっている。これにより、半導体基板SBの表面SBaの法線に対して大きな入射角で第2の絶縁体122における縁部122bへ入射した光は、界面で光電変換部112へ向かう方向へ屈折されて第1の絶縁体117における縁部117bを通過する。すなわち、第2の絶縁体122における縁部122bの近傍を通過しようとする光は、光電変換部112の方に曲げられ、吸い込まれるような振る舞いをする。これにより、第2の絶縁体122及び第1の絶縁体117は、層内レンズILとして機能する。
保護膜121は、画素配列領域PARにおける最上の配線層116と周辺領域PPRにおける最上の配線層120とを覆っている。これにより、保護膜121は、多層配線構造ML及び半導体基板SBを保護している。保護膜121は、例えば、シリコン窒化物で形成されている。
このように、複数の層内レンズILのそれぞれにおける第1の絶縁体117と、多層配線構造MLにおける周辺領域PPRの最上の絶縁膜(層間絶縁膜118)とは、同じ材料で形成されている。また、第1の絶縁体117と層間絶縁膜118とは、いずれも層間絶縁膜115を覆っている。これにより、第1の絶縁体117と層間絶縁膜118とは、同じ工程で形成することに適した構造となっている。さらに、第2の絶縁体122と保護膜121とは、連続した膜となっているとともに、同じ材料で形成されている。これにより、第2の絶縁体122と保護膜121とは、同じ工程で形成することに適した構造となっている。したがって、本実施形態によれば、複数の層内レンズと多層配線構造とを少ない工程で製造することに適した光電変換装置を提供することができる。
本実施形態(図2参照)では、層内レンズILが、画素配列領域PARにおける最上の配線層116とその下の配線層114との間の層間絶縁膜115を覆うように配されている。これにより、層内レンズILと光電変換部112の受光面112aとの距離を低減することが容易である。すなわち、本実施形態によれば、層内レンズと光電変換部との距離を低減できる光電変換装置を提供することができる。この結果、画素配列領域PARの入射光量に対する光電変換部112の受光光量の割合である集光効率の低下を容易に抑制できる。
また、本実施形態(図2参照)では、複数の層内レンズILのそれぞれにおける第1の絶縁体117と、多層配線構造MLにおける周辺領域PPRの最上の絶縁膜(層間絶縁膜118)とを例えばシリコン酸化物で形成することができる。層間絶縁膜118をシリコン酸化物で形成した場合、層間絶縁膜118を誘電率の高いシリコン窒化物で形成した場合に比べて、周辺領域PPRにおける配線層間の寄生容量を低減でき回路動作を高速化できる。
次に、本実施形態に係る光電変換装置の製造方法を、図3及び図2を用いて説明する。
図3(A)の工程では、半導体基板SBを準備する。半導体基板SBは、例えば、シリコンで形成されている。半導体基板SBに第2の導電型(例えば、P型)の不純物を低濃度で注入することにより、ウエル領域111を形成する。半導体基板SBに、ウエル領域111におけるアクティブ領域を規定するための、複数の光電変換部112や複数のトランジスタ(123,124,125)を互いに電気的に分離すべき素子分離部(図示せず)を形成する。所定のレジストパターンをマスクとして第2の導電型と反対導電型である第1の導電型(例えば、N型)の不純物を注入することにより、画素配列領域PARにおける半導体基板SBに複数の光電変換部112を形成する。また、半導体基板SBの上にトランジスタのゲート123を形成する。ゲート123は、例えば、ポリシリコンで形成する。そのゲート123及び所定のレジストパターンをマスクとして第1の導電型の不純物を注入することにより、周辺領域PPRにおける半導体基板SBに半導体領域124,125を形成する。そして、半導体基板SB及びゲート123を覆うようにCVD法(化学蒸着堆積法)により絶縁膜を堆積し、CMP法(化学的機械的研磨法)により平坦化する。この絶縁膜は、例えば、シリコン酸化物で形成する。これにより、画素配列領域PAR及び周辺領域PPRにおける半導体基板SBの上に層間絶縁膜113を形成する。この層間絶縁膜113の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層114を形成する。
図3(B)の工程では、配線層114及び層間絶縁膜113を覆うようにCVD法により絶縁膜を形成し、CMP法により平坦化する。この絶縁膜は、例えば、シリコン酸化物で形成する。これにより、画素配列領域PAR及び周辺領域PPRにおける半導体基板SBの上方に層間絶縁膜115を形成する。この層間絶縁膜115の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層116を形成する。
図3(C)の工程(第1の工程)では、配線層116及び層間絶縁膜115を覆うようにCVD法により絶縁物を堆積し、CMP法により平坦化する。この絶縁物は、例えば、シリコン酸化物である。これにより、画素配列領域PAR及び周辺領域PPRにおける半導体基板SBの上方に絶縁層132を形成する。この絶縁層132は、画素配列領域PARにおける第1の絶縁体117と周辺領域PPRにおける層間絶縁膜118とになるべき絶縁物の層である。そして、周辺領域PPRにおいて、絶縁層132にビアホールを形成して導電体を埋め込むことにより、ビアプラグ119を形成する。導電体は、例えば、タングステンを主成分とする金属又は金属間化合物で形成されている。絶縁層132の上に金属層を形成する。金属層は、例えば、アルミニウムを主成分とする金属または金属間化合物で形成する。その金属層をパターニングすることにより、配線層120を形成する。
図3(D)の工程(第2の工程)では、画素配列領域PARにおける絶縁層132をリソグラフィ技術、及びドライエッチング技術などを用いてパターニングすることにより、上側に凸型である第1の絶縁体117と層間絶縁膜118とを形成する。具体的には、画素配列領域PARにおける半導体基板SBの表面SBaに垂直な方向から透視した場合に光電変換部112を覆う島状パターンと、周辺領域PPRの全体を覆うパターンとを有するフォトレジストパターンを形成する。そのフォトレジストパターンを熱処理(リフロー)することにより、フォトレジストパターンにおける島状パターンを略半球状の凸型パターンにする。このフォトレジストパターンをマスクとしてエッチングを行うことにより、画素配列領域PARにおける半導体基板SBの表面SBaから離れる方向へ凸形状である第1の絶縁体117と、多層配線構造MLにおける周辺領域PPRの最上の層間絶縁膜118とを形成する。すなわち、フォトレジストパターンにおける略半球状の凸型パターンに応じて、半導体基板SBの表面SBaから離れる方向へ膨出した曲面を上面117aとして有する第1の絶縁体117を形成する。それとともに、フォトレジストパターンにおける周辺領域PPRの全体を覆うパターンに応じて、周辺領域PPRにおける配線層116及び層間絶縁膜115を覆っている層間絶縁膜118を形成する。層間絶縁膜118は、画素配列領域PARにおける配線層116及び層間絶縁膜115を覆っていない。
なお、画素配列領域PARと周辺領域PPRとの全面を覆うフォトレジストパターンを形成した後に上記のフォトレジストパターンを重ねて形成し、これらのフォトレジストパターンをマスクとしてエッチングを行ってもよい。この場合、第1の絶縁体117と層間絶縁膜118とを、連続した膜として形成することができる。また、層間絶縁膜118の一部が、画素配列領域PARに設けられていてもよい。しかし、画素配列領域PARから層間絶縁膜118を除去することで、層間絶縁膜118の段差が画素配列領域PARからなくなるため、画素配列領域PARの平坦性を保つことが容易となる。
図2の工程(第3の工程)では、第1の絶縁体117、配線層116、層間絶縁膜118、及び配線層120を覆うように、絶縁膜を形成する。この絶縁膜は、例えば、シリコン窒化物で形成する。すなわち、第1の絶縁体117を覆うように配された第2の絶縁体122と、画素配列領域PARにおける配線層116と周辺領域PPRにおける配線層120とを覆う保護膜121とを、第1の絶縁体117より高い屈折率を有した材料で形成する。以上の工程によって、図2の構造が形成される。その後、下部平坦化膜、カラーフィルタ層、上部平坦化膜、及び複数のマイクロレンズなどがさらに形成されるが詳細は省略する。
このように、層内レンズILにおける第1の絶縁体117と多層配線構造MLにおける周辺領域PPRの層間絶縁膜118とが同じ工程で形成される。また、層内レンズILにおける第2の絶縁体122と保護膜121とが同じ工程で形成される。これにより、複数の層内レンズと多層配線構造とを少ない工程で製造することができる。ここで、例えば、図3(D)の工程において、絶縁層132を凸形状にせず、画素配列領域PARの絶縁層132を除去し、絶縁膜で凸形状を形成する方法も考えられる。しかし、本実施形態の製造方法に比べて、絶縁膜を凸形状にする工程が増加してしまう。従って、本実施形態によれば、少ない工程で、かつ配線間の寄生容量を増加させることなく、かつ層間絶縁膜の総膜厚を厚膜化することがないため入射光量の低下を低減可能な光電変換装置及びその製造方法を提供することが可能となる。
なお、光電変換装置における複数の層内レンズILのそれぞれは、第1の絶縁体117と第2の絶縁体122との界面における光の反射を抑制する反射抑制膜(図示せず)を第1の絶縁体117と第2の絶縁体122との間にさらに含んでもよい。反射抑制膜は、第1の絶縁体117の屈折率と第2の絶縁体122の屈折率との間の屈折率を有する材料で形成する。反射抑制膜は、例えば、第1の絶縁体117がシリコン酸化物で形成され第2の絶縁体122がシリコン窒化物で形成されている場合、シリコン酸窒化物で形成することができる。さらに、層間絶縁膜113と半導体基板SBとの間に、層間絶縁膜113と半導体基板SBとの界面における入射光の反射を抑制させるために反射抑制膜を設けても良い。この反射抑制膜は、層間絶縁膜113の屈折率と半導体基板SBの屈折率との間の屈折率を有する材料で形成する。反射抑制膜は、例えば、層間絶縁膜113がシリコン酸化物で形成され半導体基板SBがシリコンで形成されている場合、シリコン酸窒化物で形成することができる。
また、図4に示すように、光電変換装置800iの多層配線構造MLiにおいて、配線層114i及び配線層116iがダマシン構造を有していても良い。すなわち、配線層114iは、層間絶縁膜113iに形成された溝に導電体が埋め込まれることにより形成されていても良い。導電体は、例えば、銅を主成分とする金属又は金属間化合物で形成されている。また、導電体は前述の金属又は金属間化合物に加えてバリアメタルを含む積層構造であってもよい。この場合、配線層114iの材料が層間絶縁膜115i中に拡散することを抑制するために、配線層114iを覆う拡散抑制膜134iが形成される。拡散抑制膜134iは、開口領域ORに対応した部分に開口を有する。また、配線層116iは、層間絶縁膜115iに形成された溝に導電体が埋め込まれることにより形成されていても良い。導電体は、例えば、配線層114iと同様の材料でよい。この場合、配線層116iの材料が層間絶縁膜118中に拡散することを抑制するために、配線層116iを覆う拡散抑制膜136iが形成される。拡散抑制膜136iは、開口領域ORに対応した部分に開口を有する。一方、多層配線構造MLiにおいて、周辺領域PPRにおける最上の配線層120は、上記の実施形態と同様の構造、すなわち、エッチングによりパターニングされた配線構造とすべきである。これは、配線層120が外部と電気的に接続するためのボンディングパッドを含んでおり、ダマシン構造の配線材料に比べて、上記の実施形態と同様の構造の配線材料の方がボンディングパッドとの接続(接合)を容易に形成できるからである。
ここで、図4の構成における層内レンズILの製造方法は図2の構成の製造方法と同様の方法でよい。また、第1の絶縁体117、層間絶縁膜118とを形成した後に、ビアプラグを形成し、配線層120を形成してもよい。この場合、拡散抑制膜136iは、ビアプラグの導電体、配線層120の導電体を除去する際のエッチングストップ膜として機能することが出来る。
さらに、図5に示すように、光電変換装置800jの各層内レンズILiにおいて、第1の絶縁体177iは、半導体基板SBの表面SBaに垂直な方向の断面が矩形であってもよい。ここで、「矩形」とは、いわゆる矩形の形状に加えて、矩形の基本的な形状を保ちながらその角に丸みを持たせた形状も含む。この場合、第1の絶縁体177iは、上面117i1及び側面117i2を有していても良い。上面117i1は、半導体基板SBの表面SBaに沿って延びている。側面117i2は、上面117i1の縁から半導体基板SBの表面SBaに近づくように延びている。この場合、第2の絶縁体122iは、第1の絶縁体117iが上面117i1及び側面117i2を有することに応じて、上面122i1及び側面122i2を有する。上面122i1は、半導体基板SBの表面SBaに沿って延びている。側面122i2は、上面117i1の縁から半導体基板SBの表面SBaに近づくように延びている。この場合でも、各層内レンズILでは、第1の絶縁体117iより大きな屈折率を有する第2の絶縁体122iが第1の絶縁体117iを覆っている。これにより、半導体基板SBの表面SBaの法線に対して大きな入射角で第2の絶縁体122iにおける縁部122ibへ入射した光は、界面で光電変換部112へ向かう方向へ屈折されて第1の絶縁体117iにおける縁部117ibを通過する。すなわち、第2の絶縁体122iにおける縁部122ibの近傍を通過しようとする光は、光電変換部112の方に曲げられ、吸い込まれるような振る舞いをする。これにより、第2の絶縁体122i及び第1の絶縁体117iは、層内レンズILiとして機能する。この層内レンズILiにおける第1の絶縁体117i及び第2の絶縁体122iは、図3(D)の工程において熱処理(リフロー)の処理を省略することにより、得ることができる。すなわち、上記の実施形態に比べて、エッチングにおけるフォトレジストマスクを形成する際の熱処理の工程が不要なため、工数を削減することが可能である。
次に、本発明の光電変換装置を適用した撮像システムの一例を図6に示す。撮像システム90は、図6に示すように、主として、光学系、撮像装置86及び信号処理部を備える。光学系は、主として、シャッター91、レンズ92及び絞り93を備える。撮像装置86は、光電変換装置800を含む。信号処理部は、主として、撮像信号処理回路95、A/D変換器96、画像信号処理部97、メモリ部87、外部I/F部89、タイミング発生部98、全体制御・演算部99、記録媒体88及び記録媒体制御I/F部94を備える。なお、信号処理部は、記録媒体88を備えなくても良い。
シャッター91は、光路上においてレンズ92の手前に設けられ、露出を制御する。レンズ92は、入射した光を屈折させて、撮像装置86の光電変換装置800の撮像面に被写体の像を形成する。絞り93は、光路上においてレンズ92と光電変換装置800との間に設けられ、レンズ92を通過後に光電変換装置800へ導かれる光の量を調節する。
撮像装置86の光電変換装置800は、光電変換装置800の撮像面に形成された被写体の像を画像信号に変換する。撮像装置86は、その画像信号を光電変換装置800から読み出して出力する。
撮像信号処理回路95は、撮像装置86に接続されており、撮像装置86から出力された画像信号を処理する。A/D変換器96は、撮像信号処理回路95に接続されており、撮像信号処理回路95から出力された処理後の画像信号(アナログ信号)を画像信号(デジタル信号)へ変換する。
画像信号処理部97は、A/D変換器96に接続されており、A/D変換器96から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部87、外部I/F部89、全体制御・演算部99及び記録媒体制御I/F部94などへ供給される。
メモリ部87は、画像信号処理部97に接続されており、画像信号処理部97から出力された画像データを記憶する。
外部I/F部89は、画像信号処理部97に接続されている。これにより、画像信号処理部97から出力された画像データを、外部I/F部89を介して外部の機器(パソコン等)へ転送する。
タイミング発生部98は、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97に接続されている。これにより、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97へタイミング信号を供給する。そして、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97がタイミング信号に同期して動作する。
全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。
記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を介して記録媒体88へ記録する。
以上の構成により、光電変換装置800において良好な画像信号が得られれば、良好な画像(画像データ)を得ることができる。

Claims (10)

  1. 光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、
    半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、
    前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、
    前記複数の層内レンズのそれぞれは、
    前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有する第1の絶縁体と、
    前記第1の絶縁体の上に配され、前記第1の絶縁体より高い屈折率を有し、前記第1の絶縁体の前記曲面に沿った曲面を含む上面を有する第2の絶縁体と、を含み、
    前記複数の層内レンズのそれぞれにおける前記第1の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されている
    ことを特徴とする光電変換装置。
  2. 前記複数の層内レンズのそれぞれにおける前記第1の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、シリコン酸化物からなる
    ことを特徴とする請求項1に記載の光電変換装置。
  3. 前記第1の絶縁体は、前記光電変換部の上方に設けられている
    ことを特徴とする請求項1又は2に記載の光電変換装置。
  4. 前記第2の絶縁体は、前記第1の絶縁体の前記曲面の全体を覆っている
    ことを特徴とする請求項1から3のいずれか1項に記載の光電変換装置。
  5. 光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置であって、
    半導体基板の上に配され、前記画素配列領域の配線層の数よりも前記周辺領域の配線層の数が多い多層配線構造と、
    前記画素配列領域における前記多層配線構造の上に配された複数の層内レンズと、を備え、
    前記複数の層内レンズのそれぞれは、
    前記半導体基板の表面に垂直な面に沿った断面が矩形の第1の絶縁体と、
    前記第1の絶縁体の上に配され、前記第1の絶縁体より高い屈折率を有し、前記断面が矩形の前記第1の絶縁体の側面および上面にそれぞれ沿った側面および上面を有する第2の絶縁体と、を含み、
    前記複数の層内レンズのそれぞれにおける前記第1の絶縁体と、前記多層配線構造における前記周辺領域の層間絶縁膜とは、同じ材料で形成されている
    ことを特徴とする光電変換装置。
  6. 前記画素配列領域における最上の配線層と前記周辺領域における最上の配線層とを覆う保護膜をさらに備え、
    前記第2の絶縁体と前記保護膜とは、同じ材料で形成されている
    ことを特徴とする請求項1から5のいずれか1項に記載の光電変換装置。
  7. 前記第2の絶縁体と前記保護膜とは、シリコン窒化物からなる
    ことを特徴とする請求項6に記載の光電変換装置。
  8. 前記複数の層内レンズのそれぞれは、前記第1の絶縁体と前記第2の絶縁体との間に反射抑制膜をさらに含む
    ことを特徴とする請求項1から7のいずれか1項に記載の光電変換装置。
  9. 請求項1から8のいずれか1項に記載の光電変換装置と、
    前記光電変換装置の撮像面へ像を形成する光学系と、
    前記光電変換装置から出力された信号を処理して画像データを生成する信号処理部と、を備えたことを特徴とする撮像システム。
  10. 光電変換部をそれぞれ含む複数の画素が配列された画素配列領域と前記画素配列領域の周辺に配された周辺領域とを有する光電変換装置の製造方法であって、
    半導体基板の上方における前記画素配列領域及び前記周辺領域に絶縁層を形成する第1の工程と、
    前記絶縁層をパターニングすることにより、前記画素配列領域における第1の絶縁体と、多層配線構造における前記周辺領域の最上の層間絶縁膜とを形成する第2の工程と、
    前記第1の絶縁体の上に、前記第1の絶縁体より高い屈折率を有した材料で第2の絶縁体を形成する第3の工程と、を含み、
    前記第2の工程で形成される前記第1の絶縁体は、前記半導体基板の表面から離れる方向へ膨出した曲面を含む上面を有し、
    前記第3の工程で形成される前記第2の絶縁体は、前記第1の絶縁体の前記曲面に沿った曲面を含む上面を有し、
    前記第1の絶縁体および前記第2の絶縁体によって層内レンズが構成される
    ことを特徴とする光電変換装置の製造方法。
JP2009199017A 2009-08-28 2009-08-28 光電変換装置、撮像システム、及び光電変換装置の製造方法 Expired - Fee Related JP5563257B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009199017A JP5563257B2 (ja) 2009-08-28 2009-08-28 光電変換装置、撮像システム、及び光電変換装置の製造方法
US12/853,547 US8389923B2 (en) 2009-08-28 2010-08-10 Photoelectric conversion device, image sensing system, and method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009199017A JP5563257B2 (ja) 2009-08-28 2009-08-28 光電変換装置、撮像システム、及び光電変換装置の製造方法

Publications (3)

Publication Number Publication Date
JP2011049503A JP2011049503A (ja) 2011-03-10
JP2011049503A5 JP2011049503A5 (ja) 2012-09-06
JP5563257B2 true JP5563257B2 (ja) 2014-07-30

Family

ID=43623416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009199017A Expired - Fee Related JP5563257B2 (ja) 2009-08-28 2009-08-28 光電変換装置、撮像システム、及び光電変換装置の製造方法

Country Status (2)

Country Link
US (1) US8389923B2 (ja)
JP (1) JP5563257B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3002347A1 (fr) * 2013-02-15 2014-08-22 Schneider Electric Ind Sas Procede de generation d'un fichier de modelisation d'une installation electrique, produit programme d'ordinateur, fichier de modelisation et dispositif electronique d'affichage associes
JP6346740B2 (ja) * 2013-10-08 2018-06-20 オリンパス株式会社 撮像装置
JP6506536B2 (ja) * 2014-11-11 2019-04-24 キヤノン株式会社 半導体装置及びその製造方法、ならびにカメラ
US10714536B2 (en) 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure
KR20210123852A (ko) * 2020-04-06 2021-10-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125814A (ja) * 1994-10-28 1996-05-17 Canon Inc 光電変換装置及び情報処理装置
JP2000150846A (ja) 1998-11-12 2000-05-30 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
US6492226B1 (en) * 2001-06-15 2002-12-10 Silicon Integrated Systems Corp. Method for forming a metal capacitor in a damascene process
JP2004304148A (ja) * 2002-09-27 2004-10-28 Sony Corp 固体撮像素子及びその製造方法
KR100585137B1 (ko) * 2004-03-10 2006-06-01 삼성전자주식회사 높은 집광 효율을 갖는 cmos 이미지 소자 및 그제조방법
JP4646577B2 (ja) * 2004-09-01 2011-03-09 キヤノン株式会社 光電変換装置、その製造方法及び撮像システム
JP2006261597A (ja) * 2005-03-18 2006-09-28 Canon Inc 固体撮像装置、その製造方法及びカメラ
JP2007242697A (ja) * 2006-03-06 2007-09-20 Canon Inc 撮像装置および撮像システム
JP2007287818A (ja) 2006-04-14 2007-11-01 Matsushita Electric Ind Co Ltd 固体撮像素子およびその製造方法
JP2008016722A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 固体撮像装置及びデジタルカメラ
JP5110820B2 (ja) * 2006-08-02 2012-12-26 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
JP4315457B2 (ja) * 2006-08-31 2009-08-19 キヤノン株式会社 光電変換装置及び撮像システム
JP5305622B2 (ja) * 2006-08-31 2013-10-02 キヤノン株式会社 光電変換装置の製造方法
JP5159120B2 (ja) * 2007-02-23 2013-03-06 キヤノン株式会社 光電変換装置およびその製造方法
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
JP2009059824A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像素子およびその製造方法、電子情報機器
US8319301B2 (en) * 2008-02-11 2012-11-27 Omnivision Technologies, Inc. Self-aligned filter for an image sensor
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
JP2010161236A (ja) * 2009-01-08 2010-07-22 Canon Inc 光電変換装置の製造方法
JP5558916B2 (ja) * 2009-06-26 2014-07-23 キヤノン株式会社 光電変換装置の製造方法

Also Published As

Publication number Publication date
US20110049332A1 (en) 2011-03-03
JP2011049503A (ja) 2011-03-10
US8389923B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
US9666628B2 (en) Solid-state imaging device and method for manufacturing the same
KR101422995B1 (ko) 고체 촬상 장치 및 카메라
JP5537523B2 (ja) 固体撮像装置
JP5406537B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
US9171799B2 (en) Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor
JP5717357B2 (ja) 光電変換装置およびカメラ
JP2014011304A (ja) 固体撮像装置
JP2008060356A (ja) 光電変換装置及び撮像システム
JP2009252949A (ja) 固体撮像装置及びその製造方法
JP4972924B2 (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP5441382B2 (ja) 光電変換装置及び光電変換装置の製造方法
JP2011040647A (ja) 固体撮像素子
JP5563257B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP5159120B2 (ja) 光電変換装置およびその製造方法
JP5508355B2 (ja) 固体撮像装置およびその製造方法、並びに電子情報機器
JP6711597B2 (ja) 固体撮像装置の製造方法、固体撮像装置、及びそれを有する撮像システム
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
JP5427541B2 (ja) 固体撮像素子及びその製造方法並びに撮像装置
JP5704848B2 (ja) 固体撮像装置およびカメラ
US20160343767A1 (en) Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same
JP2010073735A (ja) 固体撮像装置及びその製造方法
JP2018082098A (ja) 固体撮像装置、撮像システム、及び固体撮像装置の製造方法
JP5700945B2 (ja) 光電変換装置及びその製造方法
JP2013016702A (ja) 固体撮像装置及びカメラモジュール
JP2010267748A (ja) 撮像装置、撮像システム、及び撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140612

LAPS Cancellation because of no payment of annual fees