CN110416211A - 一种超自对准功率Trench MOSFET制作方法及结构 - Google Patents
一种超自对准功率Trench MOSFET制作方法及结构 Download PDFInfo
- Publication number
- CN110416211A CN110416211A CN201910673593.0A CN201910673593A CN110416211A CN 110416211 A CN110416211 A CN 110416211A CN 201910673593 A CN201910673593 A CN 201910673593A CN 110416211 A CN110416211 A CN 110416211A
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon
- trench
- source
- remaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 87
- 229920005591 polysilicon Polymers 0.000 claims description 84
- 230000003647 oxidation Effects 0.000 claims description 36
- 238000007254 oxidation reaction Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 21
- 230000036961 partial effect Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000011161 development Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229940088597 hormone Drugs 0.000 description 1
- 239000005556 hormone Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开的超自对准功率Trench MOSFET制作方法，其只采用掩模版在N+Source层的正面上光刻或者刻蚀出Trench槽，其中Trench槽穿透所述P‑body层延伸至N‑EPI外延层中，其余步骤不采用掩模版，因此本发明Trench和接触孔由一张掩模版确定，其余步骤不需要掩模版，因此能极大地缩小Trench Pitch的间距。本发明还公开由该超自对准功率Trench MOSFET制作方法制备的超自对准功率Trench MOSFET结构。
Description
技术领域
本发明涉及功率器件技术领域，特别涉及一种超自对准功率Trench MOSFET制作方法及结构。
背景技术
功率半导体技术是电力电子技术的基础与核心，所以功率器件有时也被称为电力电子器件。
从类型上分，功率器件可分为功率IC和功率分离器件两类，功率分离器件又包括功率MOSFET、大功率晶体管和IGBT等器件。而从应用上分，功率器件通常分为四类：输入整流型功率器件；控制性功率器件；逆变用功率器件；输出整流功率器件。广泛的应用类型使得功率器件几乎可以用于所有的电子制造业，包括计算机领域的笔记本、服务器、PC、显示器以及各种外设；消费电子领域的电视机和各种数码产品；网络通信领域的手机、电话以及各种终端和局端设备；工业控制类中的工业PC、各类仪器仪表和各类控制设备等。除了保证这些设备的正常运行以外，功率器件还能起到有效的节能控制。
回顾功率半导体器件的发展，从二十世纪五十年代世界上第一只晶闸管问世以来，功率器件发展大致可分为三个阶段。
第一阶段是双极型时代(五十年代初到七十年代)，各种类型的晶闸管、功率二极管和大功率达林晶体管都有很大的发展，此时器件而定功率比较大，服务对象以工业应用为主，主要是应用在高压低频条件下。
第二阶段是功率MOSFET阶段(八十到九十年代)，功率器件运用的范围逐渐广泛，随着功率电子电路对工作开关频率的要求越来越高，器件需要在较高的频率下工作，传统功率晶体管开关速度较低，已经不能满足发展的要求，于是诞生了功率MOSFET(PowerMetal Oxide Semiconductor Field-Effect Transistor),因其具有开关速度快、频率性能好、输入阻抗高、驱动功率小、温度特性好、无二次击穿问题等一系列优点，在高频应用的范围内代替料功率双极型晶体管(power BJT),将电力电子技术带入了以俄国崭新的阶段。
第三阶段是集成功率IC阶段(二十一世纪前后)，电力电子技术开始逐渐和集成电路融合。功率MOSFET器件的生产工艺、封装技术都与微电子激素、集成电路的发展保持一致；制造工艺使用集成电路的硅平面工艺；加工精度由几微米到亚微米甚至深亚微米；并开始采用先进的集成电路封装技术等，这都使得功率器件性能在实际应用中得到了很大程度上的提高。
在功率器件的发展过程中，功率MOSFET一直扮演着非常重要的地位。从市场份额上看，以2006年为例，功率MOSFET几乎占到整个功率器件市场的26％，而功率MOSFET之所以发展如此迅速，原因如下：
(1)频率高：场效应晶体管作为一种多子器件，相比双极型功率器件，其频率有了很大提高，因此不仅在高频应用有了扩大，在缩小整机体积方面也起到关键的作用。
(2)驱动方便：场效应晶体管相比双极型功率器件，其控制方法由电流控制变为电压控制，可以直接用一些专用的高压集成电路作为驱动进行控制。
(3)通态电阻小：新一代的场效应晶体管的通态电阻不仅比PN结的正向好，甚至比过去认为的有着最低正向电阻之称得肖特基二极管还好。因而MOSFET不仅是一种快速开关器件，而且在一定的条件下还是一种最佳的整流元件。这些优点使MOSFET几乎进入功率转换的每一个领域。
(4)MOSFET新型器件的补充：以MOSFET为基础的新型器件，如IGBT，进一步扩大MOS型器件涌现。
功率MOSFET的发展过程基本上是在保留和发挥MOS器件本身特点的基础上，努力提高功率(即增大器件工作电压和电流)的过程。但是，由于没有类似双极器件少子注入产生的电导调制效应，随着器件击穿电压的增大(大于200V),其导通电阻也随着急剧增大，这极大地限制了功率MOS击穿电压的提高，同时也限制了它在高压***中的使用。
功率MOSFET发展先后经历了LDMOS(横向平面双扩散)，VVMOS(V型槽)，UVMOS(U型槽)及平面VDMOS(纵向平面双扩槽)再到Trench栅(槽栅)等结构演化过程。其中，LDMOS结构简单，制作工艺也较为简单，但其主要缺点就是芯片面积的利用率不高，由于其扩散区和沟道区都在晶圆的表面形成，对晶圆面积造成严重的浪费，于是接下来VVMOS出现了，VVMOS可以将漏极做在晶圆背面，这样扩散区和沟道区都在竖直方向上，芯片集成度显著提高。但VVMOS的V型尖刺很容易造成电场线的集聚而使击穿电压降低，为了克服这种缺陷，UVMOS产生了，人们将栅极做成U型以防止电场的集聚，但由于晶向原因，使UVMOS在腐蚀工艺实现上较为困难，接下来人们干脆将栅极做成平的，也就出现了VDMOS，VDMOS是功率MOS结构上的一次重大变革，对功率MOSFET的发展起了关键性的推动作用。
VDMOSFET是采用自对准双扩散工艺，以多晶硅栅作为掩模，利用两次扩散的横向扩散差形成导电沟道，使器件耐压水平、可靠性和制作工艺方面前进了一大步。
器件漏源通态电阻RDSON是器件单位面积开态时漏源之间的总电阻，它是决定器件最大额定电流和功率损耗的重要参数。由于VDMOS的诸多优点，早期低压的MOSFET大都也是使用平面VDMOS工艺，但是由于平面工艺MOSFET其本身体内JFET寄生电阻的限制，单个元胞的面积并不能减的很小，这样就使增加元胞密度变得很困难，限制了平面工艺MOSFET向进一步减小RDSON的方向发展。这种情况下，为了进一步增加原胞密度，提高单位面积芯片沟道的总宽度，1984年D.Ueda首次把Trench技术用于制造UMOS器件。由于Trench栅(UMOS)把沟道从水平变为平直，彻底消除料平面结构寄生JFET电阻的影响，使元胞尺寸大大缩小，元胞尺寸缩小能够带来器件单位硅片上的沟道宽长比增大从而使电流增大、导通电阻下降等好处。Trench栅结构几乎完全消除了平面型VDMOS的弊端，在制作低压MOSFET领域得到了广泛的应用。各种Trench MOSFET结构也开始应运而生。
传统的功率Trench MOSFET，其Trench和接触孔需要两张掩模版光刻形成，由于两张掩模版之间需要一定的套刻间距，且受光刻本身最小间距的影响，使得Trench Pitch(相邻Trench之间的距离)不能做到最小。
发明内容
本发明目的之一在于针对现有传统的功率Trench MOSFET制作方面做存在的上述技术问题而提供一种超自对准功率Trench MOSFET制作方法，其Trench和接触孔由一张掩模版确定，能极大地缩小Trench Pitch的间距。
本发明目的之二在于提供一种利用上述超自对准功率Trench MOSFET制作方法制作的超自对准功率Trench MOSFET结构。
作为本发明第一方面的超自对准功率Trench MOSFET制作方法，包括如下步骤：
(1)在N+衬底的正面上外延N-EPI外延层；
(2)在N-EPI外延层的正面上制作P-body层，接着在P-body层正面上制作N+Source层；
(3)采用掩模版在N+Source层的正面上光刻或者刻蚀出Trench槽，其中Trench槽穿透所述P-body层延伸至N-EPI外延层中；
(4)对Trench槽的表面和剩余的N+Source层表面正面上进行栅氧化形成一层氧化层(Gate Oxidation)，然后在氧化层(Gate Oxidation)上采用原位多晶硅淀积上一层多晶硅层(Polysilicon)，此多晶硅将填满Trench槽；
(5)刻蚀掉所述剩余的N+Source层表面所对应的氧化层(Gate Oxidation)上的多晶硅层(Polysilicon)以及对应Trench槽位置的部分多晶硅层(Polysilicon)，使Trench槽内的多晶硅层(Polysilicon)表面低于所述剩余的N+Source层表面上对应的氧化层(GateOxidation)表面；
(6)在所述剩余的N+Source层表面所对应的氧化层(Gate Oxidation)表面以及Trench槽内的多晶硅层(Polysilicon)表面上采用氧化方法或者采用低压化学气相淀积(LPCVD)方法形成一层第一介质层；
(7)刻蚀掉所述第一介质层，同时使Trench槽内剩下的第一介质层低于所述N+Source层表面或者与之平齐；即第一介质层嵌入Trench里多晶硅层的表面；
(8)对所述剩余的N+Source层进行硅刻蚀，使所述剩余的N+Source层的高度下降同时使由Trench槽内的部分多晶硅层(Polysilicon)、部分氧化层(Gate Oxidation)和第一介质层构成的多晶硅柱露出硅刻蚀后的剩余的N+Source层表面；
(9)在所述多晶硅柱以及硅刻蚀后的剩余的N+Source层表面采用LPCVD方法淀积一层第二介质层；
(10)刻蚀掉N+Source层表面上的第二介质层，但对于包覆多晶硅柱表面的第二介质层保留，形成spacer；
(11)用spacer作为掩模层，刻蚀N+Source层以及部分P-body层使P-body层露出；然后在露出的P-body层表面上进行P+离子注入形成一层P+离子注入层；
(12)对P+离子注入层以及所保留的N+Source层、P-body层、第二介质层表面进行金属化，覆盖一层金属化层；此金属层作为器件的源极电极。
在本发明的一个优选实施例中，步骤(5)中，刻蚀掉所述剩余的N+Source层表面所对应的氧化层(Gate Oxidation)上的多晶硅层(Polysilicon)以及对应Trench槽位置的部分多晶硅层(Polysilicon)不需要所述掩模版，但是要确保多晶硅层(Polysilicon)完全嵌入到Trench槽内并使得嵌入到Trench槽内的多晶硅层(Polysilicon)的表面低于所述剩余的N+Source层表面上的氧化层(Gate Oxidation)表面。
在本发明的一个优选实施例中，步骤(6)中，淀积第一介质层的材料为SiO2或Si3N4。
在本发明的一个优选实施例中，步骤(7)中，刻蚀掉所述第一介质层，同时使Trench槽内剩下的第一介质层低于所述N+Source层表面或者与之平齐；不需要所述掩模版，但是嵌入到Trench槽内的第一介质层要保留。
在本发明的一个优选实施例中，步骤(8)中，构成所述多晶硅柱的第一介质层作为掩盖材料。
在本发明的一个优选实施例中，步骤(9)中，淀积第二介质层的材料为SiO2或Si3N4。
在本发明的一个优选实施例中，步骤(10)中，刻蚀掉N+Source层表面上的第二介质层，但对于包覆多晶硅柱表面的第二介质层保留，形成spacer，不需要使用所述掩模版；以在所述多晶硅柱的侧面形成Spacer并将硅刻蚀后的剩余的N+Source层表面上的第二介质层都刻蚀干净。
作为本发明第二方面的超自对准功率Trench MOSFET结构，是采用上述超自对准功率Trench MOSFET制作方法制备而成的。
由于采用了如上的技术方案，本发明Trench和接触孔由一张掩模版确定，其余步骤不需要掩模版，因此能极大地缩小Trench Pitch的间距。
附图说明
图1为本发明在N+衬底的正面上外延N-EPI外延层示意图。
图2为本发明在N-EPI外延层的正面上制作P-body层，接着在P-body层正面上制作N+Source层示意图。
图3为本发明采用掩模版在N+Source层的正面上光刻出Trench槽的示意图。
图4为本发明对Trench槽的表面和剩余的N+Source层表面正面上进行栅氧化形成一层氧化层(Gate Oxidation)，然后在氧化层(Gate Oxidation)上采用原位多晶硅淀积上一层多晶硅层(Polysilicon)的示意图。
图5为本发明刻蚀掉所述剩余的N+Source层表面所对应的氧化层(GateOxidation)上的多晶硅层(Polysilicon)以及对应Trench槽位置的部分多晶硅层(Polysilicon)的示意图。
图6为本发明在所述剩余的N+Source层表面所对应的氧化层(Gate Oxidation)表面以及Trench槽内的多晶硅层(Polysilicon)表面上形成一层第一介质层示意图。
图7为本发明刻蚀掉所述第一介质层，同时使Trench槽内剩下的第一介质层低于所述N+Source层表面或者与之平齐；即第一介质层嵌入Trench里多晶硅层的表面的示意图。
图8为本发明对所述剩余的N+Source层进行硅刻蚀示意图。
图9为本发明在所述多晶硅柱以及硅刻蚀后的剩余的N+Source层表面淀积一层第二介质层示意图。
图10为本发明刻蚀掉硅刻蚀后的剩余的N+Source层表面上的第二介质层示意图。
图11为本发明刻蚀掉硅刻蚀后的剩余的N+Source层以及部分P-body层，然后在露出的P-body层表面上进行P+离子注入形成一层P+离子注入层示意图。
图12为本发明形成一层金属化层示意图。
具体实施方式
以下结合附图和具体实施方式来进一步描述本发明。
本发明所公开的超自对准功率Trench MOSFET制作方法，包括如下步骤：
(1)参见图1，在N+衬底10的正面上外延N-EPI外延层20。
(2)参见图2，在N-EPI外延层20的正面上制作P-body层30，接着在P-body层30正面上制作N+Source层40。
(3)参见图3，采用掩模版在N+Source层40的正面上光刻或刻蚀出Trench槽50，其中Trench槽50一定要穿透P-body层30延伸至N-EPI外延层20中。
(4)参见图4，对Trench槽50的表面和剩余的N+Source层41表面正面上进行栅氧化形成一层氧化层60(Gate Oxidation)，然后在氧化层60(Gate Oxidation)上采用原位多晶硅淀积上一层多晶硅层70(Polysilicon)。
(5)参见图5，刻蚀掉剩余的N+Source层41表面所对应的氧化层61(GateOxidation)上的多晶硅层71(Polysilicon)以及对应Trench槽50位置的部分多晶硅层72(Polysilicon)，使Trench槽50内的Polysilicon多晶硅层73表面低于剩余的N+Source层41表面上对应的氧化层61(Gate Oxidation)表面；刻蚀掉剩余的N+Source层41表面所对应的氧化层61(Gate Oxidation)上的多晶硅层71(Polysilicon)以及对应Trench槽50位置的部分多晶硅层72(Polysilicon)不需要掩模版，但是要确保有部分多晶硅层73(Polysilicon)完全嵌入到Trench槽50内并使得嵌入到Trench槽50内的部分多晶硅层73(Polysilicon)的表面低于剩余的N+Source层41表面上的氧化层61(Gate Oxidation)表面。
(6)参见图6，在剩余的N+Source层41表面所对应的氧化层61(Gate Oxidation)表面以及Trench槽50内的多晶硅层73(Polysilicon)表面上采用氧化方法或者采用低压化学气相淀积(LPCVD)方法形成一层第一介质层80；淀积第一介质层80的材料为SiO2或Si3N4。
(7)参见图7，刻蚀掉剩余的N+Source层41表面所对应的氧化层61(GateOxidation)表面上的第一介质层81和对应Trench槽50位置并突出N+Source层41表面的第一介质层82以及对应剩余的N+Source层41表面上的氧化层61(Gate Oxidation)，同时使Trench槽50内的氧化层62(Gate Oxidation)和第一介质层83低于N+Source层41表面平齐或者与之平齐；刻蚀掉剩余的N+Source层41表面所对应的氧化层61(Gate Oxidation)表面上的第一介质层81和对应Trench槽50位置并突出N+Source层41表面的第一介质层82以及对应剩余的N+Source层41表面上的氧化层61(Gate Oxidation)不需要掩模版，但是嵌入到Trench槽50内的第一介质层83要保留。
(8)参见图8，对剩余的N+Source层41进行硅刻蚀，使剩余的N+Source层41的高度下降同时使由Trench槽50内的部分多晶硅层73(Polysilicon)、部分氧化层62(GateOxidation)和第一介质层83构成的多晶硅柱A露出硅刻蚀后的剩余的N+Source层41a表面；构成多晶硅柱A的第一介质层83作为掩盖材料，这样对剩余的N+Source层41进行硅刻蚀时，就能将多晶硅柱A露出硅刻蚀后的剩余的N+Source层41a表面。
(9)参见图9，在多晶硅柱A以及硅刻蚀后的剩余的N+Source层41a表面采用LPCVD方法淀积一层第二介质层90；淀积第二介质层90的材料为SiO2或Si3N4。
(10)参见图10，刻蚀掉硅刻蚀后的剩余的N+Source层41a表面上的第二介质层91，但对于包覆多晶硅柱A表面的第二介质层92保留；刻蚀掉硅刻蚀后的剩余的N+Source层41a表面上的第二介质层91时不需要使用掩模版，以在多晶硅柱A的侧面形成Spacer并将硅刻蚀后的剩余的N+Source层41a表面上的第二介质层91都刻蚀干净。
(11)参见图11，刻蚀掉硅刻蚀后的剩余的N+Source层41a以及部分P-body层31使P-body层33露出，同时保留形成Trench槽50的N+Source层42和P-body层32；然后在露出的P-body层33表面上进行P+离子注入形成一层P+离子注入层100；
(12)对P+离子注入层100以及所保留的N+Source层42、P-body层32、第二介质层92表面进行金属化，形成一层金属化层110。
Claims (8)
1.超自对准功率Trench MOSFET制作方法，其特征在于，包括如下步骤：
(1)在N+衬底的正面上外延N-EPI外延层；
(2)在N-EPI外延层的正面上制作P-body层，接着在P-body层正面上制作N+Source层；
(3)采用掩模版在N+Source层的正面上光刻或者刻蚀出Trench槽，其中Trench槽穿透所述P-body层延伸至N-EPI外延层中；
(4)对Trench槽的表面和剩余的N+Source层表面正面上进行栅氧化形成一层氧化层，然后在氧化层上采用原位多晶硅淀积上一层多晶硅层；此多晶硅将填满Trench槽
(5)刻蚀掉所述剩余的N+Source层表面所对应的氧化层上的多晶硅层以及对应Trench槽位置的部分多晶硅层，使Trench槽内的多晶硅层表面低于所述剩余的N+Source层表面上对应的氧化层表面；
(6)在所述剩余的N+Source层表面所对应的氧化层表面以及Trench槽内的多晶硅层表面上采用氧化方法或者采用低压化学气相淀积(LPCVD)方法形成一层第一介质层；
(7)刻蚀掉所述第一介质层，同时使Trench槽内剩下的第一介质层低于所述N+Source层表面或者与之平齐；即第一介质层嵌入Trench里多晶硅层的表面；
(8)对所述剩余的N+Source层进行硅刻蚀，使所述剩余的N+Source层的高度下降同时使由Trench槽内的部分多晶硅层、部分氧化层和第一介质层构成的多晶硅柱露出硅刻蚀后的剩余的N+Source层表面；
(9)在所述多晶硅柱以及硅刻蚀后的剩余的N+Source层表面采用LPCVD方法淀积一层第二介质层；
(10)刻蚀掉硅刻蚀后的剩余的N+Source层表面上的第二介质层，但对于包覆多晶硅柱表面的第二介质层保留；形成spacer；
(11)用spacer作为掩模层，刻蚀N+Source层以及部分P-body层使P-body层露出；然后在露出的P-body层表面上进行P+离子注入形成一层P+离子注入层；
(12)对P+离子注入层以及所保留的N+Source层、P-body层、第二介质层表面进行金属化，形成一层金属化层。
2.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(5)中，刻蚀掉所述剩余的N+Source层表面所对应的氧化层(Gate Oxidation)上的多晶硅层(Polysilicon)以及对应Trench槽位置的部分多晶硅层(Polysilicon)不需要所述掩模版，但是要确保有部分多晶硅层(Polysilicon)完全嵌入到Trench槽内并使得嵌入到Trench槽内的部分多晶硅层(Polysilicon)的表面低于所述剩余的N+Source层表面上的氧化层(Gate Oxidation)表面。
3.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(6)中，淀积第一介质层的材料为SiO2或Si3N4。
4.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(7)中，刻蚀掉所述剩余的N+Source层表面所对应的氧化层表面上的第一介质层和对应Trench槽位置并突出N+Source层表面的第一介质层以及对应剩余的N+Source层表面上的氧化层不需要所述掩模版，但是嵌入到Trench槽内的第一介质层要保留。
5.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(8)中，构成所述多晶硅柱的第一介质层作为掩盖材料。
6.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(9)中，淀积第二介质层的材料为SiO2或Si3N4。
7.如权利要求1所述的超自对准功率Trench MOSFET制作方法，其特征在于，步骤(10)中，刻蚀掉硅刻蚀后的剩余的N+Source层表面上的第二介质层时不需要使用所述掩模版，以在所述多晶硅柱的侧面形成Spacer并将硅刻蚀后的剩余的N+Source层表面上的第二介质层都刻蚀干净。
8.超自对准功率Trench MOSFET结构，其特征是采用权利要求1至7任一项权利要求所述的超自对准功率Trench MOSFET制作方法制备而成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910673593.0A CN110416211A (zh) | 2019-07-24 | 2019-07-24 | 一种超自对准功率Trench MOSFET制作方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910673593.0A CN110416211A (zh) | 2019-07-24 | 2019-07-24 | 一种超自对准功率Trench MOSFET制作方法及结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110416211A true CN110416211A (zh) | 2019-11-05 |
Family
ID=68363016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910673593.0A Pending CN110416211A (zh) | 2019-07-24 | 2019-07-24 | 一种超自对准功率Trench MOSFET制作方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416211A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113948397A (zh) * | 2021-10-15 | 2022-01-18 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039A (zh) * | 2021-10-15 | 2022-01-21 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN101663760A (zh) * | 2007-04-03 | 2010-03-03 | 威世硅尼克斯公司 | 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法 |
| CN103000529A (zh) * | 2011-09-16 | 2013-03-27 | 株式会社东芝 | 半导体装置以及其制造方法 |
| CN103871892A (zh) * | 2012-12-13 | 2014-06-18 | 茂达电子股份有限公司 | 凹入式晶体管的制作方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN107689328A (zh) * | 2016-08-03 | 2018-02-13 | 世界先进积体电路股份有限公司 | 半导体装置结构的形成方法 |
-
2019
- 2019-07-24 CN CN201910673593.0A patent/CN110416211A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101185169A (zh) * | 2005-04-06 | 2008-05-21 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| CN101663760A (zh) * | 2007-04-03 | 2010-03-03 | 威世硅尼克斯公司 | 自对准的沟槽型金属氧化物半导体场效应晶体管及其制造方法 |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN103000529A (zh) * | 2011-09-16 | 2013-03-27 | 株式会社东芝 | 半导体装置以及其制造方法 |
| CN103871892A (zh) * | 2012-12-13 | 2014-06-18 | 茂达电子股份有限公司 | 凹入式晶体管的制作方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN107689328A (zh) * | 2016-08-03 | 2018-02-13 | 世界先进积体电路股份有限公司 | 半导体装置结构的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113948397A (zh) * | 2021-10-15 | 2022-01-18 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039A (zh) * | 2021-10-15 | 2022-01-21 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
| CN113964039B (zh) * | 2021-10-15 | 2024-01-05 | 上海朕芯微电子科技有限公司 | 一种新型自对准功率Trench MOSFET制作方法及其结构 |
| CN113948397B (zh) * | 2021-10-15 | 2024-01-05 | 上海朕芯微电子科技有限公司 | 一种自对准功率Trench MOSFET制作方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208336235U (zh) | 半导体器件 | |
| CN105122458B (zh) | 半导体装置及其制造方法 | |
| EP1793426A2 (en) | Semiconductor device having a via hole and its manufacturing method | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN102376765A (zh) | 半导体器件及其制作方法 | |
| CN109314139A (zh) | 半导体装置和半导体装置的制造方法 | |
| CN101009323A (zh) | 具有内透明集电极的绝缘栅双极晶体管 | |
| CN103632948B (zh) | 一种半导体器件及其制造方法 | |
| CN106340536A (zh) | 一种功率半导体器件及其制造方法 | |
| CN110416211A (zh) | 一种超自对准功率Trench MOSFET制作方法及结构 | |
| CN108447911A (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| CN109390393A (zh) | 具有厚沟槽底部氧化物的mosfet器件 | |
| JPWO2012137412A1 (ja) | 半導体装置 | |
| CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
| CN102088020B (zh) | 功率mos晶体管内集成肖特基二极管的器件及制造方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| US8652906B2 (en) | Method for manufacturing a semiconductor device and semiconductor device | |
| CN111435678B (zh) | 环栅晶体管的制备方法 | |
| CN111261718A (zh) | Nldmos器件及工艺方法 | |
| CN207398150U (zh) | 功率半导体器件 | |
| CN110429137A (zh) | 具有部分氮化镓/硅半导体材料异质结的vdmos及其制作方法 | |
| CN104332488B (zh) | 半导体器件终端、半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191105 |