JP5561057B2 - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP5561057B2
JP5561057B2 JP2010206713A JP2010206713A JP5561057B2 JP 5561057 B2 JP5561057 B2 JP 5561057B2 JP 2010206713 A JP2010206713 A JP 2010206713A JP 2010206713 A JP2010206713 A JP 2010206713A JP 5561057 B2 JP5561057 B2 JP 5561057B2
Authority
JP
Japan
Prior art keywords
electrode
electrode layer
film
electronic component
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010206713A
Other languages
English (en)
Other versions
JP2012065092A (ja
Inventor
基嗣 津田
央 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010206713A priority Critical patent/JP5561057B2/ja
Publication of JP2012065092A publication Critical patent/JP2012065092A/ja
Application granted granted Critical
Publication of JP5561057B2 publication Critical patent/JP5561057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、例えば弾性波装置のような基板上に電極が形成されている構造を有する電子部品に関し、特に複数の電極層が積層されてなる電極を有する電子部品及びその製造方法に関する。
電子部品では、基板上に様々な電極が形成されている。例えば、弾性表面波装置では、IDT電極のような電子部品として機能させる機能電極のほかに、配線電極、アンダーバンプメタル電極やパッド電極などが形成されている。
下記の特許文献1には、このような電子部品の一例としての弾性表面波素子が開示されている。
図13は、特許文献1に記載の弾性表面波素子の電極構造を説明するための部分切欠正面図である。弾性表面波素子1001では、基板1002上に、配線電極1003が形成されている。配線電極1003は、図示されていない部分で、破線で示すIDT電極1004に電気的に接続されている。また、配線電極1003の一端が、パッド電極1005に接続されている。配線電極1003は、Alからなる。パッド電極1005は、第1〜第3の電極層1005a〜1005cを有する。第1の電極層1005aは、Alからなり、配線電極1003と同一工程において一体に形成されている。第1の電極層1005a上にTiまたはCuからなる第2の電極層1005bが積層されており、第2の電極層1005b上にAuからなる第3の電極層1005cが積層されている。すなわち、上から、Au/Ti/AlまたはAu/Cu/Alの順にこれらの金属膜が積層されて、パッド電極1005が形成されている。
特開2004−356671
特許文献1に記載の弾性表面波素子1001のように、従来、機能電極以外のパッド電極や配線電極等においても、複数の金属膜を積層してなる積層金属膜により電極が形成されていることが多い。これは、金属材料を選択することにより導電性、ボンディング性、はんだ濡れ性などを改善するためである。
他方、弾性表面波素子1001のような電子部品の製造工程では、170℃以上の高温に晒されることがある。例えば、電極層同士の接触抵抗を低めるために、270℃以上でアニールすることがある。あるいは、電子部品に熱硬化性樹脂を用いてパッケージングする場合、熱硬化性樹脂の硬化に際し、200℃以上の温度に電子部品が晒されることがある。
このような高温に晒されると、Au/Ti/AlまたはAu/Cu/Alからなる積層金属膜では、Auからなる電極層と、Alからなる電極層との間でのAu及びAlが拡散しがちであった。そのため、配線電極の抵抗が高くなったり、ばらついたりすることがあった。また、パッド電極上にバンプなどの外部端子を形成する場合に、パッド電極と外部端子との密着性が悪化しがちであった。
本発明の目的は、上述した従来技術の欠点を解消し、複数の電極層間における金属の拡散を抑制することが可能とされている電子部品及びその製造方法を提供することにある。
願の第1の発明にかかる電子部品は、基板と、前記基板上に形成された電極とを備え、該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されておりかつTi以外の金属からなる第4の電極層とを有し、前記第4の電極層を構成している金属が、Pt、Au、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属または該金属を主体とする合金である。
本発明にかかる電子部品の他の特定の局面では、前記Al合金が、Alを主体とし、Cu、Ti、Ni、Si、Mg、Ag、Au、Zn及びCrからなる群から選択された少なくとも1種の金属を含む。
本発明にかかる電子部品のさらに他の特定の局面では、前記Cuからなる第2の電極層の膜厚が10nm〜100nmの範囲にある。
本発明にかかる電子部品のさらに別の特定の局面では、前記Tiからなる第3の電極層の膜厚が10nm〜100nmの範囲にある。
願の第2の発明にかかる電子部品は基板と、前記基板上に形成された電極とを備え、該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されておりかつTi以外の金属からなる第4の電極層とを有し、前記電極が、基板上に形成されたパッド電極、アンダーバンプメタル層または配線電極であり、前記基板上に、パッド電極、アンダーバンプメタル層または配線層を構成している前記電極以外に、電子部品として機能する機能電極が形成されている。この場合には、パッド電極、アンダーバンプメタル層または配線電極においてAlとCuとの拡散を確実に抑制することができる。
本発明にかかる電子部品のさらに他の特定の局面では、前記機能電極がIDT電極であり、IDT電極により弾性波が励振される。
本発明にかかる電子部品及びその製造方法によれば、AlもしくはAl合金からなる第1の電極層/Cuからなる第2の電極層/Tiからなる第3の電極層/Ti以外の金属からなる第4の電極層が上からもしくは下からこの順序で積層されているので、Alと第4の電極層を構成しているTi以外の金属との拡散を、確実に抑制することができる。すなわち、加熱によるエージングや熱硬化性樹脂を硬化させる加熱を施したとしても、Cuからなる第2の電極層とTiからなる第3の電極層とからなる積層構造がAlもしくはAl合金からなる第1の電極層と、Ti以外の金属からなる第4の電極層との間に存在しているため、AlとTi以外の金属との拡散を確実に抑制することができる。
よって、電極層間の接触抵抗が低くかつ安定化でき、電極層間の接合の信頼性に優れた電子部品を提供することができる。
本発明の第1の実施形態の電子部品の電極構造の要部を説明するための正面断面図である。 (a)〜(c)は、本発明の第1の実施形態の電子部品の製造方法を説明するための各正面断面図である。 (a)〜(c)は、本発明の第1の実施形態の電子部品の製造方法を説明するための各正面断面図である。 第1の実施形態における加熱によるエージングに際してのエージング温度と、電極層間の接触抵抗との関係を示す図である。 (a)及び(b)は、本発明の第1の実施形態において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。 (a)及び(b)は、本発明の第1の比較例において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。 (a)及び(b)は、本発明の第2の比較例において、300℃の温度でエージングしたあとの電極拡散状態を説明するための光学顕微鏡写真及び(a)の断面構造を示す模式的断面図である。 (a)〜(c)は、本発明の第2の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。 (a)〜(d)は、本発明の第2の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。 (a)〜(c)は、本発明の第3の実施形態にかかる電子部品の製造方法を説明するための各正面断面図である。 (a)及び(b)は、第3の実施形態の電子部品の製造方法を説明するための各正面断面図である。 (a)及び(b)は、第3の実施形態の電子部品の製造方法を説明するための各正面断面図である。 従来の電子部品の電極構造を示す模式的断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
(第1の実施形態)
本発明の第1の実施形態にかかる電子部品としての弾性表面波素子の製造方法を説明する。
図2(a)に示すように、圧電基板2上に膜厚10nmのTi膜11と膜厚150nmのAlCu膜を順次成膜し、パターニングする。それによって、Ti膜11上に、AlCu膜12が積層されている積層金属膜からなるIDT電極3を形成する。同時にAlCu膜からなる第1の電極層12Aが、配線電極形成部分AにおいてTi膜11上に積層される。
なお、第1の電極層12AにおけるAlCu合金中のCu濃度は1重量%である。
上記Ti膜11及びAlCu合金膜は、本実施形態では、蒸着−リフトオフ法により成膜し、パターニングするが、スパッタリング−ドライエッチング法などの他のフォトリソグラフィ法を用いてもよい。
IDT電極3と、上記配線電極を形成するTi膜11及び第1の電極層12Aとは、本実施形態のように、同一工程で成膜することが望ましい。それによって、製造工程を簡略化することができる。もっとも、IDT電極3と、上記配線電極を形成するためのTi膜11及び第1の電極層12Aとを別工程で形成してもよい。
次に、第1の電極層12A上に、絶縁膜13を形成する。絶縁膜13は、交差している上下の電極間の短絡を防止するために設けられている。
絶縁膜13は、本実施形態ではポリイミドからなるが、他の有機材料または無機材料により形成してもよい。本実施形態では、ポリイミドからなる絶縁膜13の膜厚は2μmである。
また、絶縁膜13の形成に際しては、ポリイミドを塗布し硬化させる。もっとも、絶縁膜13の形成方法は塗布方法以外であってもよい。
次に、図2(c)に示すように、蒸着−リフトオフ法により、膜厚10nmのCu膜、膜厚250nmのTi膜及び膜厚550nmのAu膜を順次成膜し、パターニングする。このようにして、配線電極形成部分Aにおいて、Cu膜からなる第2の電極層14A、Ti膜からなる第3の電極層15A及びAu膜からなる第4の電極層16Aを積層する。また、絶縁膜13上においても、Cu膜からなる電極層14B、Tiからなる電極層15B及びAu膜からなる電極層16Bを積層する。同時に、パッド電極を形成する領域Bにも、Cu膜からなる電極層14C、Tiからなる電極層15C及びAu膜からなる電極層16Cを積層する。
このようにして、図1に示した本発明の第1の実施形態として、第1〜第4の電極層12A,14A,15A,16Aが積層されている構造を有する配線電極4が形成される。
他方、絶縁膜13が形成されている部分においては、第1の電極層12Aと、絶縁膜13上に形成されている上記第2〜第4の電極層14B〜16Bからなる電極との短絡が防止されている。また、電極層14C〜16Cからなる積層金属膜により、パッド電極が形成される。
なお、Cu膜、Ti膜及びAu膜の成膜及びパターニングは、蒸着−リフトオフ法に限らず、スパッタリング−ドライエッチング法などの他のフォトリソグラフィ法を用いてもよい。
次に、図3(a)に示すように、誘電体薄膜17を形成する。誘電体薄膜17は、IDT電極3を保護するために設けられている。すなわち、誘電体薄膜17は保護膜である。本実施形態では、誘電体薄膜17として膜厚20nmのSiO膜をスパッタリング−ドライエッチング法により形成する。もっとも、誘電体薄膜17を構成する材料はSiOに限定されるものではない。また、スパッタリング−ドライエッチング法以外の方法により誘電体薄膜17を形成してもよい。
次に、配線電極において、第1〜第4の電極層12A,14A〜16A間の接触抵抗を低減するために、エージングを行う。Ti膜とAlCu合金膜との接触部分の接触抵抗を低減するためには、270℃以上の加熱温度でエージングを行う必要がある。エージングによって第1〜第4の電極層12A,14A〜16A間の接触抵抗を安定化させることができる。このエージングにより、図3(b)に矢印で示すように、第1〜第4の電極層12A、14A〜16Aが積層されている部分において、AlとAuとの拡散が進行しようとするが,後述するように拡散は抑制される。
次に、図3(c)に示すように、パッド電極19上に、Auからなるバンプ18を形成する。
上記のようにして、基板2上に弾性表面波素子1の各種電極を形成することができる。
図4は、上記エージング温度と接触抵抗との関係を示す図である。上記エージング温度すなわち加熱温度が270℃以上であれば、接触抵抗が低くなることがわかる。好ましくは、エージング温度を300℃以上とすることにより、接触抵抗を十分に低くすることができ、また、温度のばらつきによる接触抵抗のばらつきも小さくし得ることがわかる。
本実施形態の弾性表面波素子1の特徴は、配線電極4の構造にある。すなわち、図1に拡大して示すように、配線電極4においてはTi膜11上に、AlCu合金からなる第1の電極層12A、Cuからなる第2の電極層14A、Tiからなる第3の電極層15A及びAuからなる第4の電極層16Aが下から順にこの順序で積層されている。従って、接触抵抗を低めるために、270℃以上の温度でエージングを施したとしても、AlとAuとの拡散を防止することができ、AuAl合金が存在しない良質な配線電極を形成することができる。これを、図5〜図7を参照して説明する。
図5(a)は、上記実施形態により得られた弾性表面波素子の上記配線電極4部分を示す光学顕微鏡写真である。図5(b)は、この配線電極4の積層構造を模式的に示し、図1と同様の構造を示す。
上記実施形態と対比するために、図6(b)に示す積層構造を有する第2の比較例と、図7(b)に示す積層構造を有する第3の比較例とを用意した。
図6(b)に示す第2の比較例では、AlCu合金からなる第1の電極層と、Tiからなる第3の電極層との間に、Cu膜から第2の電極層を形成していないことを除いては、上記実施形態と同様とした。
また、図7(b)に示す第3の実施形態では、Auに代えて、Pt膜からなる第4の電極層39を積層したこと、第1の電極層12Aを形成していないことを除いては、第1の実施形態と同様とした。
上記第1及び第2の比較例の配線電極の光学顕微鏡写真を図6(a)及び図7(a)にそれぞれ示す。図5(a)、図6(a)及び図7(a)は、配線電極4を300℃の温度でエージングしたあとに配線電極4の上方から見た光学顕微鏡写真(100倍)である。
図6(a)から明らかなように、配線電極において、AuとAlとの拡散に起因するAuAl合金が点在していることがわかる。これに対して、図5(a)に示した上記実施形態では、このようなAuAl合金が存在せず、従って均質な構造の配線電極を形成し得ることがわかる。
また、図7(a)に示すように、第4の電極層がPtからなる場合にも、AlとPtとの拡散により、多くのPtAl合金が生じていることがわかる。
上記のように、第4の電極層がPtである第2の比較例においても、PtとAlとの拡散によるPtAl合金が配線電極にかなりの割合で生じていることがわかる。
これに対して、上記実施形態では、図5(a)に示したように、上記のような金属の拡散による合金は存在しない。
これは、Alと、AuまたはPtとの拡散が、第1,第4の電極層12A,16A間に、Cu膜からなる第2の電極層14A及びTiからなる第3の電極層15Aを介在させたことにより抑制されたためだと考えられる。
なお、上記実施形態では、第4の電極層16Aは、Auにより形成されていたが、Auに限定されない。第4の電極層16Aは、Au、Pt、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属もしくは該金属を主体とする合金であれば、上記実施形態と同様の効果を得ることができる。
また、第1の電極層12Aは、AlCu合金により形成したが、Alからなるものであってもよい。AlCu合金の場合でAlが主体であれば、すなわち50重量%以上Alを含むのであれば、特に限定されるものではない。さらにパッド電極を形成する領域にBにTi膜11と第1の電極層12Aが形成され、パッド電極が配線電極4と同様の積層構造を有してもよい。
(第2の実施形態)
図8(a)〜(c)及び図9(a)〜(d)を参照して、本発明の第2の実施形態の弾性表面波素子の製造方法を説明する。
本実施形態では、第1の実施形態の場合と同様に、図8(a)に示すように、圧電基板20上に、IDT電極3を形成するために、膜厚10nmのTi膜21及びCu濃度が1重量%である膜厚150nmのAlCu合金膜22を蒸着−リフトオフ法により成膜し、パターニングする。第2の実施形態においても、配線電極形成部分Aにおいても、AlCu合金膜からなる第1の電極層22Aが形成される。
次に、第1の実施形態と同様にして、膜厚2μmのポリイミドからなる絶縁膜23を形成する。図8(b)に示すように、絶縁膜23は、第1の電極層22Aの一部上に形成されている。
次に図8(c)に示すように、膜厚10nmのCu膜、膜厚250nmのTi膜及び膜厚150nmのPt膜をこの順序で蒸着−リフトオフ法により成膜し、パターニングする。それによって、図2(c)に示した構造と同様に配線電極4が形成される部分において第1の電極層22A上に、Cuからなる第2の電極層24A、Tiからなる第3の電極層25A及びPtからなる第4の電極層26Aが形成される。すなわち、第4の電極層26Aが、Auでなく、Ptからなり、膜厚100nmとされていることを除いては、第1の実施形態の配線電極4と同様にして、第2〜第4の電極層24A〜26Aを形成する。
本実施形態においても、絶縁膜23上にCuからなる電極層24B、Tiからなる電極層25B及びPtからなる電極層26Bが積層される。また、パッド電極が形成される部分Bにおいても、Cuからなる電極層24C、Tiからなる電極層25C及びPtからなる電極層26Cが積層されている。
しかる後、パッド電極が形成される部分Bの電極層26Cの上面の中央を露出させ、他の領域を覆うようにSiOからなる膜厚20nmの誘電体膜27をスパッタリング−ドライエッチング法により形成する。
しかる後、300℃の温度で、2時間維持することによりエージングを行う。このエージングにより、図9(b)に矢印で示すように、第1〜第4の電極層22A、24A、25A及び26Aが積層されている部分において、PtとAlとの拡散が進行しようとするが、該拡散が、Cuからなる第2の電極層24A及びTiからなる第3の電極層25Aの存在により確実に抑制される。
次に、図9(c)に示すように、パッド電極Bが形成される部分において、電極層26C上に、アンダーバンプメタル層28を形成する。アンダーバンプメタル層として、本実施形態では、膜厚100nmのNi膜を蒸着−リフトオフ法により形成する。もっとも、他の金属を用いてもよく、また蒸着−リフトオフ法以外のスパッタリング−ドライエッチング法などの他のフォトグラフィ法を用いてもよい。
しかる後、図9(d)に示すように、半田からなるバンプ29を、アンダーバンプメタル層28上に形成する。本実施形態では、Sn−Ag−Cu系半田を用いてバンプ29を形成したが、バンプを構成する金属はこれに限定されるものではない。
本実施形態においても、PtとAlとの拡散が、上記Cuからなる第2の電極層24AとTiからなる第3の電極層25Aの存在により確実に抑制される。
(第3の実施形態)
第3の実施形態は、熱硬化性樹脂を用いたパッケージ構成部分を有する弾性表面波素子に関する。
図10(a)に示すように、圧電基板30を用意する。圧電基板30上に、膜厚10nmのTi膜33と、膜厚150nmのAl膜とを蒸着−リフトオフ法により順次成膜し、パターニングすることにより、図10(a)に示す電極構造を得る。ここでは、IDT電極31Aが、Ti膜33及びAl膜34からなる。また、IDT電極31Aの両側に配線電極が形成されるが、この配線電極の形成位置において、それぞれTiからなる電極層33A,33Aと、電極層33A,33A上に積層されたAlからなる第1の電極層34A,34Aとが形成される。
しかる後、図10(b)に示すように、第1の電極層34A,34A上に、さらにCuからなる膜厚10nmの第2の電極層35A,35A、Tiからなる 膜厚250nmの第3の電極層36A,36A及びAuからなる膜厚500nmである第4の電極層37A,37Aを、同様に蒸着−リフトオフ法により積層する。次に、配線電極31B,31Bにおける電極層間の接触抵抗を低めるために、300℃の温度で2時間維持し、エージングを行う。このエージングを行った場合においても、第1,第2の実施形態と同様に、AlとAuとの拡散が確実に抑制される。従って、接触抵抗を十分に低くすることができる。また、拡散によるAuAl合金も生じ難い。
次に、図10(c)に示すように、パッケージ材を形成する外装樹脂として、エポキシ樹脂をIDT電極31Aが形成されている領域を囲むようにして塗布し、硬化させる。このようにして、図10(c)に示す熱硬化性樹脂層38を形成する。使用したエポキシ樹脂の硬化温度は280℃である。この硬化温度に2時間維持することにより、エポキシ樹脂を硬化させる。この場合においても、上記第1〜第4の電極層34A〜37A間におけるAlとAuとの拡散は確実に抑制される。
次に、図11(a)に示すように、熱硬化性樹脂層38の開口を閉成するように、ポリイミドからなるカバー部材40を接着し、300℃の温度に加熱することによりエージングを施す。この加熱工程においても、第1〜第4の電極層34A〜37Aが高温に晒されるが、上記拡散は生じ難い。
次に、図11(b)に示すように、カバー部材40及び熱硬化性樹脂層38を貫き、配線電極31B,31Bの上面を露出させるように、穴41,41を形成する。
次に、図12(a)に示すように、穴41,41内に、NiまたはAuからなるアンダーバンプメタル層42,42を形成する。最後に、図12(b)に示すように、アンダーバンプメタル層42,42上に、Sn−Ag−Cu系半田からなるバンプ43,43を形成する。
このように、配線電極31B,31Bだけでなく、アンダーバンプメタル層42,42を含むアンダーバンプメタル電極を構成している複数の電極層においても、本発明の電極構造を用いることにより、AlとAuとの拡散を確実に抑制することができる。
また、電極層間の接触抵抗を低めるための加熱によるエージングの際だけでなく、熱硬化性樹脂を硬化させるための加熱処理や、上記カバー部材を接着し硬化させるための加熱工程の際にも、上記第1〜第4の電極層間におけるAlとAuとの拡散を確実に防止することができる。
第3の実施形態においても、第4の電極層を構成する金属としては、Auに代えて、第1の実施形態と同様に、Ptなどの他の金属を用いてもよい。
また、第1〜第3の実施形態では、第1の電極層の第2の電極層とは反対側の面に、Ti膜が形成されていたが、Ti膜が形成されておらずともよく、また他の金属膜が積層されていてもよい。すなわち、第1の電極層〜第4の電極層を積層した構造を有する限り、第1の電極層の外側面及び第4の電極層の外側面に、他の金属膜からなる金属膜が積層されていてもよい。
さらに、第1〜第3の実施形態では、第1の電極層が下方に、第4の電極層が上方に位置していたが、逆にAlもしくはAl合金からなる第1の電極層が上方に、第4の電極層が下方に位置していてもよい。その場合には、第1の電極層に接する第2の電極層が、Cu膜であればよい。
また、第1〜第3の実施形態では、弾性表面波素子の製造方法につき説明したが、本発明は、上記のように、第1〜第4の電極層の積層構造に特徴を有するものであるため、電子部品は特に限定されるものではない。従って、基板は、圧電基板である必要はなく、絶縁性基板や半導体基板であってもよい。
また、基板上に形成される電極の平面形状についても、電極の種類に応じて適宜変形することができる。もっとも、IDT電極のような機能させる電極以外の配線電極、アンダーバンプメタル電極またはパッド電極が上記特定の電極構造を有しておればよい。
1…弾性表面波素子
2…圧電基板
3…IDT電極
4…配線電極
5,9…パッド電極
11…Ti膜
12…AlCu膜
12A…第1の電極層
13…絶縁膜
14A〜16A…第2〜第4の電極層
14B〜16B,14C〜16C…電極層
17…誘電体薄膜
18…バンプ
20…基板
21…Ti膜
22…AlCu合金膜
22A…第1の電極層
23…絶縁膜
24A〜26A…第2〜第4の電極層
24B〜26B,24C〜26C…電極層
27…誘電体膜
28…アンダーバンプメタル層
29…バンプ
30…圧電基板
31A…IDT電極
31B…配線電極
33…Ti膜
33A…電極層
34…Al膜
34A〜37A…第1〜第4の電極層
38…熱硬化性樹脂層
39…第4の電極層
40…カバー部材
41…穴
42…アンダーバンプメタル層
43…バンプ

Claims (6)

  1. 基板と、
    前記基板上に形成された電極とを備え、
    該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されており、かつTi以外の金属からなる第4の電極層とを有し、前記第4の電極層を構成している金属が、Pt、Au、Ag、W、Ta、Pd、Mo、Ni及びCuからなる群から選択された1種の金属または該金属を主体とする合金である、電子部品。
  2. 基板と、
    前記基板上に形成された電極とを備え、
    該電極が、AlもしくはAl合金からなる第1の電極層と、第1の電極層に積層されており、Cuからなる第2の電極層と、第2の電極層の第1の電極層とは反対側の面に積層されており、かつTiからなる第3の電極層と、第3の電極層の第2の電極層とは反対側の面に積層されており、かつTi以外の金属からなる第4の電極層とを有し、
    前記電極が、基板上に形成されたパッド電極、アンダーバンプメタル層または配線電極であり、前記基板上に、パッド電極、アンダーバンプメタル層または配線層を構成している前記電極以外に、電子部品として機能する機能電極が形成されている、電子部品。
  3. 前記Al合金が、Alを主体とし、Cu、Ti、Ni、Si、Mg、Ag、Au、Zn及びCrからなる群から選択された少なくとも1種の金属を含む、請求項1または2に記載の電子部品。
  4. 前記Cuからなる第2の電極層の膜厚が10nm〜100nmの範囲にある、請求項1〜3のいずれか1項に記載の電子部品。
  5. 前記Tiからなる第3の電極層の膜厚が10nm〜100nmの範囲にある、請求項1〜4のいずれか1項に記載の電子部品。
  6. 前記機能電極がIDT電極であり、IDT電極により弾性波が励振される、請求項に記載の電子部品。
JP2010206713A 2010-09-15 2010-09-15 電子部品及びその製造方法 Active JP5561057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206713A JP5561057B2 (ja) 2010-09-15 2010-09-15 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206713A JP5561057B2 (ja) 2010-09-15 2010-09-15 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012065092A JP2012065092A (ja) 2012-03-29
JP5561057B2 true JP5561057B2 (ja) 2014-07-30

Family

ID=46060371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206713A Active JP5561057B2 (ja) 2010-09-15 2010-09-15 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP5561057B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014003731B4 (de) 2013-08-14 2022-07-28 Murata Manufacturing Co., Ltd. Bauelement für elastische Oberflächenwellen und elektronische Komponente
CN113906676A (zh) 2019-05-30 2022-01-07 株式会社村田制作所 布线电极

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004058016B4 (de) * 2004-12-01 2014-10-09 Epcos Ag Mit akustischen Oberflächenwellen arbeitendes Bauelement mit hoher Bandbreite
EP2728750A1 (en) * 2007-07-30 2014-05-07 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012065092A (ja) 2012-03-29

Similar Documents

Publication Publication Date Title
TWI515933B (zh) 壓電零件及其製造方法
US6159837A (en) Manufacturing method of semiconductor device
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
JP4327657B2 (ja) 半導体装置
JP4688545B2 (ja) 多層配線基板
TWI720233B (zh) 半導體裝置及其製造方法
JP4916715B2 (ja) 電子部品
TWI335653B (en) Surface structure of package substrate and method of manufacturing the same
JP2006352430A (ja) 圧電デバイスとその製造方法
TWI338344B (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
WO2015041153A1 (ja) 弾性波装置及びその製造方法
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
JP2007005368A (ja) 半導体装置の製造方法
JP5561057B2 (ja) 電子部品及びその製造方法
JP6187226B2 (ja) 電子装置の製造方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2007234660A (ja) 配線基板および配線基板の製造方法
JP6418755B2 (ja) Ubm構造を備えた電極とその製造方法
JP2003338729A (ja) 電子部品とその製造方法
JP2006261552A (ja) 半導体装置及びその製造方法
JP2006074223A (ja) 電子部品およびその製造方法
CN111341743B (zh) 电子部件
JP2004128399A (ja) 電子部品
JP6819894B2 (ja) 電子部品
JP5170227B2 (ja) 多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

A977 Report on retrieval

Effective date: 20140116

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Effective date: 20140526

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5561057