JP2004128399A - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP2004128399A
JP2004128399A JP2002293821A JP2002293821A JP2004128399A JP 2004128399 A JP2004128399 A JP 2004128399A JP 2002293821 A JP2002293821 A JP 2002293821A JP 2002293821 A JP2002293821 A JP 2002293821A JP 2004128399 A JP2004128399 A JP 2004128399A
Authority
JP
Japan
Prior art keywords
layer
electronic component
alloy
stress relaxation
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002293821A
Other languages
English (en)
Inventor
Kenta Ogawa
小川　健太
Hideyuki Nishikawa
西川　秀幸
Tomoichi Oku
奥　倶一
Naotake Saito
齋藤　尚武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON DENKI SHINKU GLASS KK
NEC Electronics Corp
Original Assignee
NIPPON DENKI SHINKU GLASS KK
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON DENKI SHINKU GLASS KK, NEC Electronics Corp filed Critical NIPPON DENKI SHINKU GLASS KK
Priority to JP2002293821A priority Critical patent/JP2004128399A/ja
Publication of JP2004128399A publication Critical patent/JP2004128399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ＰｂフリーでＳｎ系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にする。
【解決手段】開示される電子部品１０は、パッケージ１の両側面から例えばＦｅ−Ｎｉ合金から成る多数のリード２が引き出され、各リード２の表面には、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層３Ａと、この下層３Ａ上に形成された膜厚が略０．４μｍのＣｕから成る応力緩和層３Ｂと、この応力緩和層３Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ａｇ合金から成る上層３Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層３が形成されている。
【選択図】　　　図３

Description

【０００１】
【発明の属する技術分野】
この発明は、電子部品に係り、詳しくは、外部端子の表面にＳｎ（錫）を主成分とする金属薄膜から成る接続用導電層が形成される電子部品に関する。
【０００２】
【従来の技術】
ＩＣ（半導体集積回路）、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Ｓｎを主成分としたＳｎ系合金から成る（以下、単にＳｎ系合金とも称する）低融点の金属薄膜から成る接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【０００３】
ここで、上述のような低融点の金属薄膜の材料としては、従来から、Ｓｎ−Ｐｂ（鉛）合金をめっきにより形成することが広く行なわれている。Ｓｎは接着の役目を果たす一方、Ｐｂは合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Ｓｎ−Ｐｂ合金は、両成分の割合を変えることにより融点を容易に調整することができ、電気的接続性に優れているだけでなくコスト的にも有利なので、電子部品の実装には好んで用いられてきている。
【０００４】
しかしながら、上述のＳｎ−Ｐｂ合金のＰｂ成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、成分にＰｂを含まない、いわゆるＰｂフリーのＳｎ系合金から成る低融点の金属薄膜をめっきにより形成することが一般的な流れになっている。
【０００５】
ところで、上述のＳｎ系合金から成る低融点の金属薄膜をめっきにより形成すると、電子部品を製造した後に、温度サイクル試験のような加速試験を施して特殊な評価を行うと、リードの表面にウィスカー（Ｗｈｉｓｋｅｒ）と称する微細な金属ひげが生じる。すなわち、従来の電子部品のようにリードの表面にＳｎ系合金から成る低融点の金属薄膜をめっきにより形成すると、特殊な評価条件下において、ウィスカーの発生が避けられなくなる。そして、このウィスカーはリード同士を短絡させる原因となり、特にＩＣのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、その傾向が著しくなる。最悪の場合は半導体装置の正常な動作が妨げられるようになり、これらの半導体装置により組み立てられた電子装置の機能を消失させるおそれがある。したがって、電子部品のリードの表面にめっきによりＳｎ系合金から成る低融点の金属薄膜を形成する場合は、いかなる場合でもウィスカーの発生を防止することが課題となっている。
【０００６】
このような観点から、従来において、リードの表面にＳｎ−Ｐｂ合金をめっきすることによりＳｎと共析させたＰｂの作用を利用してウィスカーの発生を防止することが行なわれていたが、完全に防止することは不可能であった。また、上述したように最近のＰｂフリー化の流れを考慮すると、Ｐｂを用いてウィスカーの発生を防止することは採用不可能である。
【０００７】
上述のようにＰｂフリーを前提として、ウィスカーの発生を防止する目的で、Ｓｎ系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置（第１の従来技術）が開示されている（例えば、特許文献１参照。）。同半導体装置は、図２５に示すように、そのリード１０１の表面に、例えばＳｎ−Ｂｉ（ビスマス）合金からなる三層めっきを形成するにあたり、Ｂｉ含有率が小さいＳｎ−Ｂｉ合金から成る下層（Ｂｉ含有率０．７ｗｔ％）１０２と、Ｂｉ含有率が中間のＳｎ−Ｂｉ合金から成る中間層（Ｂｉ含有率０．７ｗｔ％〜２．３ｗｔ％）１０３と、Ｂｉ含有率が大きいＳｎ−Ｂｉ合金から成る上層（Ｂｉ含有率２．３ｗｔ％）１０４とをめっきして、Ｓｎ−Ｂｉ合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されている。
【０００８】
また、Ｐｂフリーを前提として、ウィスカーの発生を防止する目的で、Ｓｎ系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した他の半導体装置（第２の従来技術）が開示されている（例えば、特許文献２。）。同半導体装置は、図２６に示すように、半導体チップ１１１がタブ１１２に固定され、半導体チップ１１１とリード１１３のインナーリード１１３ａとがボンディングワイヤ１１４によって接続され、半導体チップ１１１、タブ１１２、インナーリード１１３ａ、ボンディングワイヤ１１４は、エポキシ樹脂等から成る封止体１１５により封止され、リード１１３のアウターリード１１３ｂが封止体１１５から外部に延在している。そして、アウターリード１１３ｂはハンダ濡れ性を向上させるためにＳｎ膜１１６により被覆され、さらにこのＳｎ膜１１６からのウィスカーの発生を防止するために、Ｓｎ膜１１６は例えばＳｎＣｕ（錫銅）、ＳｎＮｉ（錫ニッケル）、ＳｎＺｎ（錫亜鉛）等のＳｎ合金膜１１７によって被覆されている。
【０００９】
【特許文献１】
特開２０００−１７４１９１号公報（第４頁、図１〜３）
【特許文献２】
特開２０００−２５２４０２号公報（第３頁、図１〜２）
【００１０】
【発明が解決しようとする課題】
ところで、Ｓｎ系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した従来の半導体装置では、実際の使用状態ではウィスカーの発生は少ないものの、特殊な評価条件下ではウィスカーの発生を零にすることができない、という問題がある。
すなわち、第１の従来技術の半導体装置のように、そのリード１０１の表面に、Ｓｎ−Ｂｉ合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されていても、前述したように、半導体装置が特殊な評価条件（例えば、−４０℃で３０分間保持した後、室温で５分間保持し、続いて１２５℃で３０分間保持する内容を所定の回数だけ繰り返すような条件）下に晒された場合には、ウィスカーの発生を零にすることができなくない。したがって、半導体装置の信頼性を損なわせるようになる。
【００１１】
また、第２の従来技術の半導体装置のように、アウターリード１１３ｂの表面をＳｎ膜１１６により被覆し、さらにＳｎ膜１１６をＳｎ合金膜１１７によって被覆した構成においても、第１の従来技術と同様に、半導体装置が特殊な評価条件下に晒された場合には、同様にして、ウィスカーの発生を零にすることができない。
【００１２】
ここで、半導体装置の外部端子としてのリードに、第１及び第２の従来技術のように、Ｓｎ系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在している。また、Ｓｎ系合金めっきでは内部に多くの圧縮応力を有している。こうした格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。したがって、そのような内部圧縮応力を緩和させるようなＳｎ系合金から成る金属薄膜を形成することが必要となる。
【００１３】
この発明は、上述の事情に鑑みてなされたもので、ＰｂフリーでＳｎ系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができるようにした電子部品を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、ＳｎあるいはＳｎと他の金属との低融点合金から成る低融点合金層と、Ｓｎ以外の単一金属から成る応力緩和層とが、交互に少なくとも３層以上積層されるように構成されることを特徴としている。
【００１５】
また、請求項２記載の発明は、請求項１記載の電子部品に係り、上記他の金属は、Ｂｉ、ＡｇあるいはＣｕであることを特徴としている。
【００１６】
また、請求項３記載の発明は、請求項１又は２記載の電子部品に係り、上記単一金属から成る応力緩和層は、Ｃｕ、Ａｕ、Ａｇ、ＰｄあるいはＮｉであることを特徴としている。
【００１７】
また、請求項４記載の発明は、外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、上記外部端子の表面に形成されたＳｎあるいはＳｎと他の金属との低融点合金から成る下層と、該下層上に形成された上記Ｓｎ以外の単一金属から成る応力緩和層と、該応力緩和層上に形成された上記ＳｎあるいはＳｎと他の金属との低融点合金から成る上層とから構成されることを特徴としている。
【００１８】
また、請求項５記載の発明は、請求項４記載の電子部品に係り、上記他の金属は、Ｂｉ、ＡｇあるいはＣｕであることを特徴としている。
【００１９】
また、請求項６記載の発明は、請求項４又は５記載の電子部品に係り、上記下層の上記低融点合金と、上記上層の上記低融点合金との成分が異なることを特徴としている。
【００２０】
また、請求項７記載の発明は、請求項４、５又は６記載の電子部品に係り、上記応力緩和層は、上記Ｓｎと金属間化合物を形成する単一金属から成ることを特徴としている。
【００２１】
また、請求項８記載の発明は、請求項７記載の電子部品に係り、上記単一金属は、Ｃｕ、Ａｕ、Ａｇ、ＰｄあるいはＮｉであることを特徴としている。
【００２２】
また、請求項９記載の発明は、請求項４乃至８のいずれか１に記載の電子部品に係り、上記下層を第一層、上記応力緩和層を第二層及び上記上層を第三層とした場合、上記上層上に、第四層以上の金属薄膜が形成されることを特徴としている。
【００２３】
また、請求項１０記載の発明は、請求項９記載の電子部品に係り、上記金属薄膜が四層以上に形成された上記接続用導電層において、連続する３つの層が、請求項４乃至８のいずれか１に記載の構造を有することを特徴としている。
【００２４】
また、請求項１１記載の発明は、請求項４乃至１０のいずれか１に記載の電子部品に係り、上記下層及び上記上層の膜厚は、１〜１４μｍであることを特徴としている。
【００２５】
また、請求項１２記載の発明は、請求項４乃至１１のいずれか１に記載の電子部品に係り、上記接続用導電層を構成する各層は、めっきにより形成されたものであることを特徴としている。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である電子部品の構成を示す斜視図、図２は図１のＡ−Ａ矢視断面図、図３は同電子部品の一部の断面構造を概略的に示す図、図４は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
この例の電子部品１０は、図１〜図３に示すように、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ（鉄ニッケル）合金から成る多数のリード２が引き出された構成を有し、各リード２の表面には、Ｓｎを主成分とした低融点の金属薄膜（すなわち、Ｓｎ系合金）から成る接続用導電層３が、電気めっき法のような表面処理法により形成されている。
接続用導電層３は、図３に示すように、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層３Ａと、この下層３Ａ上に形成された膜厚が略０．４μｍのＣｕから成る応力緩和層３Ｂと、この応力緩和層３Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層３Ｃとが順次に積層されるようにめっきされた金属薄膜から構成されている。
【００２７】
パッケージ１の内部は、図２に示すように、ＩＣチップ４がタブ５上に固定されて、ＩＣチップ４の表面に形成されているパッド電極６と対応したリード２との間にはボンディングワイヤ７が電気的に接続されている。
【００２８】
ここで、上述したようなＳｎ−Ｂｉ合金から成る下層３Ａ及びＳｎ−Ｂｉ合金から成る上層３Ｃの膜厚を、２〜６μｍの範囲で変更した３種類のサンプル１、２、３を形成した。そして、各サンプル１〜３に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図４に示す。評価は、いずれもＳＥＭ（Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ；走査型電子顕微鏡）画像（×４００）を観察した結果をもとに行なった。ここで、温度サイクル試験は、一例として各電子部品を−（マイナス）４０℃で３０分間保持した後、室温で５分間保持し、続いて１２５℃で３０分間保持する内容を１サイクルとして、所定の回数だけ繰り返す試験を示している。
サンプル１は、膜厚が２μｍの下層３Ａ及び膜厚が６μｍの上層３Ｃを形成した電子部品を、サンプル２は、膜厚が４μｍの下層３Ａ及び膜厚が４μｍの上層３Ｃを形成した電子部品を、サンプル３は、膜厚が６μｍの下層３Ａ及び膜厚が２μｍの上層３Ｃを形成した電子部品をそれぞれ示している。なお、Ｃｕから成る応力緩和層３Ｂは、いずれも共通に略０．４μｍに形成した。
【００２９】
図４から明らかなように、サンプル１〜３のいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎ系合金から成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００３０】
図５及び図６は、各サンプル１〜３のＳＥＭ画像の倍率をそれぞれ（×５０００）及び（×１００００）に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図５及び図６から明らかなように、初期状態において下層３Ａ、応力緩和層３Ｂ及び上層３Ｃに明確に分離されていた三層構造は、温度サイクル試験（６７５サイクル）後には、応力緩和層３ＢであるＣｕが下層３Ａ及び上層３ＣのＳｎと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図５及び図６において、応力緩和層３ＢのＣｕの一部が析出層８として観察される。
【００３１】
このように、この例の電子部品により、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、以下のような理由に基づくためと推測される。
前述したように、Ｓｎ系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合には、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在して、これらの格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。
しかしながら、この例のように膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層３Ａと、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層３Ｃとの間に、膜厚が略０．４μｍのＣｕから成る応力緩和層３Ｂを形成することにより、両層３Ａ、３Ｃ間の中間に位置している応力緩和層３ＢであるＣｕが下層３Ａ及び上層３ＣのＳｎと金属間化合物を形成して、この金属間化合物の形成が下層３Ａ及び上層３ＣのＳｎ−Ｂｉ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層３Ａ及び上層３Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ｃｕが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
【００３２】
ここで、応力緩和層３ＢのＣｕの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層３Ａ及び上層３Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００３３】
このように、この例の電子部品１０によれば、例えば樹脂がモールドされて形成されたパッケージ１の両側面から例えばＦｅ−Ｎｉ合金から成る多数のリード２が引き出され、各リード２の表面には、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層３Ａと、この下層３Ａ上に形成された膜厚が略０．４μｍのＣｕから成る応力緩和層３Ｂと、この応力緩和層３Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層３Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層３が形成されているので、下層３Ａ及び上層３ＣのＳｎ−Ｂｉ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、ＣｕとＳｎとにより形成された金属間化合物により緩和される。
したがって、ＰｂフリーでＳｎ系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【００３４】
◇第２実施例
図７は、この発明の第２実施例である電子部品の一部の断面構造を概略的に示す図、図８は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第２実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、応力緩和層をＡｕ（金）により構成するようにした点である。
この例の電子部品は、図７に示すように、各リード２の表面には、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層１１Ａと、この下層１１Ａ上に形成された膜厚が略０．８μｍのＡｕから成る応力緩和層１１Ｂと、この応力緩和層１１Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層１１Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層１１が形成されている。なお、リード２の材料は、第１実施例と同様にＦｅ−Ｎｉ合金から成るものとし、後述する第３実施例以下においても同様とする。
【００３５】
ここで、上述したようなＳｎ−Ｂｉ合金から成る上層１１Ａ及びＳｎ−Ｂｉ合金から成る下層１１Ｃの膜厚を、２〜６μｍの範囲で変更した３種類のサンプル４、５、６を形成した。そして、各サンプル４〜６に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図８に示す。評価は、第１実施例と同様に、いずれもＳＥＭ画像（×４００）を観察した結果をもとに行なった。また、温度サイクル試験は、第１実施例と同様な条件で行なった。
サンプル４は、膜厚が２μｍの下層１１Ａ及び膜厚が６μｍの上層１１Ｃを形成した電子部品を、サンプル５は、膜厚が４μｍの下層１１Ａ及び膜厚が４μｍの上層１１Ｃを形成した電子部品を、サンプル６は、膜厚が６μｍの下層１１Ａ及び膜厚が２μｍの上層１１Ｃを形成した電子部品をそれぞれ示している。なお、Ａｕから成る応力緩和層１１Ｂは、いずれも共通に略０．８μｍに形成した。
【００３６】
図８から明らかなように、サンプル４〜６のいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎ系合金から成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００３７】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第１実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層１１Ａと、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層１１Ｃとの間に、膜厚が略０．８μｍのＡｕから成る応力緩和層１１Ｂを形成することにより、両層１１Ａ、１１Ｃ間の中間に位置している応力緩和層１１ＢであるＡｕが下層１１Ａ及び上層１１ＣのＳｎと金属間化合物を形成して、この金属間化合物が下層１１Ａ及び上層１１ＣのＳｎ−Ｂｉ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層１１Ａ及び上層１１Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ａｕが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層１１ＢのＡｕの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層１１Ａ及び上層１１Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００３８】
図９及び図１０は、各サンプル４〜６のＳＥＭ画像の倍率をそれぞれ（×５０００）及び（×１００００）に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図９及び図１０から明らかなように、初期状態において下層１１Ａ、応力緩和層１１Ｂ及び上層１１Ｃに明確に分離されていた三層構造は、温度サイクル試験（６７５サイクル）後には、応力緩和層１１ＢであるＡｕが下層１１Ａ及び上層１１ＣのＳｎと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図９及び図１０において、応力緩和層１１ＢのＡｕの一部が析出層１２として観察される。
【００３９】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４０】
◇第３実施例
図１１は、この発明の第３実施例である電子部品の一部の断面構造を概略的に示す図、図１２は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第３実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、応力緩和層をＡｇ（銀）により構成するようにした点である。
この例の電子部品は、図１１に示すように、各リード２の表面には、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層１３Ａと、この下層１３Ａ上に形成された膜厚が略０．８μｍのＡｇから成る応力緩和層１３Ｂと、この応力緩和層１３Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層１３Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層１３が形成されている。
【００４１】
ここで、上述したようなＳｎ−Ｂｉ合金から成る上層１３Ａ及びＳｎ−Ｂｉ合金から成る下層１３Ｃの膜厚を、２〜６μｍの範囲で変更した３種類のサンプル７、８、９を形成した。そして、各サンプル７〜９に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図１２に示す。評価は、第１実施例と同様に、いずれもＳＥＭ画像（×４００）を観察した結果をもとに行なった。また、温度サイクル試験は、第１実施例と同様な条件で行なった。
サンプル７は、膜厚が２μｍの下層１３Ａ及び膜厚が６μｍの上層１３Ｃを形成した電子部品を、サンプル８は、膜厚が４μｍの下層１３Ａ及び膜厚が４μｍの上層１３Ｃを形成した電子部品を、サンプル９は、膜厚が６μｍの下層１３Ａ及び膜厚が２μｍの上層１３Ｃを形成した電子部品をそれぞれ示している。なお、Ａｇから成る応力緩和層１３Ｂは、いずれも共通に略０．８μｍに形成した。
【００４２】
図１２から明らかなように、サンプル７〜９のいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎ系合金から成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００４３】
図１３及び図１４は、各サンプル７〜９のＳＥＭ画像の倍率をそれぞれ（×５０００）及び（×１００００）に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図１３及び図１４から明らかなように、初期状態において下層１３Ａ、応力緩和層１３Ｂ及び上層１３Ｃに明確に分離されていた三層構造は、温度サイクル試験（６７５サイクル）後には、応力緩和層１３ＢであるＡｇが下層１３Ａ及び上層１３ＣのＳｎと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図１３及び図１４において、応力緩和層１３ＢのＡｇの一部が析出層１４として観察される。
【００４４】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第１実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る下層１３Ａと、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層１３Ｃとの間に、膜厚が略０．８μｍのＡｇから成る応力緩和層１３Ｂを形成することにより、両層１３Ａ、１３Ｃ間の中間に位置している応力緩和層１３ＢであるＡｇが下層１３Ａ及び上層１３ＣのＳｎと金属間化合物を形成して、この金属間化合物が下層１３Ａ及び上層１３ＣのＳｎ−Ｂｉ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層１３Ａ及び上層１３Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ａｇが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層１３ＢのＡｇの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層１３Ａ及び上層１３Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００４５】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００４６】
◇第４実施例
図１５は、この発明の第４実施例である電子部品の一部の断面構造を概略的に示す図、図１６は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第４実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、上層及び下層をＳｎ−Ａｇ合金で構成するとともに、応力緩和層をＡｇにより構成するようにした点である。
この例の電子部品は、図１５に示すように、各リード２の表面には、膜厚が２〜６μｍのＳｎ−Ａｇ合金から成る下層１５Ａと、この下層１５Ａ上に形成された膜厚が略０．８μｍのＡｇから成る応力緩和層１５Ｂと、この応力緩和層１５Ｂ上に形成された膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層１５Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層１５が形成されている。
【００４７】
ここで、上述したようなＳｎ−Ａｇ合金から成る上層１５Ａ及びＳｎ−Ａｇ合金から成る下層１５Ｃの膜厚を、２〜６μｍの範囲で変更した３種類のサンプル１０、１１、１２を形成した。そして、各サンプル１０〜１２に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図１６に示す。評価は、第１実施例と同様に、いずれもＳＥＭ画像（×４００）を観察した結果をもとに行なった。また、温度サイクル試験は、第１実施例と同様な条件で行なった。
サンプル１０は、膜厚が２μｍの下層１５Ａ及び膜厚が６μｍの上層１５Ｃを形成した電子部品を、サンプル１１は、膜厚が４μｍの下層１５Ａ及び膜厚が４μｍの上層１５Ｃを形成した電子部品を、サンプル１２は、膜厚が６μｍの下層１５Ａ及び膜厚が２μｍの上層１５Ｃを形成した電子部品をそれぞれ示している。なお、Ａｇから成る応力緩和層１５Ｂは、いずれも共通に略０．８μｍに形成した。
【００４８】
図１６から明らかなように、サンプル１０〜１２のいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎ系合金から成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００４９】
図１７及び図１８は、各サンプル１０〜１２のＳＥＭ画像の倍率をそれぞれ（×５０００）及び（×１００００）に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図１７及び図１８から明らかなように、初期状態において下層１５Ａ、応力緩和層１５Ｂ及び上層１５Ｃに明確に分離されていた三層構造は、温度サイクル試験（６７５サイクル）後には、応力緩和層１５ＢであるＡｇが下層１５Ａ及び上層１５ＣのＳｎと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図１７及び図１８において、応力緩和層１５ＢのＡｇの一部が析出層１６として観察される。
【００５０】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第１実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が２〜６μｍのＳｎ−Ａｇ合金から成る下層１５Ａと、膜厚が２〜６μｍのＳｎ−Ａｇ合金から成る上層１５Ｃとの間に、膜厚が略０．８μｍのＡｇから成る応力緩和層１５Ｂを形成することにより、両層１５Ａ、１５Ｃ間の中間に位置している応力緩和層１５ＢであるＡｇが下層１５Ａ及び上層１５ＣのＳｎと金属間化合物を形成して、この金属間化合物が下層１５Ａ及び上層１５ＣのＳｎ−Ａｇ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層１５Ａ及び上層１５Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ａｇが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層１５ＢのＡｇの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層１５Ａ及び上層１５Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００５１】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００５２】
◇第５実施例
図１９は、この発明の第５実施例である電子部品の一部の断面構造を概略的に示す図、図２０は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第５実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、上層及び下層をＳｎで構成するとともに、応力緩和層をＡｇにより構成するようにした点である。
この例の電子部品は、図１９に示すように、各リード２の表面には、膜厚が２〜６μｍのＳｎから成る下層１７Ａと、この下層１７Ａ上に形成された膜厚が略０．８μｍのＡｇから成る応力緩和層１７Ｂと、この応力緩和層１７Ｂ上に形成された膜厚が２〜６μｍのＳｎから成る上層１７Ｃとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層１７が形成されている。
【００５３】
ここで、上述したようなＳｎから成る下層１７Ａ及びＳｎから成る上層１７Ｃの膜厚を、２〜６μｍの範囲で変更した３種類のサンプル１３、１４、１５を形成した。そして、各サンプル１３〜１５に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図２０に示す。評価は、第１実施例と同様に、いずれもＳＥＭ画像（×４００）を観察した結果をもとに行なった。また、温度サイクル試験は、第１実施例と同様な条件で行なった。
サンプル１３は、膜厚が２μｍの下層１７Ａ及び膜厚が６μｍの上層１７Ｃを形成した電子部品を、サンプル１４は、膜厚が４μｍの下層１７Ａ及び膜厚が４μｍの上層１７Ｃを形成した電子部品を、サンプル１５は、膜厚が６μｍの下層１７Ａ及び膜厚が２μｍの上層１７Ｃを形成した電子部品をそれぞれ示している。なお、Ａｇから成る応力緩和層１７Ｂは、いずれも共通に略０．８μｍに形成した。
【００５４】
図２０から明らかなように、サンプル１３〜１５のいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎから成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００５５】
図２１及び図２２は、各サンプル１０〜１２のＳＥＭ画像の倍率をそれぞれ（×５０００）及び（×１００００）に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図２１及び図２２から明らかなように、初期状態において下層１７Ａ、応力緩和層１７Ｂ及び上層１７Ｃに明確に分離されていた三層構造は、温度サイクル試験（６７５サイクル）後には、応力緩和層１７ＢであるＡｇが下層１７Ａ及び上層１７ＣのＳｎと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図２１及び図２２において、応力緩和層１７ＢのＡｕの一部が析出層１８として観察される。
【００５６】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第１実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が２〜６μｍのＳｎから成る下層１７Ａと、膜厚が２〜６μｍのＳｎから成る上層１７Ｃとの間に、膜厚が略０．８μｍのＡｇから成る応力緩和層１７Ｂを形成することにより、両層１７Ａ、１７Ｃ間の中間に位置している応力緩和層１７ＢであるＡｇが下層１７Ａ及び上層１７ＣのＳｎと金属間化合物を形成して、この金属間化合物が下層１７Ａ及び上層１７ＣのＳｎの結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層１７Ａ及び上層１７Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ａｇが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層１７ＢのＡｇの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層１７Ａ及び上層１７Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００５７】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００５８】
図２３は、第１実施例〜第５実施例における全サンプル１〜１５の温度サイクル試験施行前後のウィスカーの発生状況を、金属薄膜の結晶形態の変化とともにまとめて示す図である。図２３から及び前述の説明からも明らかなように、サンプル１〜１５のいずれにおいても、温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。また、金属薄膜の結晶形態も変化はほどんど観察されなかった。
【００５９】
◇第６実施例
この第６実施例の電子部品の構成が、上述の第１実施例のそれと大きく異なるところは、上層をＳｎ−Ｂｉで構成するとともに、下層をＳｎで構成するようにした点である。すなわち、この第６実施例では、第１実施例〜第５実施例と相違して、上層の金属薄膜と下層の金属薄膜との成分を異ならせた例を示している。この例の電子部品は、図３に示したような第１実施例において、各リード２の表面には、下層３ＡがＳｎ−Ｂｉ合金に代えて膜厚が２〜６μｍのＳｎから構成されている。但し、応力緩和層３Ｂ及び上層３Ｃは、第１実施例と同様に構成されている。
【００６０】
ここで、上述したようなＳｎから成る下層３Ａ及びＳｎ−Ｂｉ合金から成る上層３Ｃの膜厚を、第１実施例と略同様に、２〜６μｍの範囲で変更した３種類のサンプル（図示せず）を形成した。そして、各サンプルに対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した。評価は、第１実施例と同様に、いずれもＳＥＭ画像（×４００）を観察した結果をもとに行なった。また、温度サイクル試験は、第１実施例と同様な条件で行なった。
【００６１】
この結果、各サンプルのいずれにおいても、２５０サイクル、５００サイクル及び１２００サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの２の表面にＳｎ系合金から成る低融点の金属薄膜を形成した後の電子部品１０を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【００６２】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第１実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が２〜６μｍのＳｎから成る下層３Ａと、膜厚が２〜６μｍのＳｎ−Ｂｉ合金から成る上層３Ｃとの間に、膜厚が略０．４μｍのＣｕから成る応力緩和層３Ｂを形成することにより、両層３Ａ、３Ｃ間の中間に位置している応力緩和層３ＢであるＣｕが下層３Ａ及び上層３ＣのＳｎと金属間化合物を形成して、この金属間化合物が下層３ＡのＳｎ及び上層３ＣのＳｎ−Ｂｉ合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層３Ａ及び上層３Ｃの格子欠陥はほとんど金属間化合物により埋められるので、Ｃｕが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層３ＢのＣｕの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層３Ａ及び上層３Ｃの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【００６３】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
【００６４】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであればボール形状に対しても適用することができる。また、実施例では、電子部品としてはＩＣに適用する例で説明したが、ＩＣ以外にも図２４（ａ）に示したような挿入実装型のトランジスタ２１、図２４（ｂ）に示したような表面実装型のトランジスタ２２、あるいは図２４（ｃ）に示したような電解コンデンサ２３等の他の電子部品にも適用することができる。
【００６５】
また、電子部品の外部端子としてのリードにＳｎ系合金から成る金属薄膜を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるＳｎ系合金から成る金属薄膜から成る接続用導電層を形成するリードは、Ｆｅ−Ｎｉ合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたＦｅ−Ｎｉ系合金を用いてもよい。また、Ｆｅ−Ｎｉ系合金に限らずに、ＣｕあるいはＣｕを主成分とするＣｕ系合金を用いることもできる。
【００６６】
また、実施例では上層及び下層としては、Ｓｎ−Ｂｉ合金、Ｓｎ−Ａｇ合金あるいはＳｎを用いる例で説明したが、これらの例に限らずに、Ｓｎ−Ｃｕ合金を用いることができる。また、実施例では応力緩和層としては、Ｃｕ、ＡｕあるいはＡｇを用いる例で説明したが、これらの例に限らずに、上層及び下層のＳｎと金属間化合物を形成する単一金属であれば、Ｐｄ、Ｎｉ等の他の金属を用いるようにしてもよい。
【００６７】
また、各実施例では接続用導電層は、Ｓｎ系合金から成る金属薄膜から成る下層と、Ｓｎ系合金から成る金属薄膜から成る上層との間に応力緩和層を形成した三層構造の例で説明したが、さらに上層上に第２の応力緩和層を介して第２の上層を形成した五層構造をとってもよく、さらにまた第２の上層上に第３の応力緩和層を介して第３の上層を形成した七層構造をとるようにしてもよい。あるいは、四層以上に形成した接続用導電層において、連続する３つの層が、上記三層構造の内容になっていてもよい。また、ＳｎあるいはＳｎとＢｉ、ＡｇあるいはＣｕ等の他の金属との低融点合金から成る低融点合金層と、Ｓｎ以外のＣｕ、Ａｕ、Ａｇ、ＰｄあるいはＮｉ等の単一金属から成る応力緩和層とが、交互に少なくとも３層以上積層されるように構成してもよい。
【００６８】
また、接続用導電層を構成する上層及び下層の金属薄膜の成分は、第１実施例〜第５実施例に示した上層及び下層の成分を利用して、第６実施例のように任意の異なった組み合わせとしてもよい。また、下層及び上層の膜厚は、各実施例に示した例に限らずに、略１〜１４μｍに選ぶことにより略同様な効果を得ることができる。
【００６９】
【発明の効果】
以上説明したように、この発明の電子部品によれば、パッケージから複数の外部端子が引き出され、各外部端子の表面には、ＳｎあるいはＳｎと他の金属との低融点合金から成る下層と、この下層上に形成されたＳｎ以外の単一金属から成る応力緩和層と、この応力緩和層上に形成されたＳｎあるいはＳｎと他の金属との低融点合金から成る上層とから構成された金属薄膜から成る接続用導電層が形成されているので、下層及び上層の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、応力緩和層とＳｎとにより形成された金属間化合物により緩和される。
したがって、ＰｂフリーでＳｎ系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である電子部品の構成を示す斜視図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】同電子部品の一部の断面構造を概略的に示す図である。
【図４】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図５】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図６】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図７】この発明の第２実施例である電子部品の一部の断面構造を概略的に示す図である。
【図８】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図９】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１０】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１１】この発明の第３実施例である電子部品の一部の断面構造を概略的に示す図である。
【図１２】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図１３】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１４】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１５】この発明の第４実施例である電子部品の一部の断面構造を概略的に示す図である。
【図１６】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図１７】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１８】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図１９】この発明の第５実施例である電子部品の一部の断面構造を概略的に示す図である。
【図２０】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図２１】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図２２】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図２３】この発明による電子部品に対する温度サイクル試験施行前後のウィスカーの発生状況及び結晶形態の変化をまとめ示す図である。
【図２４】この発明が適用される電子部品の例を示す斜視図である。
【図２５】従来の電子部品の一部の断面構造を概略的に示す図である。
【図２６】従来の電子部品の一部の断面構造を概略的に示す図である。
【符号の説明】
１　　　パッケージ
２　　　リード（外部端子）
３、１１、１３、１５、１７　　　接続用導電層
３Ａ、１１Ａ、１３Ａ、１５Ａ、１７Ａ　　　下層
３Ｂ、１１Ｂ、１３Ｂ、１５Ｂ、１７Ｂ　　　応力緩和層
３Ｃ、１１Ｃ、１３Ｃ、１５Ｃ、１７Ｃ　　　上層
４　　　ＩＣチップ
５　　　タブ
６　　　パッド電極
７　　　ボンディングワイヤ
８、１２、１４、１６、１８　　　析出層
１０　　　電子部品
２１　　　挿入実装型のトランジスタ
２２　　　表面実装型のトランジスタ
２３　　　電解コンデンサ

Claims (12)

  1. 外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品であって、
    前記接続用導電層は、ＳｎあるいはＳｎと他の金属との低融点合金から成る低融点合金層と、Ｓｎ以外の単一金属から成る応力緩和層とが、交互に少なくとも３層以上積層されるように構成されることを特徴とする電子部品。
  2. 前記他の金属は、Ｂｉ、ＡｇあるいはＣｕであることを特徴とする請求項１記載の電子部品。
  3. 前記単一金属から成る応力緩和層は、Ｃｕ、Ａｕ、Ａｇ、ＰｄあるいはＮｉであることを特徴とする請求項１又は２記載の電子部品。
  4. 外部端子の表面にＳｎを主成分とする金属薄膜から成る接続用導電層が形成される電子部品であって、
    前記接続用導電層は、前記外部端子の表面に形成されたＳｎあるいはＳｎと他の金属との低融点合金から成る下層と、該下層上に形成された前記Ｓｎ以外の単一金属から成る応力緩和層と、該応力緩和層上に形成された前記ＳｎあるいはＳｎと他の金属との低融点合金から成る上層とから構成されることを特徴とする電子部品。
  5. 前記他の金属は、Ｂｉ、ＡｇあるいはＣｕであることを特徴とする請求項４記載の電子部品。
  6. 前記下層の前記低融点合金と、前記上層の前記低融点合金との成分が異なることを特徴とする請求項４又は５記載の電子部品。
  7. 前記応力緩和層は、前記Ｓｎと金属間化合物を形成する単一金属から成ることを特徴とする請求項４、５又は６記載の電子部品。
  8. 前記単一金属は、Ｃｕ、Ａｕ、Ａｇ、ＰｄあるいはＮｉであることを特徴とする請求項７記載の電子部品。
  9. 前記下層を第一層、前記応力緩和層を第二層及び前記上層を第三層とした場合、前記上層上に、第四層以上の金属薄膜が形成されることを特徴とする請求項４乃至８のいずれか１に記載の電子部品。
  10. 前記金属薄膜が四層以上に形成された前記接続用導電層において、連続する３つの層が、請求項４乃至８のいずれか１に記載の構造を有することを特徴とする請求項９記載の電子部品。
  11. 前記下層及び前記上層の膜厚は、１〜１４μｍであることを特徴とする請求項４乃至１０のいずれか１に記載の電子部品。
  12. 前記接続用導電層を構成する各層は、めっきにより形成されたものであることを特徴とする請求項１乃至１１のいずれか１に記載の電子部品。
JP2002293821A 2002-10-07 2002-10-07 電子部品 Pending JP2004128399A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002293821A JP2004128399A (ja) 2002-10-07 2002-10-07 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002293821A JP2004128399A (ja) 2002-10-07 2002-10-07 電子部品

Publications (1)

Publication Number Publication Date
JP2004128399A true JP2004128399A (ja) 2004-04-22

Family

ID=32284620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002293821A Pending JP2004128399A (ja) 2002-10-07 2002-10-07 電子部品

Country Status (1)

Country Link
JP (1) JP2004128399A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108666A (ja) * 2004-10-05 2006-04-20 Samsung Techwin Co Ltd 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
DE112007002936T5 (de) 2007-01-04 2009-10-08 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattierelement und Verfahren zum Herstellen desselben
JP2013084875A (ja) * 2011-10-06 2013-05-09 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
WO2014097723A1 (ja) * 2012-12-17 2014-06-26 日立オートモティブシステムズ株式会社 物理量センサ
JP5946943B1 (ja) * 2015-07-10 2016-07-06 アルス株式会社 半導体パッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108666A (ja) * 2004-10-05 2006-04-20 Samsung Techwin Co Ltd 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法
DE112007002936T5 (de) 2007-01-04 2009-10-08 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Plattierelement und Verfahren zum Herstellen desselben
US8021761B2 (en) 2007-01-04 2011-09-20 Toyota Jidosha Kabushiki Kaisha Plating member
JP2013084875A (ja) * 2011-10-06 2013-05-09 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2017163168A (ja) * 2011-10-06 2017-09-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法
WO2014097723A1 (ja) * 2012-12-17 2014-06-26 日立オートモティブシステムズ株式会社 物理量センサ
JP2014119330A (ja) * 2012-12-17 2014-06-30 Hitachi Automotive Systems Ltd 物理量センサ
US9851233B2 (en) 2012-12-17 2017-12-26 Hitachi Automotive Systems, Ltd. Physical quantity sensor
JP5946943B1 (ja) * 2015-07-10 2016-07-06 アルス株式会社 半導体パッケージ

Similar Documents

Publication Publication Date Title
JP3546961B2 (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
KR101807878B1 (ko) 반도체 장치
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
JP2576830B2 (ja) リードフレーム
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
KR20010093652A (ko) 반도체장치 및 그 제조방법
JP2007005368A (ja) 半導体装置の製造方法
KR100710090B1 (ko) 반도체 장치용 알루미늄 리드 프레임과 제조 방법
USH498H (en) Electronic component including soldered electrical leads
US20040262719A1 (en) Lead frame for semiconductor packages
JP4345679B2 (ja) 半導体装置搭載用配線基板の製造方法
JP4819304B2 (ja) 半導体パッケージ
JP2004128399A (ja) 電子部品
US7235309B2 (en) Electronic device having external terminals with lead-free metal thin film formed on the surface thereof
KR100203334B1 (ko) 다층도금 리드프레임
KR100544274B1 (ko) 스터드 범프용 기판의 금속 적층구조
JPH04312937A (ja) 半導体装置及びその製造方法
US20080230915A1 (en) SEMICONDUCTOR PACKAGE USING WIRES CONSISTING OF Ag OR Ag ALLOY
KR0183652B1 (ko) 반도체 리드프레임
KR100908432B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JPH11186483A (ja) 半導体装置用リードフレーム
JP2743567B2 (ja) 樹脂封止型集積回路
JPH04335558A (ja) 半導体装置