JP2004128399A - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP2004128399A JP2004128399A JP2002293821A JP2002293821A JP2004128399A JP 2004128399 A JP2004128399 A JP 2004128399A JP 2002293821 A JP2002293821 A JP 2002293821A JP 2002293821 A JP2002293821 A JP 2002293821A JP 2004128399 A JP2004128399 A JP 2004128399A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- alloy
- stress relaxation
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にする。
【解決手段】開示される電子部品10は、パッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Ag合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層3が形成されている。
【選択図】 図3
【解決手段】開示される電子部品10は、パッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Ag合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層3が形成されている。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
この発明は、電子部品に係り、詳しくは、外部端子の表面にSn(錫)を主成分とする金属薄膜から成る接続用導電層が形成される電子部品に関する。
【0002】
【従来の技術】
IC(半導体集積回路)、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Snを主成分としたSn系合金から成る(以下、単にSn系合金とも称する)低融点の金属薄膜から成る接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【0003】
ここで、上述のような低融点の金属薄膜の材料としては、従来から、Sn−Pb(鉛)合金をめっきにより形成することが広く行なわれている。Snは接着の役目を果たす一方、Pbは合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Sn−Pb合金は、両成分の割合を変えることにより融点を容易に調整することができ、電気的接続性に優れているだけでなくコスト的にも有利なので、電子部品の実装には好んで用いられてきている。
【0004】
しかしながら、上述のSn−Pb合金のPb成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、成分にPbを含まない、いわゆるPbフリーのSn系合金から成る低融点の金属薄膜をめっきにより形成することが一般的な流れになっている。
【0005】
ところで、上述のSn系合金から成る低融点の金属薄膜をめっきにより形成すると、電子部品を製造した後に、温度サイクル試験のような加速試験を施して特殊な評価を行うと、リードの表面にウィスカー(Whisker)と称する微細な金属ひげが生じる。すなわち、従来の電子部品のようにリードの表面にSn系合金から成る低融点の金属薄膜をめっきにより形成すると、特殊な評価条件下において、ウィスカーの発生が避けられなくなる。そして、このウィスカーはリード同士を短絡させる原因となり、特にICのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、その傾向が著しくなる。最悪の場合は半導体装置の正常な動作が妨げられるようになり、これらの半導体装置により組み立てられた電子装置の機能を消失させるおそれがある。したがって、電子部品のリードの表面にめっきによりSn系合金から成る低融点の金属薄膜を形成する場合は、いかなる場合でもウィスカーの発生を防止することが課題となっている。
【0006】
このような観点から、従来において、リードの表面にSn−Pb合金をめっきすることによりSnと共析させたPbの作用を利用してウィスカーの発生を防止することが行なわれていたが、完全に防止することは不可能であった。また、上述したように最近のPbフリー化の流れを考慮すると、Pbを用いてウィスカーの発生を防止することは採用不可能である。
【0007】
上述のようにPbフリーを前提として、ウィスカーの発生を防止する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置(第1の従来技術)が開示されている(例えば、特許文献1参照。)。同半導体装置は、図25に示すように、そのリード101の表面に、例えばSn−Bi(ビスマス)合金からなる三層めっきを形成するにあたり、Bi含有率が小さいSn−Bi合金から成る下層(Bi含有率0.7wt%)102と、Bi含有率が中間のSn−Bi合金から成る中間層(Bi含有率0.7wt%〜2.3wt%)103と、Bi含有率が大きいSn−Bi合金から成る上層(Bi含有率2.3wt%)104とをめっきして、Sn−Bi合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されている。
【0008】
また、Pbフリーを前提として、ウィスカーの発生を防止する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した他の半導体装置(第2の従来技術)が開示されている(例えば、特許文献2。)。同半導体装置は、図26に示すように、半導体チップ111がタブ112に固定され、半導体チップ111とリード113のインナーリード113aとがボンディングワイヤ114によって接続され、半導体チップ111、タブ112、インナーリード113a、ボンディングワイヤ114は、エポキシ樹脂等から成る封止体115により封止され、リード113のアウターリード113bが封止体115から外部に延在している。そして、アウターリード113bはハンダ濡れ性を向上させるためにSn膜116により被覆され、さらにこのSn膜116からのウィスカーの発生を防止するために、Sn膜116は例えばSnCu(錫銅)、SnNi(錫ニッケル)、SnZn(錫亜鉛)等のSn合金膜117によって被覆されている。
【0009】
【特許文献1】
特開2000−174191号公報(第4頁、図1〜3)
【特許文献2】
特開2000−252402号公報(第3頁、図1〜2)
【0010】
【発明が解決しようとする課題】
ところで、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した従来の半導体装置では、実際の使用状態ではウィスカーの発生は少ないものの、特殊な評価条件下ではウィスカーの発生を零にすることができない、という問題がある。
すなわち、第1の従来技術の半導体装置のように、そのリード101の表面に、Sn−Bi合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されていても、前述したように、半導体装置が特殊な評価条件(例えば、−40℃で30分間保持した後、室温で5分間保持し、続いて125℃で30分間保持する内容を所定の回数だけ繰り返すような条件)下に晒された場合には、ウィスカーの発生を零にすることができなくない。したがって、半導体装置の信頼性を損なわせるようになる。
【0011】
また、第2の従来技術の半導体装置のように、アウターリード113bの表面をSn膜116により被覆し、さらにSn膜116をSn合金膜117によって被覆した構成においても、第1の従来技術と同様に、半導体装置が特殊な評価条件下に晒された場合には、同様にして、ウィスカーの発生を零にすることができない。
【0012】
ここで、半導体装置の外部端子としてのリードに、第1及び第2の従来技術のように、Sn系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在している。また、Sn系合金めっきでは内部に多くの圧縮応力を有している。こうした格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。したがって、そのような内部圧縮応力を緩和させるようなSn系合金から成る金属薄膜を形成することが必要となる。
【0013】
この発明は、上述の事情に鑑みてなされたもので、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができるようにした電子部品を提供することを目的としている。
【0014】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、SnあるいはSnと他の金属との低融点合金から成る低融点合金層と、Sn以外の単一金属から成る応力緩和層とが、交互に少なくとも3層以上積層されるように構成されることを特徴としている。
【0015】
また、請求項2記載の発明は、請求項1記載の電子部品に係り、上記他の金属は、Bi、AgあるいはCuであることを特徴としている。
【0016】
また、請求項3記載の発明は、請求項1又は2記載の電子部品に係り、上記単一金属から成る応力緩和層は、Cu、Au、Ag、PdあるいはNiであることを特徴としている。
【0017】
また、請求項4記載の発明は、外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、上記外部端子の表面に形成されたSnあるいはSnと他の金属との低融点合金から成る下層と、該下層上に形成された上記Sn以外の単一金属から成る応力緩和層と、該応力緩和層上に形成された上記SnあるいはSnと他の金属との低融点合金から成る上層とから構成されることを特徴としている。
【0018】
また、請求項5記載の発明は、請求項4記載の電子部品に係り、上記他の金属は、Bi、AgあるいはCuであることを特徴としている。
【0019】
また、請求項6記載の発明は、請求項4又は5記載の電子部品に係り、上記下層の上記低融点合金と、上記上層の上記低融点合金との成分が異なることを特徴としている。
【0020】
また、請求項7記載の発明は、請求項4、5又は6記載の電子部品に係り、上記応力緩和層は、上記Snと金属間化合物を形成する単一金属から成ることを特徴としている。
【0021】
また、請求項8記載の発明は、請求項7記載の電子部品に係り、上記単一金属は、Cu、Au、Ag、PdあるいはNiであることを特徴としている。
【0022】
また、請求項9記載の発明は、請求項4乃至8のいずれか1に記載の電子部品に係り、上記下層を第一層、上記応力緩和層を第二層及び上記上層を第三層とした場合、上記上層上に、第四層以上の金属薄膜が形成されることを特徴としている。
【0023】
また、請求項10記載の発明は、請求項9記載の電子部品に係り、上記金属薄膜が四層以上に形成された上記接続用導電層において、連続する3つの層が、請求項4乃至8のいずれか1に記載の構造を有することを特徴としている。
【0024】
また、請求項11記載の発明は、請求項4乃至10のいずれか1に記載の電子部品に係り、上記下層及び上記上層の膜厚は、1〜14μmであることを特徴としている。
【0025】
また、請求項12記載の発明は、請求項4乃至11のいずれか1に記載の電子部品に係り、上記接続用導電層を構成する各層は、めっきにより形成されたものであることを特徴としている。
【0026】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第1実施例
図1は、この発明の第1実施例である電子部品の構成を示す斜視図、図2は図1のA−A矢視断面図、図3は同電子部品の一部の断面構造を概略的に示す図、図4は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
この例の電子部品10は、図1〜図3に示すように、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni(鉄ニッケル)合金から成る多数のリード2が引き出された構成を有し、各リード2の表面には、Snを主成分とした低融点の金属薄膜(すなわち、Sn系合金)から成る接続用導電層3が、電気めっき法のような表面処理法により形成されている。
接続用導電層3は、図3に示すように、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から構成されている。
【0027】
パッケージ1の内部は、図2に示すように、ICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続されている。
【0028】
ここで、上述したようなSn−Bi合金から成る下層3A及びSn−Bi合金から成る上層3Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル1、2、3を形成した。そして、各サンプル1〜3に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図4に示す。評価は、いずれもSEM(Scanning Electron Microscope;走査型電子顕微鏡)画像(×400)を観察した結果をもとに行なった。ここで、温度サイクル試験は、一例として各電子部品を−(マイナス)40℃で30分間保持した後、室温で5分間保持し、続いて125℃で30分間保持する内容を1サイクルとして、所定の回数だけ繰り返す試験を示している。
サンプル1は、膜厚が2μmの下層3A及び膜厚が6μmの上層3Cを形成した電子部品を、サンプル2は、膜厚が4μmの下層3A及び膜厚が4μmの上層3Cを形成した電子部品を、サンプル3は、膜厚が6μmの下層3A及び膜厚が2μmの上層3Cを形成した電子部品をそれぞれ示している。なお、Cuから成る応力緩和層3Bは、いずれも共通に略0.4μmに形成した。
【0029】
図4から明らかなように、サンプル1〜3のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0030】
図5及び図6は、各サンプル1〜3のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図5及び図6から明らかなように、初期状態において下層3A、応力緩和層3B及び上層3Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図5及び図6において、応力緩和層3BのCuの一部が析出層8として観察される。
【0031】
このように、この例の電子部品により、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、以下のような理由に基づくためと推測される。
前述したように、Sn系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合には、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在して、これらの格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。
しかしながら、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、膜厚が2〜6μmのSn−Bi合金から成る上層3Cとの間に、膜厚が略0.4μmのCuから成る応力緩和層3Bを形成することにより、両層3A、3C間の中間に位置している応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成して、この金属間化合物の形成が下層3A及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層3A及び上層3Cの格子欠陥はほとんど金属間化合物により埋められるので、Cuが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
【0032】
ここで、応力緩和層3BのCuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層3A及び上層3Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0033】
このように、この例の電子部品10によれば、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層3が形成されているので、下層3A及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、CuとSnとにより形成された金属間化合物により緩和される。
したがって、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【0034】
◇第2実施例
図7は、この発明の第2実施例である電子部品の一部の断面構造を概略的に示す図、図8は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第2実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、応力緩和層をAu(金)により構成するようにした点である。
この例の電子部品は、図7に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層11Aと、この下層11A上に形成された膜厚が略0.8μmのAuから成る応力緩和層11Bと、この応力緩和層11B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層11Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層11が形成されている。なお、リード2の材料は、第1実施例と同様にFe−Ni合金から成るものとし、後述する第3実施例以下においても同様とする。
【0035】
ここで、上述したようなSn−Bi合金から成る上層11A及びSn−Bi合金から成る下層11Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル4、5、6を形成した。そして、各サンプル4〜6に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図8に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル4は、膜厚が2μmの下層11A及び膜厚が6μmの上層11Cを形成した電子部品を、サンプル5は、膜厚が4μmの下層11A及び膜厚が4μmの上層11Cを形成した電子部品を、サンプル6は、膜厚が6μmの下層11A及び膜厚が2μmの上層11Cを形成した電子部品をそれぞれ示している。なお、Auから成る応力緩和層11Bは、いずれも共通に略0.8μmに形成した。
【0036】
図8から明らかなように、サンプル4〜6のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0037】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層11Aと、膜厚が2〜6μmのSn−Bi合金から成る上層11Cとの間に、膜厚が略0.8μmのAuから成る応力緩和層11Bを形成することにより、両層11A、11C間の中間に位置している応力緩和層11BであるAuが下層11A及び上層11CのSnと金属間化合物を形成して、この金属間化合物が下層11A及び上層11CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層11A及び上層11Cの格子欠陥はほとんど金属間化合物により埋められるので、Auが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層11BのAuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層11A及び上層11Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0038】
図9及び図10は、各サンプル4〜6のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図9及び図10から明らかなように、初期状態において下層11A、応力緩和層11B及び上層11Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層11BであるAuが下層11A及び上層11CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図9及び図10において、応力緩和層11BのAuの一部が析出層12として観察される。
【0039】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0040】
◇第3実施例
図11は、この発明の第3実施例である電子部品の一部の断面構造を概略的に示す図、図12は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第3実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、応力緩和層をAg(銀)により構成するようにした点である。
この例の電子部品は、図11に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層13Aと、この下層13A上に形成された膜厚が略0.8μmのAgから成る応力緩和層13Bと、この応力緩和層13B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層13Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層13が形成されている。
【0041】
ここで、上述したようなSn−Bi合金から成る上層13A及びSn−Bi合金から成る下層13Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル7、8、9を形成した。そして、各サンプル7〜9に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図12に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル7は、膜厚が2μmの下層13A及び膜厚が6μmの上層13Cを形成した電子部品を、サンプル8は、膜厚が4μmの下層13A及び膜厚が4μmの上層13Cを形成した電子部品を、サンプル9は、膜厚が6μmの下層13A及び膜厚が2μmの上層13Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層13Bは、いずれも共通に略0.8μmに形成した。
【0042】
図12から明らかなように、サンプル7〜9のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0043】
図13及び図14は、各サンプル7〜9のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図13及び図14から明らかなように、初期状態において下層13A、応力緩和層13B及び上層13Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層13BであるAgが下層13A及び上層13CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図13及び図14において、応力緩和層13BのAgの一部が析出層14として観察される。
【0044】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層13Aと、膜厚が2〜6μmのSn−Bi合金から成る上層13Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層13Bを形成することにより、両層13A、13C間の中間に位置している応力緩和層13BであるAgが下層13A及び上層13CのSnと金属間化合物を形成して、この金属間化合物が下層13A及び上層13CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層13A及び上層13Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層13BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層13A及び上層13Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0045】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0046】
◇第4実施例
図15は、この発明の第4実施例である電子部品の一部の断面構造を概略的に示す図、図16は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第4実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層及び下層をSn−Ag合金で構成するとともに、応力緩和層をAgにより構成するようにした点である。
この例の電子部品は、図15に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Ag合金から成る下層15Aと、この下層15A上に形成された膜厚が略0.8μmのAgから成る応力緩和層15Bと、この応力緩和層15B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層15Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層15が形成されている。
【0047】
ここで、上述したようなSn−Ag合金から成る上層15A及びSn−Ag合金から成る下層15Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル10、11、12を形成した。そして、各サンプル10〜12に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図16に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル10は、膜厚が2μmの下層15A及び膜厚が6μmの上層15Cを形成した電子部品を、サンプル11は、膜厚が4μmの下層15A及び膜厚が4μmの上層15Cを形成した電子部品を、サンプル12は、膜厚が6μmの下層15A及び膜厚が2μmの上層15Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層15Bは、いずれも共通に略0.8μmに形成した。
【0048】
図16から明らかなように、サンプル10〜12のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0049】
図17及び図18は、各サンプル10〜12のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図17及び図18から明らかなように、初期状態において下層15A、応力緩和層15B及び上層15Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層15BであるAgが下層15A及び上層15CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図17及び図18において、応力緩和層15BのAgの一部が析出層16として観察される。
【0050】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Ag合金から成る下層15Aと、膜厚が2〜6μmのSn−Ag合金から成る上層15Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層15Bを形成することにより、両層15A、15C間の中間に位置している応力緩和層15BであるAgが下層15A及び上層15CのSnと金属間化合物を形成して、この金属間化合物が下層15A及び上層15CのSn−Ag合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層15A及び上層15Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層15BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層15A及び上層15Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0051】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0052】
◇第5実施例
図19は、この発明の第5実施例である電子部品の一部の断面構造を概略的に示す図、図20は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第5実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層及び下層をSnで構成するとともに、応力緩和層をAgにより構成するようにした点である。
この例の電子部品は、図19に示すように、各リード2の表面には、膜厚が2〜6μmのSnから成る下層17Aと、この下層17A上に形成された膜厚が略0.8μmのAgから成る応力緩和層17Bと、この応力緩和層17B上に形成された膜厚が2〜6μmのSnから成る上層17Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層17が形成されている。
【0053】
ここで、上述したようなSnから成る下層17A及びSnから成る上層17Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル13、14、15を形成した。そして、各サンプル13〜15に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図20に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル13は、膜厚が2μmの下層17A及び膜厚が6μmの上層17Cを形成した電子部品を、サンプル14は、膜厚が4μmの下層17A及び膜厚が4μmの上層17Cを形成した電子部品を、サンプル15は、膜厚が6μmの下層17A及び膜厚が2μmの上層17Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層17Bは、いずれも共通に略0.8μmに形成した。
【0054】
図20から明らかなように、サンプル13〜15のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSnから成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0055】
図21及び図22は、各サンプル10〜12のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図21及び図22から明らかなように、初期状態において下層17A、応力緩和層17B及び上層17Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層17BであるAgが下層17A及び上層17CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図21及び図22において、応力緩和層17BのAuの一部が析出層18として観察される。
【0056】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSnから成る下層17Aと、膜厚が2〜6μmのSnから成る上層17Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層17Bを形成することにより、両層17A、17C間の中間に位置している応力緩和層17BであるAgが下層17A及び上層17CのSnと金属間化合物を形成して、この金属間化合物が下層17A及び上層17CのSnの結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層17A及び上層17Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層17BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層17A及び上層17Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0057】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0058】
図23は、第1実施例〜第5実施例における全サンプル1〜15の温度サイクル試験施行前後のウィスカーの発生状況を、金属薄膜の結晶形態の変化とともにまとめて示す図である。図23から及び前述の説明からも明らかなように、サンプル1〜15のいずれにおいても、温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。また、金属薄膜の結晶形態も変化はほどんど観察されなかった。
【0059】
◇第6実施例
この第6実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層をSn−Biで構成するとともに、下層をSnで構成するようにした点である。すなわち、この第6実施例では、第1実施例〜第5実施例と相違して、上層の金属薄膜と下層の金属薄膜との成分を異ならせた例を示している。この例の電子部品は、図3に示したような第1実施例において、各リード2の表面には、下層3AがSn−Bi合金に代えて膜厚が2〜6μmのSnから構成されている。但し、応力緩和層3B及び上層3Cは、第1実施例と同様に構成されている。
【0060】
ここで、上述したようなSnから成る下層3A及びSn−Bi合金から成る上層3Cの膜厚を、第1実施例と略同様に、2〜6μmの範囲で変更した3種類のサンプル(図示せず)を形成した。そして、各サンプルに対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
【0061】
この結果、各サンプルのいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0062】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSnから成る下層3Aと、膜厚が2〜6μmのSn−Bi合金から成る上層3Cとの間に、膜厚が略0.4μmのCuから成る応力緩和層3Bを形成することにより、両層3A、3C間の中間に位置している応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成して、この金属間化合物が下層3AのSn及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層3A及び上層3Cの格子欠陥はほとんど金属間化合物により埋められるので、Cuが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層3BのCuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層3A及び上層3Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0063】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0064】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであればボール形状に対しても適用することができる。また、実施例では、電子部品としてはICに適用する例で説明したが、IC以外にも図24(a)に示したような挿入実装型のトランジスタ21、図24(b)に示したような表面実装型のトランジスタ22、あるいは図24(c)に示したような電解コンデンサ23等の他の電子部品にも適用することができる。
【0065】
また、電子部品の外部端子としてのリードにSn系合金から成る金属薄膜を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるSn系合金から成る金属薄膜から成る接続用導電層を形成するリードは、Fe−Ni合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたFe−Ni系合金を用いてもよい。また、Fe−Ni系合金に限らずに、CuあるいはCuを主成分とするCu系合金を用いることもできる。
【0066】
また、実施例では上層及び下層としては、Sn−Bi合金、Sn−Ag合金あるいはSnを用いる例で説明したが、これらの例に限らずに、Sn−Cu合金を用いることができる。また、実施例では応力緩和層としては、Cu、AuあるいはAgを用いる例で説明したが、これらの例に限らずに、上層及び下層のSnと金属間化合物を形成する単一金属であれば、Pd、Ni等の他の金属を用いるようにしてもよい。
【0067】
また、各実施例では接続用導電層は、Sn系合金から成る金属薄膜から成る下層と、Sn系合金から成る金属薄膜から成る上層との間に応力緩和層を形成した三層構造の例で説明したが、さらに上層上に第2の応力緩和層を介して第2の上層を形成した五層構造をとってもよく、さらにまた第2の上層上に第3の応力緩和層を介して第3の上層を形成した七層構造をとるようにしてもよい。あるいは、四層以上に形成した接続用導電層において、連続する3つの層が、上記三層構造の内容になっていてもよい。また、SnあるいはSnとBi、AgあるいはCu等の他の金属との低融点合金から成る低融点合金層と、Sn以外のCu、Au、Ag、PdあるいはNi等の単一金属から成る応力緩和層とが、交互に少なくとも3層以上積層されるように構成してもよい。
【0068】
また、接続用導電層を構成する上層及び下層の金属薄膜の成分は、第1実施例〜第5実施例に示した上層及び下層の成分を利用して、第6実施例のように任意の異なった組み合わせとしてもよい。また、下層及び上層の膜厚は、各実施例に示した例に限らずに、略1〜14μmに選ぶことにより略同様な効果を得ることができる。
【0069】
【発明の効果】
以上説明したように、この発明の電子部品によれば、パッケージから複数の外部端子が引き出され、各外部端子の表面には、SnあるいはSnと他の金属との低融点合金から成る下層と、この下層上に形成されたSn以外の単一金属から成る応力緩和層と、この応力緩和層上に形成されたSnあるいはSnと他の金属との低融点合金から成る上層とから構成された金属薄膜から成る接続用導電層が形成されているので、下層及び上層の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、応力緩和層とSnとにより形成された金属間化合物により緩和される。
したがって、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である電子部品の構成を示す斜視図である。
【図2】図1のA−A矢視断面図である。
【図3】同電子部品の一部の断面構造を概略的に示す図である。
【図4】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図5】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図6】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図7】この発明の第2実施例である電子部品の一部の断面構造を概略的に示す図である。
【図8】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図9】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図10】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図11】この発明の第3実施例である電子部品の一部の断面構造を概略的に示す図である。
【図12】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図13】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図14】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図15】この発明の第4実施例である電子部品の一部の断面構造を概略的に示す図である。
【図16】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図17】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図18】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図19】この発明の第5実施例である電子部品の一部の断面構造を概略的に示す図である。
【図20】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図21】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図22】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図23】この発明による電子部品に対する温度サイクル試験施行前後のウィスカーの発生状況及び結晶形態の変化をまとめ示す図である。
【図24】この発明が適用される電子部品の例を示す斜視図である。
【図25】従来の電子部品の一部の断面構造を概略的に示す図である。
【図26】従来の電子部品の一部の断面構造を概略的に示す図である。
【符号の説明】
1 パッケージ
2 リード(外部端子)
3、11、13、15、17 接続用導電層
3A、11A、13A、15A、17A 下層
3B、11B、13B、15B、17B 応力緩和層
3C、11C、13C、15C、17C 上層
4 ICチップ
5 タブ
6 パッド電極
7 ボンディングワイヤ
8、12、14、16、18 析出層
10 電子部品
21 挿入実装型のトランジスタ
22 表面実装型のトランジスタ
23 電解コンデンサ
【発明の属する技術分野】
この発明は、電子部品に係り、詳しくは、外部端子の表面にSn(錫)を主成分とする金属薄膜から成る接続用導電層が形成される電子部品に関する。
【0002】
【従来の技術】
IC(半導体集積回路)、トランジスタ、コンデンサ、抵抗、インダクタ等の各種の電子部品を用いることにより、広い分野で使用される電子装置が組み立てられている。このような電子装置の組立には、予め導電層から成る回路パターンが印刷された実装基板が用いられて、この実装基板上に所定の電子部品が実装される。具体的には、外部端子としての役割を担う電子部品のリードを、低融点のろう材を介して回路パターンの一部に電気的に接続している。このように電子部品を実装基板に実装するにあたっては、電子部品と実装基板との接続信頼性を満足するために、電子部品のリードの表面には、Snを主成分としたSn系合金から成る(以下、単にSn系合金とも称する)低融点の金属薄膜から成る接続用導電層が、予め電気めっき法等の表面処理法により形成されている。
【0003】
ここで、上述のような低融点の金属薄膜の材料としては、従来から、Sn−Pb(鉛)合金をめっきにより形成することが広く行なわれている。Snは接着の役目を果たす一方、Pbは合金の融点を下げるとともに接続強度を向上させる役目を果たしている。このように、Sn−Pb合金は、両成分の割合を変えることにより融点を容易に調整することができ、電気的接続性に優れているだけでなくコスト的にも有利なので、電子部品の実装には好んで用いられてきている。
【0004】
しかしながら、上述のSn−Pb合金のPb成分は人体に対して有害であり、使用済の電子装置を廃棄するような場合には公害の原因となるので、環境破壊の点で望ましくない。したがって、最近では電子部品を実装基板に実装するにあたっては、成分にPbを含まない、いわゆるPbフリーのSn系合金から成る低融点の金属薄膜をめっきにより形成することが一般的な流れになっている。
【0005】
ところで、上述のSn系合金から成る低融点の金属薄膜をめっきにより形成すると、電子部品を製造した後に、温度サイクル試験のような加速試験を施して特殊な評価を行うと、リードの表面にウィスカー(Whisker)と称する微細な金属ひげが生じる。すなわち、従来の電子部品のようにリードの表面にSn系合金から成る低融点の金属薄膜をめっきにより形成すると、特殊な評価条件下において、ウィスカーの発生が避けられなくなる。そして、このウィスカーはリード同士を短絡させる原因となり、特にICのようにパッケージの周囲から微小間隔で多数のリードが引き出されている半導体装置においては、その傾向が著しくなる。最悪の場合は半導体装置の正常な動作が妨げられるようになり、これらの半導体装置により組み立てられた電子装置の機能を消失させるおそれがある。したがって、電子部品のリードの表面にめっきによりSn系合金から成る低融点の金属薄膜を形成する場合は、いかなる場合でもウィスカーの発生を防止することが課題となっている。
【0006】
このような観点から、従来において、リードの表面にSn−Pb合金をめっきすることによりSnと共析させたPbの作用を利用してウィスカーの発生を防止することが行なわれていたが、完全に防止することは不可能であった。また、上述したように最近のPbフリー化の流れを考慮すると、Pbを用いてウィスカーの発生を防止することは採用不可能である。
【0007】
上述のようにPbフリーを前提として、ウィスカーの発生を防止する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した半導体装置(第1の従来技術)が開示されている(例えば、特許文献1参照。)。同半導体装置は、図25に示すように、そのリード101の表面に、例えばSn−Bi(ビスマス)合金からなる三層めっきを形成するにあたり、Bi含有率が小さいSn−Bi合金から成る下層(Bi含有率0.7wt%)102と、Bi含有率が中間のSn−Bi合金から成る中間層(Bi含有率0.7wt%〜2.3wt%)103と、Bi含有率が大きいSn−Bi合金から成る上層(Bi含有率2.3wt%)104とをめっきして、Sn−Bi合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されている。
【0008】
また、Pbフリーを前提として、ウィスカーの発生を防止する目的で、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した他の半導体装置(第2の従来技術)が開示されている(例えば、特許文献2。)。同半導体装置は、図26に示すように、半導体チップ111がタブ112に固定され、半導体チップ111とリード113のインナーリード113aとがボンディングワイヤ114によって接続され、半導体チップ111、タブ112、インナーリード113a、ボンディングワイヤ114は、エポキシ樹脂等から成る封止体115により封止され、リード113のアウターリード113bが封止体115から外部に延在している。そして、アウターリード113bはハンダ濡れ性を向上させるためにSn膜116により被覆され、さらにこのSn膜116からのウィスカーの発生を防止するために、Sn膜116は例えばSnCu(錫銅)、SnNi(錫ニッケル)、SnZn(錫亜鉛)等のSn合金膜117によって被覆されている。
【0009】
【特許文献1】
特開2000−174191号公報(第4頁、図1〜3)
【特許文献2】
特開2000−252402号公報(第3頁、図1〜2)
【0010】
【発明が解決しようとする課題】
ところで、Sn系合金から成る低融点の金属薄膜をリードの表面にめっきにより形成するように構成した従来の半導体装置では、実際の使用状態ではウィスカーの発生は少ないものの、特殊な評価条件下ではウィスカーの発生を零にすることができない、という問題がある。
すなわち、第1の従来技術の半導体装置のように、そのリード101の表面に、Sn−Bi合金めっき膜が、めっき膜厚方向に合金成分の含有率が増加するような濃度勾配を有するように形成されていても、前述したように、半導体装置が特殊な評価条件(例えば、−40℃で30分間保持した後、室温で5分間保持し、続いて125℃で30分間保持する内容を所定の回数だけ繰り返すような条件)下に晒された場合には、ウィスカーの発生を零にすることができなくない。したがって、半導体装置の信頼性を損なわせるようになる。
【0011】
また、第2の従来技術の半導体装置のように、アウターリード113bの表面をSn膜116により被覆し、さらにSn膜116をSn合金膜117によって被覆した構成においても、第1の従来技術と同様に、半導体装置が特殊な評価条件下に晒された場合には、同様にして、ウィスカーの発生を零にすることができない。
【0012】
ここで、半導体装置の外部端子としてのリードに、第1及び第2の従来技術のように、Sn系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在している。また、Sn系合金めっきでは内部に多くの圧縮応力を有している。こうした格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。したがって、そのような内部圧縮応力を緩和させるようなSn系合金から成る金属薄膜を形成することが必要となる。
【0013】
この発明は、上述の事情に鑑みてなされたもので、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができるようにした電子部品を提供することを目的としている。
【0014】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明は、外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、SnあるいはSnと他の金属との低融点合金から成る低融点合金層と、Sn以外の単一金属から成る応力緩和層とが、交互に少なくとも3層以上積層されるように構成されることを特徴としている。
【0015】
また、請求項2記載の発明は、請求項1記載の電子部品に係り、上記他の金属は、Bi、AgあるいはCuであることを特徴としている。
【0016】
また、請求項3記載の発明は、請求項1又は2記載の電子部品に係り、上記単一金属から成る応力緩和層は、Cu、Au、Ag、PdあるいはNiであることを特徴としている。
【0017】
また、請求項4記載の発明は、外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品に係り、上記接続用導電層は、上記外部端子の表面に形成されたSnあるいはSnと他の金属との低融点合金から成る下層と、該下層上に形成された上記Sn以外の単一金属から成る応力緩和層と、該応力緩和層上に形成された上記SnあるいはSnと他の金属との低融点合金から成る上層とから構成されることを特徴としている。
【0018】
また、請求項5記載の発明は、請求項4記載の電子部品に係り、上記他の金属は、Bi、AgあるいはCuであることを特徴としている。
【0019】
また、請求項6記載の発明は、請求項4又は5記載の電子部品に係り、上記下層の上記低融点合金と、上記上層の上記低融点合金との成分が異なることを特徴としている。
【0020】
また、請求項7記載の発明は、請求項4、5又は6記載の電子部品に係り、上記応力緩和層は、上記Snと金属間化合物を形成する単一金属から成ることを特徴としている。
【0021】
また、請求項8記載の発明は、請求項7記載の電子部品に係り、上記単一金属は、Cu、Au、Ag、PdあるいはNiであることを特徴としている。
【0022】
また、請求項9記載の発明は、請求項4乃至8のいずれか1に記載の電子部品に係り、上記下層を第一層、上記応力緩和層を第二層及び上記上層を第三層とした場合、上記上層上に、第四層以上の金属薄膜が形成されることを特徴としている。
【0023】
また、請求項10記載の発明は、請求項9記載の電子部品に係り、上記金属薄膜が四層以上に形成された上記接続用導電層において、連続する3つの層が、請求項4乃至8のいずれか1に記載の構造を有することを特徴としている。
【0024】
また、請求項11記載の発明は、請求項4乃至10のいずれか1に記載の電子部品に係り、上記下層及び上記上層の膜厚は、1〜14μmであることを特徴としている。
【0025】
また、請求項12記載の発明は、請求項4乃至11のいずれか1に記載の電子部品に係り、上記接続用導電層を構成する各層は、めっきにより形成されたものであることを特徴としている。
【0026】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第1実施例
図1は、この発明の第1実施例である電子部品の構成を示す斜視図、図2は図1のA−A矢視断面図、図3は同電子部品の一部の断面構造を概略的に示す図、図4は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。なお、この例では電子部品として樹脂封止型半導体装置に例をあげて説明している。
この例の電子部品10は、図1〜図3に示すように、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni(鉄ニッケル)合金から成る多数のリード2が引き出された構成を有し、各リード2の表面には、Snを主成分とした低融点の金属薄膜(すなわち、Sn系合金)から成る接続用導電層3が、電気めっき法のような表面処理法により形成されている。
接続用導電層3は、図3に示すように、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から構成されている。
【0027】
パッケージ1の内部は、図2に示すように、ICチップ4がタブ5上に固定されて、ICチップ4の表面に形成されているパッド電極6と対応したリード2との間にはボンディングワイヤ7が電気的に接続されている。
【0028】
ここで、上述したようなSn−Bi合金から成る下層3A及びSn−Bi合金から成る上層3Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル1、2、3を形成した。そして、各サンプル1〜3に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図4に示す。評価は、いずれもSEM(Scanning Electron Microscope;走査型電子顕微鏡)画像(×400)を観察した結果をもとに行なった。ここで、温度サイクル試験は、一例として各電子部品を−(マイナス)40℃で30分間保持した後、室温で5分間保持し、続いて125℃で30分間保持する内容を1サイクルとして、所定の回数だけ繰り返す試験を示している。
サンプル1は、膜厚が2μmの下層3A及び膜厚が6μmの上層3Cを形成した電子部品を、サンプル2は、膜厚が4μmの下層3A及び膜厚が4μmの上層3Cを形成した電子部品を、サンプル3は、膜厚が6μmの下層3A及び膜厚が2μmの上層3Cを形成した電子部品をそれぞれ示している。なお、Cuから成る応力緩和層3Bは、いずれも共通に略0.4μmに形成した。
【0029】
図4から明らかなように、サンプル1〜3のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0030】
図5及び図6は、各サンプル1〜3のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図5及び図6から明らかなように、初期状態において下層3A、応力緩和層3B及び上層3Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図5及び図6において、応力緩和層3BのCuの一部が析出層8として観察される。
【0031】
このように、この例の電子部品により、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、以下のような理由に基づくためと推測される。
前述したように、Sn系合金から成る低融点の金属薄膜を電気めっき法等の表面処理法により形成した場合には、金属薄膜は金属特有の結晶形態を呈して、結晶格子には多くの格子欠陥や歪みが存在して、これらの格子欠陥や歪みに起因する内部圧縮応力が、特殊な評価条件下でのウィスカー発生の駆動力となると考えられている。
しかしながら、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、膜厚が2〜6μmのSn−Bi合金から成る上層3Cとの間に、膜厚が略0.4μmのCuから成る応力緩和層3Bを形成することにより、両層3A、3C間の中間に位置している応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成して、この金属間化合物の形成が下層3A及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層3A及び上層3Cの格子欠陥はほとんど金属間化合物により埋められるので、Cuが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
【0032】
ここで、応力緩和層3BのCuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層3A及び上層3Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0033】
このように、この例の電子部品10によれば、例えば樹脂がモールドされて形成されたパッケージ1の両側面から例えばFe−Ni合金から成る多数のリード2が引き出され、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層3Aと、この下層3A上に形成された膜厚が略0.4μmのCuから成る応力緩和層3Bと、この応力緩和層3B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層3Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層3が形成されているので、下層3A及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、CuとSnとにより形成された金属間化合物により緩和される。
したがって、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【0034】
◇第2実施例
図7は、この発明の第2実施例である電子部品の一部の断面構造を概略的に示す図、図8は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第2実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、応力緩和層をAu(金)により構成するようにした点である。
この例の電子部品は、図7に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層11Aと、この下層11A上に形成された膜厚が略0.8μmのAuから成る応力緩和層11Bと、この応力緩和層11B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層11Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層11が形成されている。なお、リード2の材料は、第1実施例と同様にFe−Ni合金から成るものとし、後述する第3実施例以下においても同様とする。
【0035】
ここで、上述したようなSn−Bi合金から成る上層11A及びSn−Bi合金から成る下層11Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル4、5、6を形成した。そして、各サンプル4〜6に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図8に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル4は、膜厚が2μmの下層11A及び膜厚が6μmの上層11Cを形成した電子部品を、サンプル5は、膜厚が4μmの下層11A及び膜厚が4μmの上層11Cを形成した電子部品を、サンプル6は、膜厚が6μmの下層11A及び膜厚が2μmの上層11Cを形成した電子部品をそれぞれ示している。なお、Auから成る応力緩和層11Bは、いずれも共通に略0.8μmに形成した。
【0036】
図8から明らかなように、サンプル4〜6のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0037】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層11Aと、膜厚が2〜6μmのSn−Bi合金から成る上層11Cとの間に、膜厚が略0.8μmのAuから成る応力緩和層11Bを形成することにより、両層11A、11C間の中間に位置している応力緩和層11BであるAuが下層11A及び上層11CのSnと金属間化合物を形成して、この金属間化合物が下層11A及び上層11CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層11A及び上層11Cの格子欠陥はほとんど金属間化合物により埋められるので、Auが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層11BのAuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層11A及び上層11Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0038】
図9及び図10は、各サンプル4〜6のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図9及び図10から明らかなように、初期状態において下層11A、応力緩和層11B及び上層11Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層11BであるAuが下層11A及び上層11CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図9及び図10において、応力緩和層11BのAuの一部が析出層12として観察される。
【0039】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0040】
◇第3実施例
図11は、この発明の第3実施例である電子部品の一部の断面構造を概略的に示す図、図12は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第3実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、応力緩和層をAg(銀)により構成するようにした点である。
この例の電子部品は、図11に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Bi合金から成る下層13Aと、この下層13A上に形成された膜厚が略0.8μmのAgから成る応力緩和層13Bと、この応力緩和層13B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層13Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層13が形成されている。
【0041】
ここで、上述したようなSn−Bi合金から成る上層13A及びSn−Bi合金から成る下層13Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル7、8、9を形成した。そして、各サンプル7〜9に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図12に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル7は、膜厚が2μmの下層13A及び膜厚が6μmの上層13Cを形成した電子部品を、サンプル8は、膜厚が4μmの下層13A及び膜厚が4μmの上層13Cを形成した電子部品を、サンプル9は、膜厚が6μmの下層13A及び膜厚が2μmの上層13Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層13Bは、いずれも共通に略0.8μmに形成した。
【0042】
図12から明らかなように、サンプル7〜9のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0043】
図13及び図14は、各サンプル7〜9のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図13及び図14から明らかなように、初期状態において下層13A、応力緩和層13B及び上層13Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層13BであるAgが下層13A及び上層13CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図13及び図14において、応力緩和層13BのAgの一部が析出層14として観察される。
【0044】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Bi合金から成る下層13Aと、膜厚が2〜6μmのSn−Bi合金から成る上層13Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層13Bを形成することにより、両層13A、13C間の中間に位置している応力緩和層13BであるAgが下層13A及び上層13CのSnと金属間化合物を形成して、この金属間化合物が下層13A及び上層13CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層13A及び上層13Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層13BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層13A及び上層13Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0045】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0046】
◇第4実施例
図15は、この発明の第4実施例である電子部品の一部の断面構造を概略的に示す図、図16は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第4実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層及び下層をSn−Ag合金で構成するとともに、応力緩和層をAgにより構成するようにした点である。
この例の電子部品は、図15に示すように、各リード2の表面には、膜厚が2〜6μmのSn−Ag合金から成る下層15Aと、この下層15A上に形成された膜厚が略0.8μmのAgから成る応力緩和層15Bと、この応力緩和層15B上に形成された膜厚が2〜6μmのSn−Bi合金から成る上層15Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層15が形成されている。
【0047】
ここで、上述したようなSn−Ag合金から成る上層15A及びSn−Ag合金から成る下層15Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル10、11、12を形成した。そして、各サンプル10〜12に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図16に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル10は、膜厚が2μmの下層15A及び膜厚が6μmの上層15Cを形成した電子部品を、サンプル11は、膜厚が4μmの下層15A及び膜厚が4μmの上層15Cを形成した電子部品を、サンプル12は、膜厚が6μmの下層15A及び膜厚が2μmの上層15Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層15Bは、いずれも共通に略0.8μmに形成した。
【0048】
図16から明らかなように、サンプル10〜12のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0049】
図17及び図18は、各サンプル10〜12のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図17及び図18から明らかなように、初期状態において下層15A、応力緩和層15B及び上層15Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層15BであるAgが下層15A及び上層15CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図17及び図18において、応力緩和層15BのAgの一部が析出層16として観察される。
【0050】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSn−Ag合金から成る下層15Aと、膜厚が2〜6μmのSn−Ag合金から成る上層15Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層15Bを形成することにより、両層15A、15C間の中間に位置している応力緩和層15BであるAgが下層15A及び上層15CのSnと金属間化合物を形成して、この金属間化合物が下層15A及び上層15CのSn−Ag合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層15A及び上層15Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層15BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層15A及び上層15Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0051】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0052】
◇第5実施例
図19は、この発明の第5実施例である電子部品の一部の断面構造を概略的に示す図、図20は同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。この第5実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層及び下層をSnで構成するとともに、応力緩和層をAgにより構成するようにした点である。
この例の電子部品は、図19に示すように、各リード2の表面には、膜厚が2〜6μmのSnから成る下層17Aと、この下層17A上に形成された膜厚が略0.8μmのAgから成る応力緩和層17Bと、この応力緩和層17B上に形成された膜厚が2〜6μmのSnから成る上層17Cとが順次に積層されるようにめっきされた金属薄膜から成る接続用導電層17が形成されている。
【0053】
ここで、上述したようなSnから成る下層17A及びSnから成る上層17Cの膜厚を、2〜6μmの範囲で変更した3種類のサンプル13、14、15を形成した。そして、各サンプル13〜15に対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した結果を図20に示す。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
サンプル13は、膜厚が2μmの下層17A及び膜厚が6μmの上層17Cを形成した電子部品を、サンプル14は、膜厚が4μmの下層17A及び膜厚が4μmの上層17Cを形成した電子部品を、サンプル15は、膜厚が6μmの下層17A及び膜厚が2μmの上層17Cを形成した電子部品をそれぞれ示している。なお、Agから成る応力緩和層17Bは、いずれも共通に略0.8μmに形成した。
【0054】
図20から明らかなように、サンプル13〜15のいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSnから成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0055】
図21及び図22は、各サンプル10〜12のSEM画像の倍率をそれぞれ(×5000)及び(×10000)に増加させて観察した場合の、金属薄膜の断面構造の変化を概略的に示す図である。図21及び図22から明らかなように、初期状態において下層17A、応力緩和層17B及び上層17Cに明確に分離されていた三層構造は、温度サイクル試験(675サイクル)後には、応力緩和層17BであるAgが下層17A及び上層17CのSnと金属間化合物を形成することにより、ほとんど一体に形成された状態になっているのが観察される。なお、図21及び図22において、応力緩和層17BのAuの一部が析出層18として観察される。
【0056】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSnから成る下層17Aと、膜厚が2〜6μmのSnから成る上層17Cとの間に、膜厚が略0.8μmのAgから成る応力緩和層17Bを形成することにより、両層17A、17C間の中間に位置している応力緩和層17BであるAgが下層17A及び上層17CのSnと金属間化合物を形成して、この金属間化合物が下層17A及び上層17CのSnの結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層17A及び上層17Cの格子欠陥はほとんど金属間化合物により埋められるので、Agが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層17BのAgの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層17A及び上層17Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0057】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0058】
図23は、第1実施例〜第5実施例における全サンプル1〜15の温度サイクル試験施行前後のウィスカーの発生状況を、金属薄膜の結晶形態の変化とともにまとめて示す図である。図23から及び前述の説明からも明らかなように、サンプル1〜15のいずれにおいても、温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。また、金属薄膜の結晶形態も変化はほどんど観察されなかった。
【0059】
◇第6実施例
この第6実施例の電子部品の構成が、上述の第1実施例のそれと大きく異なるところは、上層をSn−Biで構成するとともに、下層をSnで構成するようにした点である。すなわち、この第6実施例では、第1実施例〜第5実施例と相違して、上層の金属薄膜と下層の金属薄膜との成分を異ならせた例を示している。この例の電子部品は、図3に示したような第1実施例において、各リード2の表面には、下層3AがSn−Bi合金に代えて膜厚が2〜6μmのSnから構成されている。但し、応力緩和層3B及び上層3Cは、第1実施例と同様に構成されている。
【0060】
ここで、上述したようなSnから成る下層3A及びSn−Bi合金から成る上層3Cの膜厚を、第1実施例と略同様に、2〜6μmの範囲で変更した3種類のサンプル(図示せず)を形成した。そして、各サンプルに対して温度サイクル試験を施して、温度サイクル試験施行前後のウィスカーの発生を評価した。評価は、第1実施例と同様に、いずれもSEM画像(×400)を観察した結果をもとに行なった。また、温度サイクル試験は、第1実施例と同様な条件で行なった。
【0061】
この結果、各サンプルのいずれにおいても、250サイクル、500サイクル及び1200サイクルの温度サイクル試験を施しても、ウィスカーの発生は観察されなかった。すなわち、リードの2の表面にSn系合金から成る低融点の金属薄膜を形成した後の電子部品10を、温度サイクル試験を施して特殊な評価条件下においても、ウィスカーの発生を零にすることができた。
【0062】
このように、この例の電子部品によっても、特殊な評価条件下においてもウィスカーの発生を零にすることができるようになったのは、第1実施例で説明した理由と同様であると推測される。
すなわち、この例のように膜厚が2〜6μmのSnから成る下層3Aと、膜厚が2〜6μmのSn−Bi合金から成る上層3Cとの間に、膜厚が略0.4μmのCuから成る応力緩和層3Bを形成することにより、両層3A、3C間の中間に位置している応力緩和層3BであるCuが下層3A及び上層3CのSnと金属間化合物を形成して、この金属間化合物が下層3AのSn及び上層3CのSn−Bi合金の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力を緩和するように作用する。この結果、温度サイクル試験を施して特殊な評価条件下に晒されても、下層3A及び上層3Cの格子欠陥はほとんど金属間化合物により埋められるので、Cuが圧縮応力を緩和するように作用するため、リードの表面にウィスカーの発生が防止されると考えられる。
ここで、応力緩和層3BのCuの膜厚の大小は、応力緩和に寄与する度合いにはほとんど関係ないことが確かめられた。また、下層3A及び上層3Cの膜厚の大小によっても、応力緩和が行なわれる度合いにはほとんど関係ないことが確かめられた。
【0063】
このように、この例の構成によっても、第1実施例において述べたのと略同様な効果を得ることができる。
【0064】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではリード形状の外部端子に対して接続用導電層を形成した例で説明したが、リード形状に限らずに外部端子としての役割を担うものであればボール形状に対しても適用することができる。また、実施例では、電子部品としてはICに適用する例で説明したが、IC以外にも図24(a)に示したような挿入実装型のトランジスタ21、図24(b)に示したような表面実装型のトランジスタ22、あるいは図24(c)に示したような電解コンデンサ23等の他の電子部品にも適用することができる。
【0065】
また、電子部品の外部端子としてのリードにSn系合金から成る金属薄膜を形成する表面処理法としては、電気めっき法に例をあげて説明したが、電気めっき法に限らずに、無電解めっき法、化学めっき法、あるいは電解めっき法と無電解めっき法と組み合わせためっき法等の他のめっき法を利用することができる。また、この発明によるSn系合金から成る金属薄膜から成る接続用導電層を形成するリードは、Fe−Ni合金を用いる例で説明したが、これに限らずに他の金属成分を含ませたFe−Ni系合金を用いてもよい。また、Fe−Ni系合金に限らずに、CuあるいはCuを主成分とするCu系合金を用いることもできる。
【0066】
また、実施例では上層及び下層としては、Sn−Bi合金、Sn−Ag合金あるいはSnを用いる例で説明したが、これらの例に限らずに、Sn−Cu合金を用いることができる。また、実施例では応力緩和層としては、Cu、AuあるいはAgを用いる例で説明したが、これらの例に限らずに、上層及び下層のSnと金属間化合物を形成する単一金属であれば、Pd、Ni等の他の金属を用いるようにしてもよい。
【0067】
また、各実施例では接続用導電層は、Sn系合金から成る金属薄膜から成る下層と、Sn系合金から成る金属薄膜から成る上層との間に応力緩和層を形成した三層構造の例で説明したが、さらに上層上に第2の応力緩和層を介して第2の上層を形成した五層構造をとってもよく、さらにまた第2の上層上に第3の応力緩和層を介して第3の上層を形成した七層構造をとるようにしてもよい。あるいは、四層以上に形成した接続用導電層において、連続する3つの層が、上記三層構造の内容になっていてもよい。また、SnあるいはSnとBi、AgあるいはCu等の他の金属との低融点合金から成る低融点合金層と、Sn以外のCu、Au、Ag、PdあるいはNi等の単一金属から成る応力緩和層とが、交互に少なくとも3層以上積層されるように構成してもよい。
【0068】
また、接続用導電層を構成する上層及び下層の金属薄膜の成分は、第1実施例〜第5実施例に示した上層及び下層の成分を利用して、第6実施例のように任意の異なった組み合わせとしてもよい。また、下層及び上層の膜厚は、各実施例に示した例に限らずに、略1〜14μmに選ぶことにより略同様な効果を得ることができる。
【0069】
【発明の効果】
以上説明したように、この発明の電子部品によれば、パッケージから複数の外部端子が引き出され、各外部端子の表面には、SnあるいはSnと他の金属との低融点合金から成る下層と、この下層上に形成されたSn以外の単一金属から成る応力緩和層と、この応力緩和層上に形成されたSnあるいはSnと他の金属との低融点合金から成る上層とから構成された金属薄膜から成る接続用導電層が形成されているので、下層及び上層の結晶格子中の格子欠陥や歪みに起因する内部圧縮応力は、応力緩和層とSnとにより形成された金属間化合物により緩和される。
したがって、PbフリーでSn系合金から成る低融点の金属薄膜から成る接続用導電層をめっきにより形成する場合、特殊な評価条件下においてもウィスカーの発生を零にすることができる。
【図面の簡単な説明】
【図1】この発明の第1実施例である電子部品の構成を示す斜視図である。
【図2】図1のA−A矢視断面図である。
【図3】同電子部品の一部の断面構造を概略的に示す図である。
【図4】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図5】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図6】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図7】この発明の第2実施例である電子部品の一部の断面構造を概略的に示す図である。
【図8】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図9】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図10】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図11】この発明の第3実施例である電子部品の一部の断面構造を概略的に示す図である。
【図12】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図13】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図14】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図15】この発明の第4実施例である電子部品の一部の断面構造を概略的に示す図である。
【図16】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図17】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図18】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図19】この発明の第5実施例である電子部品の一部の断面構造を概略的に示す図である。
【図20】同電子部品に対する温度サイクル試験施行前後のウィスカーの発生を評価した結果を示す図である。
【図21】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図22】同電子部品に対する温度サイクル試験施行前後の金属薄膜の断面構造の変化を概略的に示す図である。
【図23】この発明による電子部品に対する温度サイクル試験施行前後のウィスカーの発生状況及び結晶形態の変化をまとめ示す図である。
【図24】この発明が適用される電子部品の例を示す斜視図である。
【図25】従来の電子部品の一部の断面構造を概略的に示す図である。
【図26】従来の電子部品の一部の断面構造を概略的に示す図である。
【符号の説明】
1 パッケージ
2 リード(外部端子)
3、11、13、15、17 接続用導電層
3A、11A、13A、15A、17A 下層
3B、11B、13B、15B、17B 応力緩和層
3C、11C、13C、15C、17C 上層
4 ICチップ
5 タブ
6 パッド電極
7 ボンディングワイヤ
8、12、14、16、18 析出層
10 電子部品
21 挿入実装型のトランジスタ
22 表面実装型のトランジスタ
23 電解コンデンサ
Claims (12)
- 外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品であって、
前記接続用導電層は、SnあるいはSnと他の金属との低融点合金から成る低融点合金層と、Sn以外の単一金属から成る応力緩和層とが、交互に少なくとも3層以上積層されるように構成されることを特徴とする電子部品。 - 前記他の金属は、Bi、AgあるいはCuであることを特徴とする請求項1記載の電子部品。
- 前記単一金属から成る応力緩和層は、Cu、Au、Ag、PdあるいはNiであることを特徴とする請求項1又は2記載の電子部品。
- 外部端子の表面にSnを主成分とする金属薄膜から成る接続用導電層が形成される電子部品であって、
前記接続用導電層は、前記外部端子の表面に形成されたSnあるいはSnと他の金属との低融点合金から成る下層と、該下層上に形成された前記Sn以外の単一金属から成る応力緩和層と、該応力緩和層上に形成された前記SnあるいはSnと他の金属との低融点合金から成る上層とから構成されることを特徴とする電子部品。 - 前記他の金属は、Bi、AgあるいはCuであることを特徴とする請求項4記載の電子部品。
- 前記下層の前記低融点合金と、前記上層の前記低融点合金との成分が異なることを特徴とする請求項4又は5記載の電子部品。
- 前記応力緩和層は、前記Snと金属間化合物を形成する単一金属から成ることを特徴とする請求項4、5又は6記載の電子部品。
- 前記単一金属は、Cu、Au、Ag、PdあるいはNiであることを特徴とする請求項7記載の電子部品。
- 前記下層を第一層、前記応力緩和層を第二層及び前記上層を第三層とした場合、前記上層上に、第四層以上の金属薄膜が形成されることを特徴とする請求項4乃至8のいずれか1に記載の電子部品。
- 前記金属薄膜が四層以上に形成された前記接続用導電層において、連続する3つの層が、請求項4乃至8のいずれか1に記載の構造を有することを特徴とする請求項9記載の電子部品。
- 前記下層及び前記上層の膜厚は、1〜14μmであることを特徴とする請求項4乃至10のいずれか1に記載の電子部品。
- 前記接続用導電層を構成する各層は、めっきにより形成されたものであることを特徴とする請求項1乃至11のいずれか1に記載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293821A JP2004128399A (ja) | 2002-10-07 | 2002-10-07 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293821A JP2004128399A (ja) | 2002-10-07 | 2002-10-07 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128399A true JP2004128399A (ja) | 2004-04-22 |
Family
ID=32284620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293821A Pending JP2004128399A (ja) | 2002-10-07 | 2002-10-07 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128399A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108666A (ja) * | 2004-10-05 | 2006-04-20 | Samsung Techwin Co Ltd | 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法 |
DE112007002936T5 (de) | 2007-01-04 | 2009-10-08 | Toyota Jidosha Kabushiki Kaisha, Toyota-shi | Plattierelement und Verfahren zum Herstellen desselben |
JP2013084875A (ja) * | 2011-10-06 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
WO2014097723A1 (ja) * | 2012-12-17 | 2014-06-26 | 日立オートモティブシステムズ株式会社 | 物理量センサ |
JP5946943B1 (ja) * | 2015-07-10 | 2016-07-06 | アルス株式会社 | 半導体パッケージ |
-
2002
- 2002-10-07 JP JP2002293821A patent/JP2004128399A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108666A (ja) * | 2004-10-05 | 2006-04-20 | Samsung Techwin Co Ltd | 半導体リードフレームと、それを備える半導体パッケージと、それをメッキする方法 |
DE112007002936T5 (de) | 2007-01-04 | 2009-10-08 | Toyota Jidosha Kabushiki Kaisha, Toyota-shi | Plattierelement und Verfahren zum Herstellen desselben |
US8021761B2 (en) | 2007-01-04 | 2011-09-20 | Toyota Jidosha Kabushiki Kaisha | Plating member |
JP2013084875A (ja) * | 2011-10-06 | 2013-05-09 | Samsung Electro-Mechanics Co Ltd | 積層セラミックキャパシタ及びその製造方法 |
JP2017163168A (ja) * | 2011-10-06 | 2017-09-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその製造方法 |
WO2014097723A1 (ja) * | 2012-12-17 | 2014-06-26 | 日立オートモティブシステムズ株式会社 | 物理量センサ |
JP2014119330A (ja) * | 2012-12-17 | 2014-06-30 | Hitachi Automotive Systems Ltd | 物理量センサ |
US9851233B2 (en) | 2012-12-17 | 2017-12-26 | Hitachi Automotive Systems, Ltd. | Physical quantity sensor |
JP5946943B1 (ja) * | 2015-07-10 | 2016-07-06 | アルス株式会社 | 半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3546961B2 (ja) | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ | |
US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
KR101807878B1 (ko) | 반도체 장치 | |
US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
JP2576830B2 (ja) | リードフレーム | |
JP2009526381A (ja) | 半導体qfn/sonデバイス用のアルミニウム・リードフレーム | |
KR20010093652A (ko) | 반도체장치 및 그 제조방법 | |
JP2007005368A (ja) | 半導体装置の製造方法 | |
KR100710090B1 (ko) | 반도체 장치용 알루미늄 리드 프레임과 제조 방법 | |
USH498H (en) | Electronic component including soldered electrical leads | |
US20040262719A1 (en) | Lead frame for semiconductor packages | |
JP4345679B2 (ja) | 半導体装置搭載用配線基板の製造方法 | |
JP4819304B2 (ja) | 半導体パッケージ | |
JP2004128399A (ja) | 電子部品 | |
US7235309B2 (en) | Electronic device having external terminals with lead-free metal thin film formed on the surface thereof | |
KR100203334B1 (ko) | 다층도금 리드프레임 | |
KR100544274B1 (ko) | 스터드 범프용 기판의 금속 적층구조 | |
JPH04312937A (ja) | 半導体装置及びその製造方法 | |
US20080230915A1 (en) | SEMICONDUCTOR PACKAGE USING WIRES CONSISTING OF Ag OR Ag ALLOY | |
KR0183652B1 (ko) | 반도체 리드프레임 | |
KR100908432B1 (ko) | 인쇄회로기판 및 이를 구비한 전자소자 패키지 | |
JPH11186483A (ja) | 半導体装置用リードフレーム | |
JP2743567B2 (ja) | 樹脂封止型集積回路 | |
JPH04335558A (ja) | 半導体装置 |