JP2006261552A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006261552A JP2006261552A JP2005079608A JP2005079608A JP2006261552A JP 2006261552 A JP2006261552 A JP 2006261552A JP 2005079608 A JP2005079608 A JP 2005079608A JP 2005079608 A JP2005079608 A JP 2005079608A JP 2006261552 A JP2006261552 A JP 2006261552A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- stress buffer
- semiconductor device
- wiring layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 回路の高密度化等に伴う配線層の微細化傾向にあって、配線の信頼性を一層高めることのできる半導体装置の提供。
【解決手段】 半導体基板１上に導電性を有する配線層２が形成され、この配線層２上にパッシベーション層３が覆い形成される半導体装置において、パッシベーション層３を、応力緩衝層４を介して配線層２上に覆い形成する。導電性を有する応力緩衝層４を、熱膨張係数が配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し（第１要素）、かつ金との化学反応性の低い（第２要素）導電材料とした。応力緩衝層４の第１要素により、温度サイクルによって配線層２に生じる熱応力の影響をパッシベーション層３が受けにくくなり、パッシベーション層３の亀裂、配線層不良の発生が防止され、第２要素により、ボンディング時における金ワイヤ７１との金属間化合物の生成、ボンディング不良の発生が防止され、配線の信頼性が一層高められる。
【選択図】 図７
【解決手段】 半導体基板１上に導電性を有する配線層２が形成され、この配線層２上にパッシベーション層３が覆い形成される半導体装置において、パッシベーション層３を、応力緩衝層４を介して配線層２上に覆い形成する。導電性を有する応力緩衝層４を、熱膨張係数が配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し（第１要素）、かつ金との化学反応性の低い（第２要素）導電材料とした。応力緩衝層４の第１要素により、温度サイクルによって配線層２に生じる熱応力の影響をパッシベーション層３が受けにくくなり、パッシベーション層３の亀裂、配線層不良の発生が防止され、第２要素により、ボンディング時における金ワイヤ７１との金属間化合物の生成、ボンディング不良の発生が防止され、配線の信頼性が一層高められる。
【選択図】 図７
Description
本発明は、半導体基板上に導電性を有する配線層が形成され、その上方にパッシベーション層が覆い形成される半導体装置及びその製造方法に関するものである。
従来から、半導体基板の表面に形成された絶縁膜、例えばシリコン基板の表面に形成された酸化シリコン等の絶縁膜上に、導電性を有する金属（アルミニウム）配線層が形成される半導体装置がある。
このような半導体装置においては、上記金属配線層の形成後に、その表面を機械的損傷、化学薬品等による化学的損傷や静電破壊等の電気的損傷から保護し、あるいはその金属配線層に導通する半導体素子を静電破壊等の電気的損傷から保護するために、パッシベーション層が覆い形成される。
このような半導体装置においては、上記金属配線層の形成後に、その表面を機械的損傷、化学薬品等による化学的損傷や静電破壊等の電気的損傷から保護し、あるいはその金属配線層に導通する半導体素子を静電破壊等の電気的損傷から保護するために、パッシベーション層が覆い形成される。
このパッシベーション層は、シリコン窒化膜等からなるが、その下部に存在する厚くて広い金属配線層から受ける応力が小さく、亀裂が入りやすい。特に、パッケージング工程等で外部衝撃を受けると、パッシベーション層に亀裂が入り、金属配線層を破断させる虞がある。このため従来、上記亀裂の防止用に、上記金属配線層及びパッシベーション層相互間に応力緩和層を介在させた半導体装置が提案された（特許文献１参照）。
特許文献１に記載の半導体装置によれば、応力緩和層が、金属配線層によるパッシベーション層での応力を、高い硬度を有しながら緩和するので、パッケージング工程でパッシベーション層に亀裂が入ることを防止できる。しかし、パッシベーション層の亀裂発生の要因は上記のような外部衝撃のみならず、その他の要因からも生じ得るが、特許文献１に開示された技術では、これについて何ら配慮がされていなかった。
その一方で、車載用等に用いられる半導体装置は、近年、大電流で駆動する傾向が高まり、したがってその配線層での局所的な発熱量も増加してきた。
このため配線層は、上記パッシベーション層の亀裂発生に起因する亀裂等の不良を生じさせる危険が更に増した。また、配線に流す電流量の増大により、上記亀裂等の不良の発生を含め、配線の信頼性を低下させる要因を増大させ、したがって従来、配線の信頼性を一層高めることのできる半導体装置が要望されていた。
その一方で、車載用等に用いられる半導体装置は、近年、大電流で駆動する傾向が高まり、したがってその配線層での局所的な発熱量も増加してきた。
このため配線層は、上記パッシベーション層の亀裂発生に起因する亀裂等の不良を生じさせる危険が更に増した。また、配線に流す電流量の増大により、上記亀裂等の不良の発生を含め、配線の信頼性を低下させる要因を増大させ、したがって従来、配線の信頼性を一層高めることのできる半導体装置が要望されていた。
本発明は、上記のような要望に鑑みなされたもので、配線に流す電流量の増大化に伴い、配線の信頼性を一層高めることのできる半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、特許請求の範囲の請求項１に記載の発明は、半導体基板上に導電性を有する配線層が形成され、この配線層上にパッシベーション層が覆い形成される半導体装置において、前記パッシベーション層は導電性を有する応力緩衝層を介して前記配線層上の少なくとも一部の領域に覆い形成され、前記応力緩衝層は、熱膨張係数が前記配線層及びパッシベーション層の各熱膨張係数の中間値を示し、かつ金との化学反応性の低い導電材料からなることを特徴とする。
特許請求の範囲の請求項２に記載の発明は、請求項１に記載の発明において、前記応力緩衝層は半導体基板の厚さ方向に異なる熱膨張係数の導電材料から形成されており、パッシベーション層側に位置する導電材料の熱膨張係数が配線層側に位置する導電材料の熱膨張係数よりも小さことを特徴とする。
特許請求の範囲の請求項３に記載の発明は、請求項１又は２に記載の発明において、前記応力緩衝層は、複数層からなり、各応力緩衝層の熱膨張係数が、隣接する二層の各熱膨張係数の中間値を示す導電材料からなることを特徴とする。
特許請求の範囲の請求項４に記載の発明は、請求項１又は２に記載の発明において、前記応力緩衝層は、チタンを主成分とする単一層、又は配線層側に位置するニッケルを主成分とする層とパッシベーション層側に位置するチタンを主成分とする層との二層からなることを特徴とする。
特許請求の範囲の請求項５に記載の発明は、請求項１〜４のいずれかに記載の半導体装置において、前記配線層はアルミニウムを主成分とする層からなり、パッシベーション層は、シリコン窒化膜及び／又はシリコン酸化膜からなることを特徴とする。
特許請求の範囲の請求項６に記載の半導体装置の製造方法は、半導体基板上に導電性を有する配線層を形成する第１工程と、前記配線層上に、導電性を有すると共に金との化学反応性の低い応力緩衝層を形成する第２工程と、前記応力緩衝層上にパッシベーション層を形成する第３工程とを備え、前記応力緩衝層は、その熱膨張係数が前記配線層及びパッシベーション層の各熱膨張係数の中間値を有することを特徴とする。
特許請求の範囲の請求項２に記載の発明は、請求項１に記載の発明において、前記応力緩衝層は半導体基板の厚さ方向に異なる熱膨張係数の導電材料から形成されており、パッシベーション層側に位置する導電材料の熱膨張係数が配線層側に位置する導電材料の熱膨張係数よりも小さことを特徴とする。
特許請求の範囲の請求項３に記載の発明は、請求項１又は２に記載の発明において、前記応力緩衝層は、複数層からなり、各応力緩衝層の熱膨張係数が、隣接する二層の各熱膨張係数の中間値を示す導電材料からなることを特徴とする。
特許請求の範囲の請求項４に記載の発明は、請求項１又は２に記載の発明において、前記応力緩衝層は、チタンを主成分とする単一層、又は配線層側に位置するニッケルを主成分とする層とパッシベーション層側に位置するチタンを主成分とする層との二層からなることを特徴とする。
特許請求の範囲の請求項５に記載の発明は、請求項１〜４のいずれかに記載の半導体装置において、前記配線層はアルミニウムを主成分とする層からなり、パッシベーション層は、シリコン窒化膜及び／又はシリコン酸化膜からなることを特徴とする。
特許請求の範囲の請求項６に記載の半導体装置の製造方法は、半導体基板上に導電性を有する配線層を形成する第１工程と、前記配線層上に、導電性を有すると共に金との化学反応性の低い応力緩衝層を形成する第２工程と、前記応力緩衝層上にパッシベーション層を形成する第３工程とを備え、前記応力緩衝層は、その熱膨張係数が前記配線層及びパッシベーション層の各熱膨張係数の中間値を有することを特徴とする。
特許請求の範囲の請求項１に記載の発明は、配線層上にパッシベーション層が覆い形成される半導体装置において、配線層及びパッシベーション層相互間に、熱膨張係数が配線層及びパッシベーション層の各熱膨張係数の中間値を示し、かつ金との化学反応性の低い導電材料からなる応力緩衝層を位置させた。これによれば、温度サイクルにより生じる熱応力によるパッシベーション層の亀裂発生を防止でき、したがって配線層の不良の発生を防止できる。また、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止でき、半導体装置の配線の信頼性を一層高めることができる。
同請求項２に記載の発明によれば、応力緩衝層が一層又は複数層の請求項１に記載の半導体装置を実現できる。応力緩衝層が一層であっても複数層であっても、パッシベーション層側に位置する導電材料の熱膨張係数が配線層側に位置する導電材料の熱膨張係数よりも小さければよい。
同請求項３に記載の発明によれば、応力緩衝層が複数層の請求項１又は２に記載の半導体装置を実現できる。この場合、各応力緩衝層を、その熱膨張係数が隣接する二層の各熱膨張係数の中間値を示す導電材料としたので、熱応力によるパッシベーション層の亀裂発生を有効に防止でき、したがって配線層の不良の発生を有効に防止でき、半導体装置の配線の信頼性を一層高めることができる。
同請求項４に記載の発明では、請求項１又は２に記載の発明において、応力緩衝層を、チタンを主成分とする単一層とし、又は配線層側に位置するニッケルを主成分とする層とパッシベーション層側に位置するチタンを主成分とする層との二層とした。これによれば、応力緩衝層が一層，二層いずれの構成であっても、金ワイヤボンディングが施される層は金との化学反応性の低いチタン層となり、金ワイヤとの金属間化合物の生成を防止できる。一般的な半導体装置において、金ワイヤボンディングが施されるアルミニウム層（膜）と比較した場合の、この請求項３に記載の発明による上記化合物の生成防止効果は極めて大である。また上記二層は、ニッケル層→チタン層の順で熱膨張係数が小さくなっており、この請求項３に記載の発明における、パッシベーション層の亀裂発生のより有効な防止効果を有し、配線の信頼性の向上を具体的に実現できる。
同請求項５に記載の発明では、請求項１〜４のいずれかに記載の発明において、配線層をアルミニウムを主成分とする層とし、パッシベーション層をシリコン窒化膜及び／又はシリコン酸化膜とした。これによれば、温度サイクルにより生じる熱応力によるパッシベーション層の亀裂発生をより有効に防止でき、したがって配線層の不良の発生を有効に防止できる。また、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成をより有効に防止でき、したがって半導体装置の配線の信頼性を一層高めることができる。
同請求項６に記載の発明によれば、温度サイクルにより生じる熱応力によるパッシベーション層の亀裂発生を有効に防止でき、したがって配線層の不良の発生を有効に防止でき、また、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止でき、したがって配線の信頼性の高い半導体装置を製造できる。
同請求項２に記載の発明によれば、応力緩衝層が一層又は複数層の請求項１に記載の半導体装置を実現できる。応力緩衝層が一層であっても複数層であっても、パッシベーション層側に位置する導電材料の熱膨張係数が配線層側に位置する導電材料の熱膨張係数よりも小さければよい。
同請求項３に記載の発明によれば、応力緩衝層が複数層の請求項１又は２に記載の半導体装置を実現できる。この場合、各応力緩衝層を、その熱膨張係数が隣接する二層の各熱膨張係数の中間値を示す導電材料としたので、熱応力によるパッシベーション層の亀裂発生を有効に防止でき、したがって配線層の不良の発生を有効に防止でき、半導体装置の配線の信頼性を一層高めることができる。
同請求項４に記載の発明では、請求項１又は２に記載の発明において、応力緩衝層を、チタンを主成分とする単一層とし、又は配線層側に位置するニッケルを主成分とする層とパッシベーション層側に位置するチタンを主成分とする層との二層とした。これによれば、応力緩衝層が一層，二層いずれの構成であっても、金ワイヤボンディングが施される層は金との化学反応性の低いチタン層となり、金ワイヤとの金属間化合物の生成を防止できる。一般的な半導体装置において、金ワイヤボンディングが施されるアルミニウム層（膜）と比較した場合の、この請求項３に記載の発明による上記化合物の生成防止効果は極めて大である。また上記二層は、ニッケル層→チタン層の順で熱膨張係数が小さくなっており、この請求項３に記載の発明における、パッシベーション層の亀裂発生のより有効な防止効果を有し、配線の信頼性の向上を具体的に実現できる。
同請求項５に記載の発明では、請求項１〜４のいずれかに記載の発明において、配線層をアルミニウムを主成分とする層とし、パッシベーション層をシリコン窒化膜及び／又はシリコン酸化膜とした。これによれば、温度サイクルにより生じる熱応力によるパッシベーション層の亀裂発生をより有効に防止でき、したがって配線層の不良の発生を有効に防止できる。また、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成をより有効に防止でき、したがって半導体装置の配線の信頼性を一層高めることができる。
同請求項６に記載の発明によれば、温度サイクルにより生じる熱応力によるパッシベーション層の亀裂発生を有効に防止でき、したがって配線層の不良の発生を有効に防止でき、また、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止でき、したがって配線の信頼性の高い半導体装置を製造できる。
以下、本発明の実施の形態を図面に基づき説明する。なお、各図間において、同一符号は同一又は相当部分を示す。
図１は、本発明による半導体装置の一実施形態の要部を示す断面図である。
この図において、１は、例えばＭＯＳ形トランジスタ等の半導体素子が形成されたシリコン基板等の半導体基板である。この半導体基板１上、より正確には基板表面に形成された絶縁膜上には、導電性を有する金属からなる配線層、ここではアルミニウムを主成分とする配線層（アルミニウム配線層）２が形成されている。
アルミニウム配線層２上には、このアルミニウム配線層２の表面を機械的損傷、化学的損傷や電気的損傷から保護し、あるいはそのアルミニウム配線層２に導通する上記半導体素子を静電破壊等の電気的損傷から保護するためのパッシベーション層３が覆い形成される。この場合、パッシベーション層３は導電性を有する応力緩衝層４を介してアルミニウム配線層２上に覆い形成される。パッシベーション層３がアルミニウム配線層２上を覆う領域は、同配線層２の一部であってもよい。
図１は、本発明による半導体装置の一実施形態の要部を示す断面図である。
この図において、１は、例えばＭＯＳ形トランジスタ等の半導体素子が形成されたシリコン基板等の半導体基板である。この半導体基板１上、より正確には基板表面に形成された絶縁膜上には、導電性を有する金属からなる配線層、ここではアルミニウムを主成分とする配線層（アルミニウム配線層）２が形成されている。
アルミニウム配線層２上には、このアルミニウム配線層２の表面を機械的損傷、化学的損傷や電気的損傷から保護し、あるいはそのアルミニウム配線層２に導通する上記半導体素子を静電破壊等の電気的損傷から保護するためのパッシベーション層３が覆い形成される。この場合、パッシベーション層３は導電性を有する応力緩衝層４を介してアルミニウム配線層２上に覆い形成される。パッシベーション層３がアルミニウム配線層２上を覆う領域は、同配線層２の一部であってもよい。
上記応力緩衝層４は、その熱膨張係数がアルミニウム配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し、かつ、金（Ａｕ）との化学反応性の低い導電材料からなる。
この応力緩衝層４は、金ワイヤボンディングが施され、金ワイヤと配線層２とを電気的に接続させる導電体として機能させることから、上記のように導電性を有する。
またこの応力緩衝層４が、アルミニウム配線層２及びパッシベーション層３のいずれにも密着して積層形成されることは勿論である。
上記のように応力緩衝層４が、その熱膨張係数を配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し、かつ、金との化学反応性の低い導電材料で形成したことによれば、半導体装置の配線の信頼性を一層高めることができる。
すなわち、応力緩衝層４の熱膨張係数を、配線層２及びパッシベーション層３の各熱膨張係数の中間値としたので、アルミニウム配線層２及びパッシベーション層３間において生じる熱応力が緩和される。したがって、本半導体装置の製造工程における温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生を防止でき、したがって配線層の不良の発生を防止できる。また、金ワイヤボンディングが施される応力緩衝層４を、金との化学反応性の低い導電材料で形成したので、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止できる。上記化合物は、導電性を低下させ、あるいはボンディング不良の要因となるものであり、この化合物の生成を防止できることによれば、上記配線層の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
この応力緩衝層４は、金ワイヤボンディングが施され、金ワイヤと配線層２とを電気的に接続させる導電体として機能させることから、上記のように導電性を有する。
またこの応力緩衝層４が、アルミニウム配線層２及びパッシベーション層３のいずれにも密着して積層形成されることは勿論である。
上記のように応力緩衝層４が、その熱膨張係数を配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し、かつ、金との化学反応性の低い導電材料で形成したことによれば、半導体装置の配線の信頼性を一層高めることができる。
すなわち、応力緩衝層４の熱膨張係数を、配線層２及びパッシベーション層３の各熱膨張係数の中間値としたので、アルミニウム配線層２及びパッシベーション層３間において生じる熱応力が緩和される。したがって、本半導体装置の製造工程における温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生を防止でき、したがって配線層の不良の発生を防止できる。また、金ワイヤボンディングが施される応力緩衝層４を、金との化学反応性の低い導電材料で形成したので、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止できる。上記化合物は、導電性を低下させ、あるいはボンディング不良の要因となるものであり、この化合物の生成を防止できることによれば、上記配線層の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
なお上記応力緩衝層４は、単一層のみならず複数層で形成してもよく、複数層で形成するときは、各応力緩衝層４の熱膨張係数が、隣接する二層の各熱膨張係数の中間値を示す導電材料からなる。
ここで、隣接する二層とは、当該応力緩衝層４の直上、直下の二層を指す。具体的には、最下層（第１層目）の応力緩衝層４につきアルミニウム配線層２と第２層目の応力緩衝層４、また、中間層の応力緩衝層４につきその直上、直下の２つの応力緩衝層４，４、更に、最上層の応力緩衝層４につきその直下の応力緩衝層４とパッシベーション層３の二層を指す。応力緩衝層４は、上記のような二層の各熱膨張係数の中間値を示す熱膨張係数を有する導電材料からなる。
ここで、隣接する二層とは、当該応力緩衝層４の直上、直下の二層を指す。具体的には、最下層（第１層目）の応力緩衝層４につきアルミニウム配線層２と第２層目の応力緩衝層４、また、中間層の応力緩衝層４につきその直上、直下の２つの応力緩衝層４，４、更に、最上層の応力緩衝層４につきその直下の応力緩衝層４とパッシベーション層３の二層を指す。応力緩衝層４は、上記のような二層の各熱膨張係数の中間値を示す熱膨張係数を有する導電材料からなる。
本実施形態では、応力緩衝層４はアルミニウム配線層２側に位置する、ニッケルを主成分とする層（ニッケル層）４１と、パッシベーション層３側に位置する、チタンを主成分とする層（チタン層）４２との二層からなる。
応力緩衝層４を、ニッケル層４１、チタン層４２としたのは、これらの熱膨張係数はいずれもアルミニウム配線層２の熱膨張係数より小さく、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなるパッシベーション層（Ｐ・ＳｉＮ／Ｐ・ＳｉＯ層）３の熱膨張係数より大きいからである。つまり熱膨張係数が、アルミニウム配線層２、応力緩衝層４及びパッシベーション層３の順で漸減する積層形態となるからである。
図２は、上記の各層２，４１，４２，３を形成するアルミニウム、ニッケル及びチタンの各合金（図中、Ａｌ，Ｎｉ，Ｔｉで表す）、並びにシリコン窒化膜／シリコン酸化膜（図中、Ｐ・ＳｉＮ／Ｐ・ＳｉＯで表す）の熱膨張係数の一例を示す図である。
この図によれば、アルミニウム配線層２：Ａｌ→応力緩衝層４（ニッケル層４１：Ｎｉ、チタン層４２：Ｔｉ）→パッシベーション層３（シリコン窒化膜：Ｐ・ＳｉＮ／シリコン酸化膜：Ｐ・ＳｉＯ）の順で熱膨張係数が小さくなっているのが分かる。
以上の積層形態によると応力緩衝層４により、アルミニウム配線層２及びパッシベーション層３間において生じる熱応力が有効に緩和されるので、本半導体装置の製造工程における温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生を有効に防止でき、したがって配線層２の不良の発生を確実に防止できる。
応力緩衝層４を、ニッケル層４１、チタン層４２としたのは、これらの熱膨張係数はいずれもアルミニウム配線層２の熱膨張係数より小さく、シリコン窒化膜やシリコン酸化膜、あるいはそれらの積層膜からなるパッシベーション層（Ｐ・ＳｉＮ／Ｐ・ＳｉＯ層）３の熱膨張係数より大きいからである。つまり熱膨張係数が、アルミニウム配線層２、応力緩衝層４及びパッシベーション層３の順で漸減する積層形態となるからである。
図２は、上記の各層２，４１，４２，３を形成するアルミニウム、ニッケル及びチタンの各合金（図中、Ａｌ，Ｎｉ，Ｔｉで表す）、並びにシリコン窒化膜／シリコン酸化膜（図中、Ｐ・ＳｉＮ／Ｐ・ＳｉＯで表す）の熱膨張係数の一例を示す図である。
この図によれば、アルミニウム配線層２：Ａｌ→応力緩衝層４（ニッケル層４１：Ｎｉ、チタン層４２：Ｔｉ）→パッシベーション層３（シリコン窒化膜：Ｐ・ＳｉＮ／シリコン酸化膜：Ｐ・ＳｉＯ）の順で熱膨張係数が小さくなっているのが分かる。
以上の積層形態によると応力緩衝層４により、アルミニウム配線層２及びパッシベーション層３間において生じる熱応力が有効に緩和されるので、本半導体装置の製造工程における温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生を有効に防止でき、したがって配線層２の不良の発生を確実に防止できる。
上記のように応力緩衝層４を、ニッケル層４１及びチタン層４２の二層とした場合において、ニッケル層４１をアルミニウム配線層２側に位置させ、チタン層４２をパッシベーション層３側に位置させたのは、ニッケル層４１の熱膨張係数がチタン層４２の熱膨張係数より大きいからである。つまり、共に応力緩衝層４であり、熱応力の緩衝に用いるニッケル層４１及びチタン層４２の個々の熱膨張係数を含めても、アルミニウム配線層２からパッシベーション層３に向かう全層２，４１，４２，３を通して、この順で漸減する積層形態となるからである（図２参照）。
これによると、応力緩衝層４（ニッケル層４１，チタン層４２）における、アルミニウム配線層２及びパッシベーション層３間に生じる熱応力をより有効に緩和させ得、上記温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生をより有効に防止でき、したがって配線層２の不良の発生を確実に防止できる。
特に、半導体装置の主配線層をなすアルミニウム配線層２の全面をニッケル層４１，チタン層４２で覆うことによれば、温度サイクルで生じるアルミニウム配線層２の体積変動が有効に抑制される。また、パッシベーション層３に近づくにしたがい、各層４１，４２の熱膨張係数を徐々に小さくした（チタン層４２をパッシベーション層３側にした）ことによれば、アルミニウム配線層２のストレスマイグレーションが抑制され、これらの効果によって、パッシベーション層３は、その剥離が防止され、亀裂発生が防止される。
応力緩衝層４の応力方向は、アルミニウム配線層２の応力方向（引張応力）と同じであることが望ましいが、本実施形態においては、ニッケル層４１及びチタン層４２共に引張応力であってアルミニウム配線層２と同じであり、温度サイクル時にアルミニウム配線層２に与えるストレスは小さい。
これによると、応力緩衝層４（ニッケル層４１，チタン層４２）における、アルミニウム配線層２及びパッシベーション層３間に生じる熱応力をより有効に緩和させ得、上記温度サイクル時に生じる上記熱応力によるパッシベーション層３の亀裂発生をより有効に防止でき、したがって配線層２の不良の発生を確実に防止できる。
特に、半導体装置の主配線層をなすアルミニウム配線層２の全面をニッケル層４１，チタン層４２で覆うことによれば、温度サイクルで生じるアルミニウム配線層２の体積変動が有効に抑制される。また、パッシベーション層３に近づくにしたがい、各層４１，４２の熱膨張係数を徐々に小さくした（チタン層４２をパッシベーション層３側にした）ことによれば、アルミニウム配線層２のストレスマイグレーションが抑制され、これらの効果によって、パッシベーション層３は、その剥離が防止され、亀裂発生が防止される。
応力緩衝層４の応力方向は、アルミニウム配線層２の応力方向（引張応力）と同じであることが望ましいが、本実施形態においては、ニッケル層４１及びチタン層４２共に引張応力であってアルミニウム配線層２と同じであり、温度サイクル時にアルミニウム配線層２に与えるストレスは小さい。
本実施形態において、チタン層４２をパッシベーション層３側に位置させたのは、上記のように熱応力によるパッシベーション層３の亀裂発生をより有効に防止することに加えて、次のような利点を有するからである。
すなわち、半導体装置の製造工程には、金ワイヤと配線層２とを電気的に接続させるための金ワイヤボンディング工程を含むが、一般的に配線層２として用いられるアルミニウムはワイヤボンディング時に加熱される温度である２００℃程度から反応が活性化され、一方、チタンが活性化するのは６００℃程度であって、チタン層４２は金との化学反応性の低い導電材料として好適である。したがって、パッシベーション層の直下にチタン層４２が位置するように積層形成されている。
これによると、パッシベーション層３の一部が除去され露出されて金ワイヤボンディングが施される対象はチタン層４２、つまり金との化学反応性の低い導電材料となり、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止できる。したがって、上記配線層２の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
なお応力緩衝層４は、金ワイヤボンディングが施され、金ワイヤと配線層２とを電気的に接続させる導電体として機能させることから、上記のように導電性を有する。
すなわち、半導体装置の製造工程には、金ワイヤと配線層２とを電気的に接続させるための金ワイヤボンディング工程を含むが、一般的に配線層２として用いられるアルミニウムはワイヤボンディング時に加熱される温度である２００℃程度から反応が活性化され、一方、チタンが活性化するのは６００℃程度であって、チタン層４２は金との化学反応性の低い導電材料として好適である。したがって、パッシベーション層の直下にチタン層４２が位置するように積層形成されている。
これによると、パッシベーション層３の一部が除去され露出されて金ワイヤボンディングが施される対象はチタン層４２、つまり金との化学反応性の低い導電材料となり、金ワイヤボンディング時における金ワイヤとの金属間化合物の生成を防止できる。したがって、上記配線層２の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
なお応力緩衝層４は、金ワイヤボンディングが施され、金ワイヤと配線層２とを電気的に接続させる導電体として機能させることから、上記のように導電性を有する。
上述実施形態において、応力緩衝層４をなすニッケル層４１及びチタン層４２は共に導電性を有し、アルミニウム配線層２と金ワイヤとの電気的な接続を阻害することはなく、その一方で、両層４１，４２は副配線層としても機能するという利点がある。
更に、応力緩衝層４を二層構造とした場合に、ニッケル層４１及びチタン層４２を用いたことによれば、ニッケル層４１はアルミニウム配線層２及びチタン層４２のいずれに対しても、また、チタン層４２はニッケル層４１及びパッシベーション層３（シリコン窒化膜／シリコン酸化膜）のいずれに対しても、各々高い密着性をもって積層形成できる。
アルミニウム配線層２を覆う層をニッケル層４１としたのは、これによる応力緩衝層４の形成と共に、アルミニウム配線層２の腐食耐性も向上させるためである。
応力緩衝層４を単一層で形成する場合には、チタン層４２が選択されるが、これも上述した応力緩衝層４を層４１，４２の二層とした場合と同じ理由による。つまり、配線層２からパッシベーション層３に向かって順に熱膨張係数が減少する積層形態となることと、チタン層４２は、金との化学反応性の低い導電材料として好適であることによる。
更に、応力緩衝層４を二層構造とした場合に、ニッケル層４１及びチタン層４２を用いたことによれば、ニッケル層４１はアルミニウム配線層２及びチタン層４２のいずれに対しても、また、チタン層４２はニッケル層４１及びパッシベーション層３（シリコン窒化膜／シリコン酸化膜）のいずれに対しても、各々高い密着性をもって積層形成できる。
アルミニウム配線層２を覆う層をニッケル層４１としたのは、これによる応力緩衝層４の形成と共に、アルミニウム配線層２の腐食耐性も向上させるためである。
応力緩衝層４を単一層で形成する場合には、チタン層４２が選択されるが、これも上述した応力緩衝層４を層４１，４２の二層とした場合と同じ理由による。つまり、配線層２からパッシベーション層３に向かって順に熱膨張係数が減少する積層形態となることと、チタン層４２は、金との化学反応性の低い導電材料として好適であることによる。
次に、本発明による半導体装置の製造方法の一実施形態を図３〜図６を参照して説明する。なお、図３〜図６は各製造工程における半導体装置の要部断面図である。
まず図３に示すように、半導体基板１上に、導電性を有する配線層、本実施形態ではアルミニウムを主成分とする配線層（アルミニウム配線層）２を形成する（第１工程）。
「アルミニウムを主成分とする」とは、純粋なアルミニウムだけではなく、シリコン（Ｓｉ），銅（Ｃｕ），チタン（Ｔｉ）等を添加したアルミニウム合金であってもよいことを意味する。
アルミニウム配線層２の厚さ（膜厚）は、この配線層２がパワー配線である場合に３〜４μｍ程度である。アルミニウム配線層２は、例えばスパッタリングによって半導体基板１上に形成される。パターニング方法は、この種の半導体装置製造方法に用いられる方法であれば、そのいずれの方法を用いてもよい。
まず図３に示すように、半導体基板１上に、導電性を有する配線層、本実施形態ではアルミニウムを主成分とする配線層（アルミニウム配線層）２を形成する（第１工程）。
「アルミニウムを主成分とする」とは、純粋なアルミニウムだけではなく、シリコン（Ｓｉ），銅（Ｃｕ），チタン（Ｔｉ）等を添加したアルミニウム合金であってもよいことを意味する。
アルミニウム配線層２の厚さ（膜厚）は、この配線層２がパワー配線である場合に３〜４μｍ程度である。アルミニウム配線層２は、例えばスパッタリングによって半導体基板１上に形成される。パターニング方法は、この種の半導体装置製造方法に用いられる方法であれば、そのいずれの方法を用いてもよい。
次に図４に示すように、第１工程で形成されたアルミニウム配線層２上に、導電性を有すると共に金との化学反応性の低い応力緩衝層４を形成する（第２工程）。
応力緩衝層４は、本実施形態では初めにニッケルを主成分とするニッケル層４１をアルミニウム配線層２上に覆い形成し、次にそのニッケル層４１上にチタンを主成分とするチタン層４２を覆い形成した二層構造である。
本実施形態では、ニッケル層４１，チタン層４２のいずれもスパッタリングによって下方の層２，４１上に形成（成膜）している。ニッケル層４１，チタン層４２の厚さ（膜厚）は、各々数百ｎｍ〜1μｍ程度とされるが、ニッケル層４１は熱応力が大きいのでできるだけ薄い方が望ましい。具体的には、装置製造環境での温度サイクル下においてテストを行い、後述するパッシベーション層３の亀裂の発生状況によって各層４１，４２の厚さが決められる。
応力緩衝層４は、本実施形態では初めにニッケルを主成分とするニッケル層４１をアルミニウム配線層２上に覆い形成し、次にそのニッケル層４１上にチタンを主成分とするチタン層４２を覆い形成した二層構造である。
本実施形態では、ニッケル層４１，チタン層４２のいずれもスパッタリングによって下方の層２，４１上に形成（成膜）している。ニッケル層４１，チタン層４２の厚さ（膜厚）は、各々数百ｎｍ〜1μｍ程度とされるが、ニッケル層４１は熱応力が大きいのでできるだけ薄い方が望ましい。具体的には、装置製造環境での温度サイクル下においてテストを行い、後述するパッシベーション層３の亀裂の発生状況によって各層４１，４２の厚さが決められる。
続いて図５に示すように、応力緩衝層４（ニッケル層４１，チタン層４２）のパターニングを行う。
パターニング方法は、図３におけるアルミニウム配線層２と同様、この種の半導体装置製造方法に用いられる方法であれば、そのいずれの方法を用いてもよい。ここでは、応力緩衝層４として残しておきたい応力緩衝層部分の表面にレジスト５１を塗布し、不要な応力緩衝層４部分を除去した後、上記レジスト５１を除去して所望の応力緩衝層パターン（平面パターン）を得ている。図５は、不要な応力緩衝層４部分の除去後であって、レジスト５１の除去前の状態を示している。
パターニング方法は、図３におけるアルミニウム配線層２と同様、この種の半導体装置製造方法に用いられる方法であれば、そのいずれの方法を用いてもよい。ここでは、応力緩衝層４として残しておきたい応力緩衝層部分の表面にレジスト５１を塗布し、不要な応力緩衝層４部分を除去した後、上記レジスト５１を除去して所望の応力緩衝層パターン（平面パターン）を得ている。図５は、不要な応力緩衝層４部分の除去後であって、レジスト５１の除去前の状態を示している。
最後に図６に示すように、応力緩衝層４上、詳しくはチタン層４２上にパッシベーション層３を形成し（第３工程）、本実施形態における半導体装置の製造を終える。
パッシベーション層３は、例えばスパッタリングによって応力緩衝層４上に形成される。パッシベーション層３がアルミニウム配線層２上を覆う領域は、同配線層２の一部であってもよい。
ここで、応力緩衝層４はニッケル層４１，チタン層４２からなり、その熱膨張係数はアルミニウム配線層２及びパッシベーション層３の各熱膨張係数の中間値を有している。
また、パッシベーション層３が除去され露出されて金ワイヤボンディングが施される対象はチタン層４２となっている。つまり、金との化学反応性の低い導電材料となり、金ワイヤとの金属間化合物の生成は防止されることになる。
本発明は、半導体装置において、その基板１上に形成される配線層２及びパッシベーション層３部分に係るものであり、この部分についてのみの製造工程を説明したが、実際にはこの他、半導体素子等の回路要素の全てを形成して半導体装置の製造を終える。
金ワイヤボンディング後の本発明による半導体装置の一例を図７に示す。
図示するように、金ワイヤ７１がボンディング（金ワイヤボンディング）される対象はチタン層４２、つまり金との化学反応性の低い導電材料となっていて、ボンディング部分７２に金ワイヤ７１との金属間化合物の生成は見当たらない。
アルミニウム（アルミニウム配線層２）はボンディング時に加熱される温度である２００℃程度から反応が活性化されるのに対して、チタン（チタン層４２）はその３倍の６００℃程度で活性化する。つまり、金ワイヤボンディング時にはチタン（チタン層４２）は未だ活性化されてない。よって、配線の通電量の増大化に伴い、ボンディング部分７２での発熱が増加する傾向にあるにも拘わらず、同ボンディング部分７２での接合力を低下させる上記化合物の生成は防止される。
したがって、ボンディング部分７２の導電性を低下させたり、ボンディング不良を引き起こすことはなく、上述したパッシベーション層３の亀裂発生による配線層２の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
なおパッシベーション層３は、ここでは図中上側のＳｉＮパッシベーション層３１と同下側のＳｉＯパッシベーション層３２との二層構造を例示している。
パッシベーション層３は、例えばスパッタリングによって応力緩衝層４上に形成される。パッシベーション層３がアルミニウム配線層２上を覆う領域は、同配線層２の一部であってもよい。
ここで、応力緩衝層４はニッケル層４１，チタン層４２からなり、その熱膨張係数はアルミニウム配線層２及びパッシベーション層３の各熱膨張係数の中間値を有している。
また、パッシベーション層３が除去され露出されて金ワイヤボンディングが施される対象はチタン層４２となっている。つまり、金との化学反応性の低い導電材料となり、金ワイヤとの金属間化合物の生成は防止されることになる。
本発明は、半導体装置において、その基板１上に形成される配線層２及びパッシベーション層３部分に係るものであり、この部分についてのみの製造工程を説明したが、実際にはこの他、半導体素子等の回路要素の全てを形成して半導体装置の製造を終える。
金ワイヤボンディング後の本発明による半導体装置の一例を図７に示す。
図示するように、金ワイヤ７１がボンディング（金ワイヤボンディング）される対象はチタン層４２、つまり金との化学反応性の低い導電材料となっていて、ボンディング部分７２に金ワイヤ７１との金属間化合物の生成は見当たらない。
アルミニウム（アルミニウム配線層２）はボンディング時に加熱される温度である２００℃程度から反応が活性化されるのに対して、チタン（チタン層４２）はその３倍の６００℃程度で活性化する。つまり、金ワイヤボンディング時にはチタン（チタン層４２）は未だ活性化されてない。よって、配線の通電量の増大化に伴い、ボンディング部分７２での発熱が増加する傾向にあるにも拘わらず、同ボンディング部分７２での接合力を低下させる上記化合物の生成は防止される。
したがって、ボンディング部分７２の導電性を低下させたり、ボンディング不良を引き起こすことはなく、上述したパッシベーション層３の亀裂発生による配線層２の不良発生の防止効果と相俟って、通電量の増大化傾向にある配線の信頼性を一層高めることができる。
なおパッシベーション層３は、ここでは図中上側のＳｉＮパッシベーション層３１と同下側のＳｉＯパッシベーション層３２との二層構造を例示している。
上述実施形態では、応力緩衝層４をニッケル層４１及びチタン層４２としたが、これのみに限らない。
応力緩衝層４は、導電性を有すると共に、その熱膨張係数が配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し、かつ金との化学反応性の低い導電材料であればそのいずれでもよい。この場合、応力緩衝層４が配線層２及びパッシベーション層３のいずれに対しても密着して積層形成されることは勿論である。
例えば、配線層２が２３ｐｐｍ／℃程度の熱膨張係数をもつアルミニウム合金からなり、パッシベーション層３が２ｐｐｍ／℃程度の熱膨張係数をもつシリコン窒化膜Ｐ・ＳｉＮやシリコン酸化膜Ｐ・ＳｉＯからなる場合には、熱膨張係数がおよそ１０〜２０ｐｐｍ／℃であって、上記アルミニウム合金との密着性が高い導電材料からなる層であれば、上記ニッケル層４１に代わる応力緩衝層として好適である。また、熱膨張係数がおよそ１０ｐｐｍ／℃未満であって、パッシベーション層３と上記ニッケル層４１に代わる応力緩衝層との密着性が各々高い導電材料からなる層（薄膜）であれば、上記チタン層４２に代わる応力緩衝層として好適である。この場合、ニッケル層４１、チタン層４２に代わる応力緩衝層が共に導電性を有し、チタン層４２に代わる応力緩衝層については金との化学反応性の低い導電材料からなる層であることは勿論である。
また応力緩衝層４を、例えばニッケル層４１又はチタン層４２等の単一層で形成する場合に、主成分（ＮｉやＴｉ等）は変えることなく、その組成、成分比等を半導体基板１の厚さ方向で変え、同厚さ方向に複数種の異なる熱膨張係数の導電材料が単一層中に形成されるようにしてもよい。更に、このような構成の応力緩衝層４を半導体基板１の厚さ方向に複数層形成するようにしてもよい。いずれにしても、応力緩衝層４は導電性を有すること、また、パッシベーション層３側に位置する導電材料の熱膨張係数が配線層２側に位置する導電材料の熱膨張係数よりも小さく形成されること、更に、金ワイヤボンディングが施される対象となる導電材料については金との化学反応性の低い導電材料から形成されることは勿論である。
応力緩衝層４は、導電性を有すると共に、その熱膨張係数が配線層２及びパッシベーション層３の各熱膨張係数の中間値を示し、かつ金との化学反応性の低い導電材料であればそのいずれでもよい。この場合、応力緩衝層４が配線層２及びパッシベーション層３のいずれに対しても密着して積層形成されることは勿論である。
例えば、配線層２が２３ｐｐｍ／℃程度の熱膨張係数をもつアルミニウム合金からなり、パッシベーション層３が２ｐｐｍ／℃程度の熱膨張係数をもつシリコン窒化膜Ｐ・ＳｉＮやシリコン酸化膜Ｐ・ＳｉＯからなる場合には、熱膨張係数がおよそ１０〜２０ｐｐｍ／℃であって、上記アルミニウム合金との密着性が高い導電材料からなる層であれば、上記ニッケル層４１に代わる応力緩衝層として好適である。また、熱膨張係数がおよそ１０ｐｐｍ／℃未満であって、パッシベーション層３と上記ニッケル層４１に代わる応力緩衝層との密着性が各々高い導電材料からなる層（薄膜）であれば、上記チタン層４２に代わる応力緩衝層として好適である。この場合、ニッケル層４１、チタン層４２に代わる応力緩衝層が共に導電性を有し、チタン層４２に代わる応力緩衝層については金との化学反応性の低い導電材料からなる層であることは勿論である。
また応力緩衝層４を、例えばニッケル層４１又はチタン層４２等の単一層で形成する場合に、主成分（ＮｉやＴｉ等）は変えることなく、その組成、成分比等を半導体基板１の厚さ方向で変え、同厚さ方向に複数種の異なる熱膨張係数の導電材料が単一層中に形成されるようにしてもよい。更に、このような構成の応力緩衝層４を半導体基板１の厚さ方向に複数層形成するようにしてもよい。いずれにしても、応力緩衝層４は導電性を有すること、また、パッシベーション層３側に位置する導電材料の熱膨張係数が配線層２側に位置する導電材料の熱膨張係数よりも小さく形成されること、更に、金ワイヤボンディングが施される対象となる導電材料については金との化学反応性の低い導電材料から形成されることは勿論である。
１：半導体基板、２：アルミニウム配線層、３：パッシベーション層、４：応力緩衝層、４１：ニッケル層（応力緩衝層）、４２：チタン層（応力緩衝層）、７１：金ワイヤ、７２：ボンディング部分。
Claims (6)
- 半導体基板上に導電性を有する配線層が形成され、この配線層上にパッシベーション層が覆い形成される半導体装置において、
前記パッシベーション層は導電性を有する応力緩衝層を介して前記配線層上の少なくとも一部の領域に覆い形成され、
前記応力緩衝層は、熱膨張係数が前記配線層及びパッシベーション層の各熱膨張係数の中間値を示し、かつ金との化学反応性の低い導電材料からなることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記応力緩衝層は半導体基板の厚さ方向に異なる熱膨張係数の導電材料から形成されており、パッシベーション層側に位置する導電材料の熱膨張係数が配線層側に位置する導電材料の熱膨張係数よりも小さいことを特徴とする半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記応力緩衝層は、複数層からなり、各応力緩衝層の熱膨張係数が、隣接する二層の各熱膨張係数の中間値を示す導電材料からなることを特徴とする半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記応力緩衝層は、チタンを主成分とする単一層、又は配線層側に位置するニッケルを主成分とする層とパッシベーション層側に位置するチタンを主成分とする層との二層からなることを特徴とする半導体装置。 - 請求項１〜４のいずれかに記載の半導体装置において、
前記配線層はアルミニウムを主成分とする層からなり、
パッシベーション層は、シリコン窒化膜及び／又はシリコン酸化膜からなることを特徴とする半導体装置。 - 半導体基板上に導電性を有する配線層を形成する第１工程と、
前記配線層上に、導電性を有すると共に金との化学反応性の低い応力緩衝層を形成する第２工程と、
前記応力緩衝層上にパッシベーション層を形成する第３工程とを備え、
前記応力緩衝層は、その熱膨張係数が前記配線層及びパッシベーション層の各熱膨張係数の中間値を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079608A JP2006261552A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005079608A JP2006261552A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006261552A true JP2006261552A (ja) | 2006-09-28 |
Family
ID=37100421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005079608A Pending JP2006261552A (ja) | 2005-03-18 | 2005-03-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006261552A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010324A (ja) * | 2008-06-26 | 2010-01-14 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| WO2016103936A1 (ja) * | 2014-12-24 | 2016-06-30 | シャープ株式会社 | 固体撮像素子、および固体撮像素子の製造方法 |
| EP3046146A1 (en) * | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
-
2005
- 2005-03-18 JP JP2005079608A patent/JP2006261552A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010324A (ja) * | 2008-06-26 | 2010-01-14 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| WO2016103936A1 (ja) * | 2014-12-24 | 2016-06-30 | シャープ株式会社 | 固体撮像素子、および固体撮像素子の製造方法 |
| JPWO2016103936A1 (ja) * | 2014-12-24 | 2017-08-03 | シャープ株式会社 | 固体撮像素子、および固体撮像素子の製造方法 |
| EP3046146A1 (en) * | 2015-01-14 | 2016-07-20 | Fuji Electric Co. Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10224390B2 (en) | 2015-01-14 | 2019-03-05 | Fuji Electric Co., Ltd. | High breakdown voltage passive element and high breakdown voltage passive element manufacturing method |
| US10566410B2 (en) | 2015-01-14 | 2020-02-18 | Fuji Electric Co., Ltd. | High breakdown voltage passive element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4327656B2 (ja) | 半導体装置 | |
| JP4327657B2 (ja) | 半導体装置 | |
| EP0271110B1 (en) | Semiconductor device comprising an electrode pad | |
| US8227341B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2596331B2 (ja) | 半導体装置およびその製造方法 | |
| US8394713B2 (en) | Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer | |
| JP2007317979A (ja) | 半導体装置の製造方法 | |
| US7656045B2 (en) | Cap layer for an aluminum copper bond pad | |
| TWI720233B (zh) | 半導體裝置及其製造方法 | |
| JP4005958B2 (ja) | 半導体装置 | |
| JP4639138B2 (ja) | 半導体装置 | |
| JP2008091454A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2005109491A (ja) | ボンド・パッドを補強する方法およびシステム | |
| JP2007214349A (ja) | 半導体装置 | |
| JP3961335B2 (ja) | 半導体集積回路装置 | |
| JP2010251687A (ja) | 半導体装置 | |
| JP2008091457A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006261552A (ja) | 半導体装置及びその製造方法 | |
| JP2008244134A (ja) | 半導体装置及びその製造方法 | |
| JP2009088002A (ja) | 半導体装置及びその製造方法 | |
| JP2000021914A (ja) | 半導体装置及びその製造方法 | |
| JP2007281289A (ja) | 電子部品及びその製造方法 | |
| JP2007173419A (ja) | 半導体装置 | |
| JP5297622B2 (ja) | 半導体装置 | |
| KR100482364B1 (ko) | 반도체소자의다층패드및그제조방법 |