JP5560706B2 - ノード装置 - Google Patents

ノード装置 Download PDF

Info

Publication number
JP5560706B2
JP5560706B2 JP2009296733A JP2009296733A JP5560706B2 JP 5560706 B2 JP5560706 B2 JP 5560706B2 JP 2009296733 A JP2009296733 A JP 2009296733A JP 2009296733 A JP2009296733 A JP 2009296733A JP 5560706 B2 JP5560706 B2 JP 5560706B2
Authority
JP
Japan
Prior art keywords
clock
ptp
quality
node
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009296733A
Other languages
English (en)
Other versions
JP2011139198A (ja
Inventor
元司 濱▲崎▼
信光 石渡
充正 松生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009296733A priority Critical patent/JP5560706B2/ja
Priority to US12/969,662 priority patent/US8644351B2/en
Publication of JP2011139198A publication Critical patent/JP2011139198A/ja
Application granted granted Critical
Publication of JP5560706B2 publication Critical patent/JP5560706B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本発明は、ネットワークを構成するノード装置に関する。
例えばEthernet(登録商標)等のLAN網における同期化(Synchronization)の代表的な手法として、ITU−T G.8261で規定され伝送路からの抽出クロックで同期を取る方法(以下、Sync−E(Synchronous Ethernet(登録商標))と呼ぶ)と、IEEE1588で規定されパケットベースで時刻を合わせて同期を取る方法(以下、PTP(Precision Time Protocol)と呼ぶ)方法とがある。
図1にSync−Eでクロック同期を取るネットワークの一例の構成図を示す。例えばGPS(Global Positioning System)等のマスタクロック10がノードN1に供給され、ノードN1はクロックを生成するための同期用信号(2MHzや2Mbps等)をマスタクロック1に同期させる。ノードN1に隣接するノードN2,N4はノードN1と接続する伝送路からクロックを抽出することで同期する。そのとき、ESMC(Ethernet(登録商標) Synchronization Messaging Channel)パケットによりクロック品質情報を送受してクロック品質を伝達する。同様にノードN3は隣接するノードN2,N4との伝送路からクロック抽出する。このときクロック品質を含めた優先度に従ってノードN2もしくはノードN4のいずれかからのクロックを選択し、装置クロックとする。
図2にSync−E対応のノード装置のブロック図を示す。各受信インターフェース11a〜11cではPHY部のクロックリカバリ機能で伝送路から受信した信号からクロックとESMCパケットを抽出し、各受信インターフェース11a〜11cで抽出した受信クロックとESMCパケットをクロック機能部12に集める。クロック機能部12内のSync−E処理部13でESMCパケットから品質情報であるSSM(Synchronization Status Message)を抽出し、SSMセレクタ14で品質の高いSSMを選択し、セレクタ15で品質の高いSSMに対応する受信クロックを選択する。選択されたクロックは、PLL(Phase locked loop)16によりクロック同期を取り、クロック分配部17にて送信インターフェース19a〜19cそれぞれのPHY部にクロックを分配する。このときホールドオーバ回路18も同時に動作させることで、受信クロックが全てなくなったときにでも動作周波数を維持させることができる。
図3にPTPでクロック同期を取るネットワークの一例の構成図を示す。PTPはマスタ側の時刻をスレーブ側に合わせこむ、という時刻同期方法を取る。マスタとスレーブ間の伝達遅延も計算し、補正することで正確な時刻同期を実現している。まず、ノードN11がPTPにおける時刻同期元であるグランドマスタクロック20(GPS等)から時刻情報を受け取ることで時刻同期を取る。
ノードN11はノードN12,N14に対してPTPパケットを送信する。これにより、ノードN12とN14はノードN11に時刻同期する。ノードN12,N14それぞれはノードN13に対してPTPパケットを送信する。ノードN13ではベストマスタクロック・アルゴリズムを用いてノードN12とノードN14のどちらかを選択する(例えばノードN12を選択)。これによって、ノードN13はノードN12に時刻同期し、全ノードの時刻同期ができる。
図4にPTP対応のノード装置のブロック図を示す。受信インターフェース21a〜21cそれぞれではPTPパケットを検出して受信時刻を生成する。その受信時刻情報とPTPパケットをクロック機能部22内でPTPパケットのプロトコル解析処理を行うPTP受信処理部23に送信する。PTP受信処理部23で受信処理されたPTPパケットはベストマスタクロック・アルゴリズム部24によって一番品質のよいものが選択され、選択されたPTPパケットの受信時刻に装置内時計25を合わせこむ。PTPクロック抽出部27は定期的に送られてくるPTPパケットの時刻情報の差分を取り、この差分情報をPTPクロック抽出部27内の装置クロックにフィードバックすることで、PTPパケット送信元のクロックに同期したクロックを出力する。また、合わせこまれた装置内時計25の時刻情報に基づいてPTP送信処理部26で送信用のPTPパケット生成を行う。PTP送信処理部26から各送信インターフェース29a〜29cにPTPパケットを挿入し、送信時刻としてタイムスタンプを埋め込む。
なお、端子30から装置内時計25に供給されるRFC1305で規定されたNTP(Network Time Protocol)は、PTPが利用不可能な場合における時刻同期のバックアップ用として、PTPより精度が低いNTPによる時刻同期方法を示している。
ところで、送受信部により受信抽出したクロック信号と外部クロック源からのクロック信号とを含む複数のクロック信号を、各クロック信号と共に転送される品質情報を基にクロック切替部により選択切替え出力して、マスタクロック信号とする技術が知られている(例えば特許文献1参照)。
特開2000−68966号公報
伝送路からクロックを抽出するSync−E機能を持つノード装置のネットワークにおけるクロック同期を実現するには、ネットワークにおける全ノード装置がSync−E機能を持つ必要がある。なぜならば、図5に示すように、Sync−E非対応のノードN4aがネットワーク内に存在する場合には、伝送路からクロック抽出できない可能性があるからである。
図5において、定常状態においてはSync−E機能により、マスタクロック10、ノードN1、ノードN2、ノードN3の経路で、伝送路から抽出したクロックによりクロック同期が可能となる。ノードN1,N2間はSync−E(1)の伝送路クロック、ノードN2,N3の間はSync−E(2)の伝送路クロックによって同期を取る。ここで、ノードN1とノードN2間であるSync−E(1)で障害(例えば伝送路の断線など)が起こった場合、ノードN2はノードN1からのクロックを抽出できなくなる。また、ノードN2はSync−E機能のタイミングループ防止機能によりノードN3からの伝送路クロックも選択できない。ここでいうタイミングループ防止機能とは選択クロック方向にはSSMをDNU(Do Not Use)にすることで、強制的に選択させない機能である。つまりノードN2はクロック同期できずにホールドオーバ状態に陥る。それゆえノードN3もマスタクロック10に対する同期からはずれる。
つまり、同期網としての観点で障害に対して非常に弱いネットワークとなる。また伝送路からのクロック抽出機能だけではなく、パケットベースのPTPからのクロック抽出機能を持たせた場合でも、PTPからのクロック品質をSync−Eのクロック品質として直接取り扱うことができないという問題があった。
また、装置内の時刻をカウントアップする内部発振器は、現状では信号処理などに用いられる装置クロックとは独立しており、装置間では時間経過と共に誤差が生じる。PTPで時刻同期を行う場合にでも、時刻同期を行った瞬間はマスタとスレーブ間で時刻が一致するが、その後時間経過により誤差が発生することは避けられない。
開示のノード装置は、ネットワークの障害に対して強いクロック同期を取ることを目的とする。
開示の一実施形態によるノード装置は、非同期パスを介して受信した同期情報に基づくクロックを抽出する第1クロック抽出手段と、同期パスで伝送された信号からクロックを抽出する第2クロック抽出手段と、前記第1クロック抽出手段で抽出されたクロックと前記第2クロック抽出手段で抽出されたクロックの何れかに基づいて同期信号を伝送する
本実施形態によれば、ネットワークの障害に対して強いクロック同期を取ることができる。
Sync−Eでクロック同期を取るネットワークの一例の構成図である。 Sync−E対応のノード装置のブロック図である。 PTPでクロック同期を取るネットワークの一例の構成図である。 PTP対応のノード装置のブロック図である。 Sync−E非対応のノードを含むネットワークの一例の構成図である。 Sync−E及びPTPでクロック同期を取るネットワークの一実施形態の構成図である。 PTPパラメータ・クロッククラスを示す図である。 各ノードにおけるクロック源の優先度一覧を示す図である。 ノード装置の第1実施形態のブロック図である。 PTPフレームフォーマットを示す図である。 PTPパケットの共通ヘッダの構成図である。 各種メッセージのフォーマットを示す図である。 PTPによる時刻同期方法を説明するための図である。 ベストマスタクロック・アルゴリズムのフローチャートである。 PTPクロック品質とSSMの対応テーブルを示す図である。 障害が発生したネットワークを説明するための図である。 障害が発生したネットワークを説明するための図である。 PTPパケット監視開始のフローチャートである。 PTPパケット監視開始のフローチャートである。 PTP準同期状態開始のフローチャートである。 PTP同期状態開始のフローチャートである。 PTP品質劣化状態開始のフローチャートである。 PTPクロック品質とSSMの対応テーブルを示す図である。 SSMの値と優先順位の関係を示す図である。 ノード装置の第2実施形態のブロック図である。 ノード装置の第3実施形態のブロック図である。 選択処理のフローチャートである。
以下、図面に基づいて実施形態を説明する。
<ネットワーク構成>
図6はSync−E及びPTPでクロック同期を取るネットワークの一実施形態の構成図を示す。図6では一例としてリング構成のネットワークを示しているが、リング構成に限らず、例えばメッシュ構成であっても良い。ここで、ノードN21,N22,N23はSync−E及びPTP対応のノード装置であるが、ノードN24はSync−E非対応、PTP非対応のノード装置である。
各ノードN21,N22,N23はクロック選択について選択可能なクロック源を登録でき、登録されたクロック源の中から品質の一番高いクロックを選択し、装置クロックとする。その装置クロックを用いて送信クロックとする。この実施形態では選択可能なクロック源数を2としているが、3以上でも同様の動作を行う。
また、マスタクロック40の品質をPRC(Primary Reference Clock)とする。すなわちSSM=0x02(0xは16進表示)となる。また、内部クロック(Internal)をSEC(SDH Equipment Clock)とし、SSM=0x0Bとする。PTPのクロック品質は、図7に示すIEEE1588で定義されたPTPパラメータ・クロッククラスを使用し、マスタクロック40から取得するクロッククラスを6(10進)とする。
図8に各ノードにおけるクロック源の優先度一覧を示す。ノードN21はマスタクロック40からのクロックのみを選択肢とすることでマスタクロック40に同期する。予備として内部発振器からの内部クロックを登録する。ノードN22はSync−E(1)とSync−E(4)を選択肢とし、Sync−E(1)を優先度1、Sync−E(4)を優先度2とする。
ノードN23はSync−E(2)を優先度1、PTP(3)を優先度2として選択肢とする。ノードN24はSYNC−E非対応、PTP非対応の装置であるため、クロック同期したパケット信号を送出することはできない。しかし、PTP(3)についてはVLAN等で経路を設定してPTPパケットを透過させる。
各ノードでは優先度1及び優先度2のうち、第1に品質の高いもの、第2に品質が同じならば優先度の高いものの順で判定し、クロック源を決定する。
ノードN21はマスタクロック40と内部クロックである。品質を比べた場合、マスタクロック40のSSM=0x02に対し、内部クロックのSSM=0x0Bであるため、マスタクロック40の方が高品質である。そのため、ノードN21はマスタクロック40を選択する。Sync−E(1)に対してESMCはマスタクロック40のクロック品質であるSSM=0x02を送出する。
ノードN22はSync−E(1)とSync−E(4)の品質を比較する。Sync−E(1)の品質はノードN21のクロック品質となり、Sync−E(4)の品質はノードN23の品質となる。
ノードN23はSync−E(2)とPTP(3)の品質を比較する。Sync−E(2)の品質はノードN22のクロック品質、PTP(3)の品質はノードN21の品質となる。ここでPTP(3)の品質はIEEE1588で定められた各パラメータによって決定するがSSMとは定義が異なる。そこでノードN23においてはPTP品質をSSMに変換することでSync−E(2)とPTP(3)の品質を比較する。各ノードはそれぞれ独立してそれぞれのクロック品質を比較し、クロック源を選択する。
<ノード装置の第1実施形態>
図9はノードN21,N22,N23となるノード装置の第1実施形態のブロック図を示す。ノード装置は受信インターフェース41a〜41c、クロック機能部42、送信インターフェース43a〜43cを有している。
受信インターフェース41a〜41cにおいて、PHY部45は受信信号について物理層を終端する。MAC部46はMAC層の制御を行う。NP(Network Processer)部47はパケット制御を行う。PTP検出処理部48はPTPパケット検出を行うと共にPTP実現のための受信時刻の生成機能を持つ。また、Sync−E実現のため、PHY部45はクロックリカバリ機能で伝送路から受信した信号からクロック抽出を行うと共に、ESMCの抽出を行う。
送信インターフェース43a〜43cにおいて、NP部51はパケット制御を行う。MAC部52はMAC層制御を行う。PHY部53は物理層制御を行う。PTPパケット挿入処理部54はPTPパケット送信時に送信時刻のタイムスタンプを生成しPTPパケットに埋め込む。
クロック機能部42は、主にPTP機能処理部とSync−E機能処理部に大別される。PTP機能処理部において、PTP受信処理部56はPTPパケットの受信処理と受信周期監視を行う。ベストマスタクロック・アルゴリズム部57は一番品質のよい受信PTPパケットを選択して選択した受信PTPパケットの受信時刻に装置内時計58を合わせこむ。装置内時計58はクロックを供給されて計時を行う。PTPクロック抽出部59は定期的に送られてくるPTPパケットの時刻情報の差分を取り、この差分情報をPTPクロック抽出部59内の装置クロックにフィードバックする。これにより、PTPパケット送信元のクロックに同期したクロックを生成する。PTP送信処理部60はPTPパケットの送信処理を行う。
また、PTPからSync−Eへ乗り換えを実現するために、ベストマスタクロック・アルゴリズム部57は選択した一番品質のよい受信PTPパケットからPTPクロック品質情報(PTPクロッククラス)を抽出する。抽出したPTPクロック品質情報はSSM変換部67でSSM値に変換してSSMセレクタ62に供給する。
Sync−E機能処理部において、Sync−E処理部61は受信インターフェース41a〜41cから供給される受信クロックを受信すると共に、受信インターフェース41a〜41cから供給されるESMCパケットを処理して品質情報であるSSMを抽出する。SSMセレクタ62はSync−E処理部61で抽出したSSMとSSM変換部67で変換されたSSMとに基づいて高品質のポートを選択する選択情報を生成する。
CLKセレクタ63はSSMセレクタ62からの選択情報によりSync−E処理部61からの受信クロックとPTPクロック抽出部59からのPTPクロックのいずれか1つを選択する。PLL64は選択したクロックに内蔵の発振器を同期させ、このクロックを装置クロックとしてクロック分配部65に供給する。クロック分配部65は各送信インターフェース43a〜43cにクロックを分配すると共に、セレクタ68を介して装置内時計58にクロックを分配する。また、ホールドオーバ部66は全ての受信クロックが選択できないときに装置クロック状態を保持するために、クロック分配部65からのクロックをCLKセレクタ63に供給すると共に、セレクタ68を介して装置内時計58に供給する。セレクタ68は通常時にはクロック分配部65を選択し、ホールドオーバ状態ではホールドオーバ部66を選択し、選択したクロックを装置内時計58に供給する。
<PTPパケット>
図10乃至図12を用いてPTPパケットを説明する。図10にPTPフレームフォーマットを示す。PTPフレームは、プリアンブル/SFDに続いて、宛先アドレス、送信元アドレス、Type(=0x88F7)PTPパケット、FCSがある。
図11にPTPパケットの共通ヘッダの構成図を示す。transportSpecificはUDP、IPなど下位レイヤーで使用される。messageTypeはPTPのメッセージ種別を表す(Sync、Delay_req等)。versionPTPはPTPのバージョンであり、発信元装置が持つ値になる。
messageLengthはPTPメッセージ中のトータルオクテット数。domainNumberは所属するドメインを示す。flagFieldはフラグを立てることでメッセージに含まれる性質を表す。correctionFieldはナノセカンド[nsec]オーダーでの時刻修正に用いる。sourcePortIdentityは送信元のポートIDを示す。sequenceIdはメッセージのシーケンスIDを示す。controlFieldはメッセージタイプにより値が決められている(例:Syncならば0x00)。logMessageIntervalは各メッセージのインターバルを示す。reservedは未使用であり、今後の拡張用に確保している。
図12(A)はSyncメッセージ及び遅延要求メッセージのフォーマットを示す。Common message headderに図11の共通ヘッダが入り、origin Timestampに送信側の時刻値が入る。
図12(B)はFollow_upメッセージのフォーマットを示す。Common message headderに図11の共通ヘッダが入り、origin Timestampに送信側の時刻値が入る。preciseOrigin Timestampに送信したSyncメッセージ内のoriginTimestampの値が入る。
図12(C)はDelay_Respメッセージのフォーマットを示す。Common message headderに図11の共通ヘッダが入り、origin Timestampに送信側の時刻値が入る。receive TimestampにDelay_Reqメッセージを受信した時刻値が入り、requestingPortIdentityに受信したDelay_Reqメッセージ内のsourcePortIdentity値が入る。なお、各メッセージのタイムスタンプ値は10オクテットである。
図12(D)はAnnounceメッセージのフォーマットを示す。Common message headderに図11の共通ヘッダが入り、originTimestampに送信側の時刻値が入る。currentUtcOffsetにTAI(International Atomic Times:国際原子時)とUTC(Coordinated Universal Time:協定世界時)間のオフセット時間が入る。grandmasterPriority1にBest Master Clock Algorithmで使用され、0〜255間の整数値を取るグランドマスタクロックのclockPriority1の属性値が入る。
grandmasterClockQualityにグランドマスタクロックのclockQualityの属性値が入る。このclockQualityの属性値は、グランドマスタクロックからのトレーサビリティを表し0〜255間の整数値を取るclockClassと、時刻の精度を表し16進数2桁値を取るclockAccuracyと、時刻の安定性を表しアラン偏差で計算されるoffsetScaledLogVarianceで構成される。
また、grandmasterPriority2に0〜255間の整数値を取るグランドマスタクロックのclockPriority2の属性値が入る。grandmasterIdentityにベストマスタクロック・アルゴリズムで使用され8バイトの値であるグランドマスタクロックのclockIdentityの属性値が入る。stepsRemovedにグランドマスタクロックとローカルクロック間での経由値がはいる。timeSourceにグランドマスタクロックのタイムソース(原子時計、GPS、PTP等)が入る。
<PTPによる時刻同期>
図13を用いてPTPによる時刻同期方法を説明する。PTPではマスタとスレーブが存在する。図6のノードN21,N22間で考えた場合、ノードN21がマスタ、ノードN22がスレーブとなる。図13における時刻t1にマスタ側からスレーブ側にSyncメッセージを送信する。スレーブ側でのSyncメッセージの受信時刻をt2とする。スレーブ側ではSyncメッセージもしくはSyncメッセージの送信時刻t1が含まれるFollow_Upメッセージでt1の値を知ることができる。t2−t1でマスタからスレーブ方向への遅延込みのマスタとスレーブとの差分が分かる。この値をオフセットとする。
次に、スレーブは時刻t3にDelay_Reqメッセージをマスタに送信する。マスタ側でのDelay_Req メッセージ受信時刻をt4とする。マスタはDelay_Reqを受信するとt4を含むDelay_Resp メッセージをスレーブに送信する。Delay_Respメッセージを受信することで、スレーブ側はt4の値を知ることができる。また、t4−t3でスレーブからマスタ方向への遅延込みのスレーブとマスタとの差分が分かる。スレーブ側でt1、t2、t3、t4の値を使用して、伝送路遅延を測定した上で、マスタ側の時刻を元にスレーブ側へ時刻同期が行われる。
オフセット=t2−t1
伝送路遅延=[(t2−t1)+(t4−t3)]/2
同期後スレーブ時刻=同期前スレーブ時刻−オフセット+伝送路遅延
このように、PTPではマスタからスレーブ方向への遅延と、スレーブからマスタ方向への遅延を足して、その平均値を伝送路遅延としている。図13で、スレーブ時刻134に時刻同期が行われた場合、以下のようになる。
オフセット=101−120=−19
伝送路遅延=[(101−120)+(151−130)]/2=1
同期後スレーブ時刻=134−(−19)+1=154
図14にベストマスタクロック・アルゴリズム部57のアルゴリズムのフローチャートを示す。これは2つのPTPポート(つまり受信インターフェース)A,B間で品質を比較し、より品質の高いものを選択するアルゴリズムである。IEEE1588で定義されているPTPのAnnounceメッセージのパラメータ順に判定し、等しくない場合に品質の優劣を決定する。
ステップS1:clockIdentityの比較。
ステップS2:clockPriority1の比較。
ステップS3:clockClassの比較。
ステップS4:clockAccuracyの比較。
ステップS5:offsetScaledLogVarianceの比較。
ステップS6:clockPriority2の比較。
ステップS7:clockIdentityの比較。
<選択動作>
図6に示すノードN23における選択動作について説明する。受信インターフェース41a及び送信インターフェース43aがノードN22に接続し、受信インターフェース41b及び送信インターフェース43bがノードN24と接続しているとする。すなわち、受信インターフェース41aはSync−Eで機能し、受信インターフェース41bがPTPのスレーブとして動作する。
Sync−E処理部61は受信インターフェース41aで受信したESMCからSSM値を抽出する。このときのSSM値はノードN22が送出するSSM値である。ノードN22は既にノードN21と同期が取れているため、ノードN23で受信するSSM値は0x02となる。
一方、PTPは受信インターフェース41bのみで行われるのでベストマスタクロック・アルゴリズム部57は受信インターフェース41bからの情報を選択する。すなわち装置内時計58は受信インターフェース41bからのPTPパケットに時刻同期する。また、PTPクロック抽出部59は受信PTPパケットからクロックを抽出する。
ベストマスタクロック・アルゴリズム部57はPTPのクロックとなった受信インターフェース41bで受信するPTPパケットからPTPクロック品質情報を抽出し、SSM変換部67によりSSM値に変換する。これがPTPのSSMによるクロック品質となる。
SSM変換部67は図15に示すようなPTPクロック品質とSSMの対応テーブルを有している。図15では、PTPクロッククラス=6がSSM=「0100」(下位4ビットを2進表示)に対応し、PTPクロッククラス=13がSSM=「1000」に対応し、PTPクロッククラス=52,58,187,193,248,255がSSM=「1011」に対応し、PTPクロッククラス=0−5,7,8−12,14,15−51,53−57,59−186,188−192,194−247,249−254がSSM=「1111」に対応している。この対応関係はオペレータによる設定で実施される。図15の例ではPTPのクロック精度をSSU−A相当とみなし、SSM=「0100」と定義している。
上記のSync−Eのクロック品質とPTPのクロック品質をSSM値で比較するとSync−Eのクロック(SSM=0x02)の方がPTPのクロック(SSM=0x04)より高優先であるため、ノードN23では受信インターフェース41b、すなわちSync−E側でのクロックを選択する。この場合、送信インターフェース43bの出力するSSMはタイミングループ防止のためDNU(SSM=0x0F)となる。また、送信インターフェース43aはスレーブのためPTPパケットを送出しない。
同様の切替え動作によりクロック同期はマスタクロック40、ノードN21、ノードN22、ノードN23の順に伝送路クロックによって実現される。各ノードで同期したクロックは装置クロックとして使われる。クロック分配部65では装置クロックを適切なクロック周波数に変換し、各送信インターフェース43a〜43cのPHY部53で使用するクロックとして分配する。PHY部53はこのクロックに同期して信号を送信する。また、装置内時計58を動作させるためにも基準となるクロックが必要であるのでクロック分配部は装置内時計58用のクロックを生成して、装置内時計58に分配する。これにより装置内時計58の時刻も装置クロックに同期することができる。
<障害時の動作>
ここで、障害により全ての伝送路及びPTPよりクロック抽出ができなくなった場合について考える。このとき装置クロックはホールドオーバ状態になる。すなわち、以前の周波数を保持する。また、装置内時計58も同様にホールドオーバとなる。本実施形態では、セレクタ68を設けて装置クロックと装置内時刻用のホールドオーバ部66を共通化し、回路規模の削減を実現している。
図16に示すように、ノードN21とノードN22間のSync−E(1)で障害が発生した場合の切替え動作は次の通りとなる。
(1)障害発生前はノードN22が受信するSSM値はSync−E(1)から0x02(PRC)、Sync−E(4)からは0x0F(DNU)である。
(2)障害(伝送路の断線等)によりノードN22が伝送路障害を検出する。
(3)ノードN22はSync−E(1)を使用不可と判断する。
(4)ノードN22は使用可能なクロック源がなくなるため、ホールドオーバに遷移し、ホールドオーバクロックを使用する。このときは装置内時計58も同一のホールドオーバクロックを使用する。
(5)ノードN22の選択クロックがホールドオーバになるため、送信するSSMは0x0B(SEC)になる。
(6)ノードN23はSync−E(2)のSSMが0x0Bに変化したことをトリガにしてSync−E(2)とPTP(3)のクロック品質を比較する。Sync−E(2)のSSMが0x0B、PTP(3)のSSMが0x04なのでPTP(3)のクロックが高優先となる。
(7)ノードN23は(6)の結果を基にクロック源を切替える。つまり、PTP(3)をクロック源とする。
(8)ノードN23はSSMを0x04としてESMCを送出する。Sync−E(4)はタイミングループが起こらないので0x0Fではなく0x04を送出する。
(9)ノードN22はSync−E(4)からのSSMが0x0Fから0x04に変化したため、Sync−E(4)が選択可能となる。それによりSync−E(4)を選択する。
<PTP周期監視>
図17に示すように、PTP区間において障害が発生した場合、PTPスレーブであるノードN23はその障害を直接検知できない。その場合はPTPパケットが届かなくなるため、スレーブ側で障害を間接的に検知できる。この障害発生時にはPTPによるクロック抽出ができなくなるが、クロック障害となるにもかかわらず切替えができない。
これを回避するために、PTP受信処理部56にてポート毎(つまり受信インターフェース毎)にPTPを周期監視し、ある一定時間以上PTPパケットが来ない場合にはクロックを使用不可と判断し、SSM変換部67でのSSM値を0x0F(DNU)にする。DNUになることで該当クロックを使用不可と判断し、SSMセレクタ62で選択対象から外す。これによって隣接しない伝送路の障害におけるPTPクロックの障害においても問題なく通常のSSMによる切替えが可能となる。
図18にノード装置の各ノードにおける状態遷移図を示す。ここで、監視インターバル(Interval)の初期値は0secであり、PTPパケット受信回数(n),PTPパケットを受信しなかった回数(no_packet),品質劣化状態(quality_down),品質回復状態(quality_up),PTP断状態からの復旧(recoverry)それぞれの初期値は0である。図18では、例えばPTP同期状態ではquality_down=3となったときPTP品質劣化状態に遷移し、no_packet=3となったときPTP断状態に遷移することを示している。また、PTP品質劣化状態ではquality_up=3となったときPTP同期状態に遷移し、no_packet=3となったときPTP断状態に遷移することを示している。また、PTP準同期状態ではquality_up=3となったときPTP同期状態に遷移し、quality_down=3となったときPTP品質劣化状態に遷移し、no_packet=1となったときPTP断状態に遷移する。
図19はPTP受信処理部56がポート毎(受信インターフェース毎)に実行するPTPパケット監視開始のフローチャートを示す。ステップS11でrecoverry=0として、Interval(所定期間)のカウントを開始する。ステップS12でIntervalの間、PTPパケットの受信を待つ。ステップS13でIntervalの間にPTPパケットを受信したか否かを判別し、受信していない場合には、ステップS14でrecoverry=0としてステップS12に進む。
PTPパケットを受信した場合には、ステップS15でrecoverryに1を加算し、nに1を加算する。この後、ステップS16でrecoverry=1であるか否かを判別し、recoverry≠1であればステップS12に進み、recoverry=1であればステップS17でPTP準同期状態に遷移する。
図20はPTP受信処理部56が実行するPTP準同期状態開始のフローチャートを示す。ステップS21でno_packet=0とし、ステップS22でIntervalの間、PTPパケットの受信を待つ。ステップS23でIntervalの間にPTPパケットを受信したか否かを判別し、受信していない場合には、ステップS24でno_packetに1を加算する。この後、ステップS25でno_packet=1であるか否かを判別し、no_packet≠1であればステップS22に進み、no_packet=1であればステップS26でPTP断状態に遷移する。
ステップS23でIntervalの間にPTPパケットを受信した場合には、ステップS27で受信時刻T(n)を記録し、no_packet=0とする。この後、ステップS28でn=0であるか否かを判別し、n=0であればステップS29でnに1を加算してステップS22に進む。n≠0であればステップS31に進む。
ステップS31ではT(n)−T(n−1)=1±αであるか否かを判別する。ここで、αは誤差を表す所定値である。T(n)−T(n−1)=1±αであればステップS32でquality_upに1を加算し、quality_down=0とする。その後、ステップS33でquality_up=3であるか否かを判別し、quality_up≠3であればステップS29でnに1を加算してステップS22に進む。quality_up=3であればステップS34で当該ポートを選択肢に追加して、PTP同期状態に遷移する。
ステップS31でT(n)−T(n−1)≠1±αであればステップS35でquality_downに1を加算し、quality_up=0とする。その後、ステップS36でquality_down=3であるか否かを判別し、quality_down≠3であればステップS29でnに1を加算してステップS22に進む。quality_down=3であればステップS37で当該ポートを選択肢から外し、PTP品質劣化状態に遷移する。
図21はPTP受信処理部56が実行するPTP同期状態開始のフローチャートを示す。ステップS41でPTP同期状態を開始すると、ステップS42でIntervalの間、PTPパケットの受信を待つ。ステップS43でIntervalの間にPTPパケットを受信したか否かを判別し、受信していない場合には、ステップS44でno_packetに1を加算する。この後、ステップS45でno_packet=3であるか否かを判別し、no_packet≠3であればステップS42に進み、no_packet=3であればステップS46で当該ポートを選択肢から外し、PTP断状態に遷移する。
ステップS43でIntervalの間にPTPパケットを受信した場合には、ステップS47で受信時刻T(n)を記録し、no_packet=0とする。この後、ステップS48でn=0であるか否かを判別し、n=0であればステップS49でnに1を加算してステップS42に進む。n≠0であればステップS51に進む。
ステップS51ではT(n)−T(n−1)=1±αであるか否かを判別する。T(n)−T(n−1)=1±αであればステップS52でquality_down=0とし、ステップS49でnに1を加算してステップS42に進む。ステップS51でT(n)−T(n−1)≠1±αであればステップS53でquality_downに1を加算する。その後、ステップS54でquality_down=3であるか否かを判別し、quality_down≠3であればステップS49でnに1を加算してステップS42に進む。quality_down=3であればステップS55で当該ポートを選択肢から外し、PTP品質劣化状態に遷移する。
図22はPTP受信処理部56が実行するPTP品質劣化状態開始のフローチャートを示す。ステップS61でquality_up=0,quality_down=0とし、ステップS62でIntervalの間、PTPパケットの受信を待つ。ステップS63でIntervalの間にPTPパケットを受信したか否かを判別し、受信していない場合には、ステップS64でno_packetに1を加算する。この後、ステップS65でno_packet=3であるか否かを判別し、no_packet≠3であればステップS62に進み、no_packet=3であればステップS66でPTP断状態に遷移する。
ステップS63でIntervalの間にPTPパケットを受信した場合には、ステップS67で受信時刻T(n)を記録し、no_packet=0とする。この後、ステップS68でn=0であるか否かを判別し、n=0であればステップS69でnに1を加算してステップS62に進む。n≠0であればステップS71に進む。
ステップS71ではT(n)−T(n−1)=1±αであるか否かを判別する。T(n)−T(n−1)=1±αであればステップS72でquality_upに1を加算し、quality_down=0とする。その後、ステップS73でquality_up=3であるか否かを判別し、quality_up≠3であればステップS69でnに1を加算してステップS62に進む。quality_up=3であればステップS74で当該ポートを選択肢に追加して、PTP同期状態に遷移する。
ステップS71でT(n)−T(n−1)≠1±αであればステップS75でquality_downに1を加算し、quality_up=0とする。その後、ステップS76でquality_down=3であるか否かを判別し、quality_down≠3であればステップS69でnに1を加算してステップS62に進む。quality_down=3であればステップS77で当該ポートを選択肢に追加して、PTP品質劣化状態に遷移する。
<PTPクロック品質とSSMの対応テーブルの他の実施形態>
PTPクロック品質とSSMの対応テーブルは、図15に示すようにPTPを既存のSSMに当てはめたもの以外に、ReservedとなっているSSMにPTPクロック品質を表すSSMを定義することもできる。この場合のPTPクロック品質とSSMの対応テーブルを図23に示す。
図23では、PTPクロッククラス=6をSSM=「0011」に対応させ、PTPクロッククラス=13をSSM=「0101」に対応させ、PTPクロッククラス=52,58をSSM=「0110」に対応させ、PTPクロッククラス=187,193をSSM=「0111」に対応させ、PTPクロッククラス=248,255をSSM=「1001」に対応させ、PTPクロッククラス=0−5,7,8−12,14,15−51,53−57,59−186,188−192,194−247,249−254をSSM=「1111」に対応させている。この対応関係はオペレータによる設定で実施される。
また、図23におけるSSMの値と優先順位の関係は。図24に示す通り、優先順位をSSMの値の順としている。
<第2実施形態>
図25はノードN21,N22,N23となるノード装置の第2実施形態のブロック図を示す。図25において図9と同一部分には同一符号を付す。図9の第1実施形態ではPTPクロック抽出をベストマスタクロック・アルゴリズム部57の後段のPTPクロック抽出部59で行っているのに対し、図25の第2実施形態では受信インターフェース41a〜41cそれぞれでPTPクロック抽出を行う。このために、受信インターフェース41a〜41c内のPTP検出処理及びクロック抽出部71はPTPパケット検出を行うと共にPTP実現のため受信時刻を生成するのに加えて、PTPクロック抽出部59と同様のPTPクロック抽出を行う。受信インターフェース41a〜41c内のPTP検出処理及びクロック抽出部71で抽出されたPTPクロックはクロック機能部42内のCLKセレクタ72に供給される。CLKセレクタ72はSSMセレクタ62からの選択情報によりSync−E処理部61からの受信クロックと各PTP検出処理及びクロック抽出部71からのPTPクロックのいずれか1つを選択する。
この実施形態ではPHY部45近傍でのクロック抽出のため、後段のMAC部46、NP部47やクロック機能部42の各機能におけるパケット遅延や揺らぎが加わらないため、受信クロックの品質低下の要因を除くことができる。
<第3実施形態>
図26はノードN21,N22,N23となるノード装置の第3実施形態のブロック図を示す。図25において図9と同一部分には同一符号を付す。図9の第1実施形態ではクロックの品質を比べて最も高い品質の受信クロックを選択するのに対して、図26の第3実施形態では受信インターフェース41a〜41cそれぞれのポートに予めプライオリティを設定しておき、ポートのプライオリティに応じて受信クロックを選択する。
図26において、受信インターフェース41a〜41cそれぞれのPHY部45で抽出された受信クロックはクロック機能部42内のSync−E処理及びクロック断検出部81に供給される。Sync−E処理及びクロック断検出部81は受信インターフェース41a〜41cから供給される受信クロックを受信すると共に、Sync−E処理及びクロック断検出部81は各受信クロックの断検出を行う。
Priorityセレクタ82は、Sync−E処理及びクロック断検出部81からの各受信クロックの断検出信号と後述する断情報変換部85からのクロック断情報から、断していないクロックの中で最もプライオリティの高いクロックを選択するための選択情報を生成してCLKセレクタ83に供給する。
また、受信インターフェース41a〜41cそれぞれのPTP検出処理部48で検出されたPTPパケットはクロック機能部42内のPTPクロック抽出部87に供給される。PTPクロック抽出部87はポート毎に受信PTPパケットからPTPクロック抽出部59と同様にPTPクロックを抽出してCLKセレクタ83に供給する。断情報変換部85にはベストマスタクロック・アルゴリズム部57にて選択したクロック源のPTPクロック品質情報が供給されており、断情報変換部85は上記PTP品質情報から断検出情報を得てPriorityセレクタ82に供給する。CLKセレクタ83はPriorityセレクタ82から供給される選択情報に応じて、Sync−E処理及びクロック断検出部81から供給される各受信クロックとPTPクロック抽出部87から供給される各PTPクロックから1つのクロックを選択してPLL64に供給する。
図27はPriorityセレクタ82が実行する選択処理のフローチャートを示す。この処理の前提条件として、Priorityセレクタ82にはクロック源として使用するポートを指定し、指定したポートに対してプライオリティを付ける。例えば、受信インターフェース41aで受信されSync−E処理及びクロック断検出部81から出力される受信クロックをプライオリティ=1としてPriorityセレクタ82に登録する。また、受信インターフェース41bで受信されSync−E処理及びクロック断検出部81から出力される受信クロックをプライオリティ=2としてPriorityセレクタ82に登録する。また、受信インターフェース41cで受信されSync−E処理及びクロック断検出部81から出力される受信クロックをプライオリティ=3としてPriorityセレクタ82に登録する。
更に、受信インターフェース41aのPTP検出処理部48で抽出されたPTPクロックをプライオリティ=4としてPriorityセレクタ82に登録する。更に、ホールドオーバ部66で保持したクロックをプライオリティ=5としてPriorityセレクタ82に登録する。PLL64がフリーラン状態のプライオリティは登録されない。
図27において、ステップS81でPLL64をフリーラン状態とする。次に、ステップS82で使用可能なクロックがあるか否かを判別し、使用可能なクロックがなければステップS81に戻る。使用可能なクロックがあれば、ステップS83でプライオリティ=1のクロック(受信インターフェース41aで受信されSync−E処理及びクロック断検出部81から出力される受信クロック)の断検出の有無を判別する。断検出がなければステップS84でプライオリティ=1のクロックを選択する選択情報を生成しステップS92でクロック状態の変化待ちを行ってステップS83に進む。
ステップS83でプライオリティ=1のクロックの断検出があればステップS85でプライオリティ=2のクロックの断検出の有無を判別する。断検出がなければステップS86でプライオリティ=2のクロックを選択する選択情報を生成しステップS92でクロック状態の変化待ちを行ってステップS83に進む。
ステップS85でプライオリティ=2のクロックの断検出があればステップS87でプライオリティ=3のクロックの断検出の有無を判別する。断検出がなければステップS88でプライオリティ=3のクロックを選択する選択情報を生成しステップS92でクロック状態の変化待ちを行ってステップS83に進む。
ステップS87でプライオリティ=3のクロックの断検出があればステップS89でプライオリティ=4のクロックの断検出の有無を判別する。断検出がなければステップS90でプライオリティ=4のクロックを選択する選択情報を生成しステップS92でクロック状態の変化待ちを行ってステップS83に進む。
ステップS89でプライオリティ=4のクロックの断検出があればステップS91でプライオリティ=5のクロックを選択する選択情報を生成しステップS92でクロック状態の変化待ちを行ってステップS83に進む。
上記の各実施形態によれば、伝送路からクロック抽出するSync−E機能及びパケットを伝送媒体としたPTPからのクロック抽出機能の両方を有した上で、品質情報を与えることによりPTPから抽出したクロックも他の伝送路から抽出したクロックと同等の扱いにし、それらクロック候補から品質情報を元に最良のクロックに切替えることで、Sync−E非対応のノード装置がネットワーク内に存在した場合や伝送路や装置異常が発生した場合にも、パケットを伝送媒体としたPTPからのクロックにより、ネットワークにおけるクロック同期を維持することができる。
また、PTPパケットの周期監視機能を持たせることにより、一定時間以上PTPパケットが到達しない場合に、PTPからのクロック抽出の品質劣化を判定することができる。
また、伝送路から抽出した装置クロックを装置内時計のカウントアップにも利用することで、PTPによる時刻同期機能が断になった場合でも、各伝送装置の時刻に用いられるカウント精度を維持することができる。
また、伝送装置内におけるホールドオーバ部を装置クロックと装置内時刻用で共通化することにより、従来に比べて低消費電力化と小型化を図ることができる。
(付記1)
ネットワークを構成するノード装置において、
前記複数の伝送路から受信した時刻同期用の第1パケットからクロックを抽出する第1クロック抽出手段と、
ネットワークの複数の伝送路に接続され、前記複数の伝送路から受信した信号からクロックを抽出する第2クロック抽出手段と、
前記第1クロック抽出手段で抽出されたクロックと前記第2クロック抽出手段で抽出されたクロックのうちいずれか1つのクロックを選択するクロック選択手段と、
を有し、前記クロック選択手段で選択したクロックに装置クロックを同期させることを特徴とするノード装置。
(付記2)
付記1記載のノード装置において、
前記複数の伝送路から受信した時刻同期用の第1パケットから第1パケットのクロック品質情報を抽出する第1パケットクロック品質情報抽出手段と、
前記複数の伝送路から受信したクロック品質情報を含む第2パケットから前記複数の伝送路の伝送路クロック品質情報を抽出する伝送路クロック品質情報抽出手段と、を有し、
前記クロック選択手段は、前記複数の伝送路の伝送路クロック品質情報と前記第1パケットのクロック品質情報とを比較して最も品質の良いクロックを選択する
ことを特徴とするノード装置。
(付記3)
付記2記載のノード装置において、
前記クロック選択手段は、前記第1パケットクロック品質情報抽出手段からの第1パケットのクロック品質情報を前記伝送路クロック品質情報に変換する変換手段と、
前記伝送路クロック品質情報抽出手段からの前記複数の伝送路の伝送路クロック品質情報と前記変換手段からの伝送路クロック品質情報を比較して最も品質の良いクロックを選択する比較選択手段と、
を有することを特徴とするノード装置。
(付記4)
付記3記載のノード装置において、
前記複数の伝送路からの前記第1パケットの到着周期を監視して前記第1パケットが所定時間以上到着しないとき前記第1パケットが到着しない伝送路のクロック品質情報の劣化と判定して前記比較選択手段に通知する第1パケット周期監視手段を
有することを特徴とするノード装置。
(付記5)
付記1記載のノード装置において、
前記クロック選択手段は、伝送路毎に前記第1クロック抽出手段と前記第2クロック抽出手段に予め設定されている優先度に従って、前記複数の伝送路から前記第1クロック抽出手段で抽出されたクロックと前記第2クロック抽出手段で抽出されたクロックのうち最も優先度の高い1つのクロックを選択することを特徴とするノード装置。
(付記6)
請求項2乃至4のいずれか1項に記載のノード装置において、
前記複数の伝送路から受信した時刻同期用の第1パケットからベストマスタクロック・アルゴリズムを用いて第1パケットを選択し、選択した第1パケットの時刻情報に装置内時計を合わせこむ第1パケット選択手段を有し、
前記第1パケット選択手段で選択した第1パケットを第1クロック抽出手段及び第1パケットクロック品質情報抽出手段に供給する
ことを特徴とするノード装置。
(付記7)
付記3記載のノード装置において、
前記変換手段は、前記第1パケットのクロック品質情報を前記伝送路クロック品質情報に変換するテーブル
を有することを特徴とするノード装置。
(付記8)
付記6記載のノード装置において、
前記クロック選択手段で選択したクロックを前記装置内時計に供給する
ことを特徴とするノード装置。
(付記9)
付記8記載のノード装置において、
前記第1クロック抽出手段及び第2クロック抽出手段でクロックを抽出できないとき、前記クロック選択手段で選択したクロックを前記クロック選択手段にフィードバック刷るホールドオーバ部を有し、
前記ホールドオーバ部の出力するクロックを前記装置内時計に供給する
ことを特徴とするノード装置。
41a〜41c 受信インターフェース
43 クロック機能部
43a〜43c 送信インターフェース
45,53 PHY部
46,52 MAC部
47,51 NP部
48 PTP検出処理部
56 PTP受信処理部
57 ベストマスタクロック・アルゴリズム部
58 装置内時計
59 PTPクロック抽出部
61 Sync−E処理部
62 SSMセレクタ
63 CLKセレクタ
64 PLL
65 クロック分配部
66 ホールドオーバ部
67 SSM変換部
68 セレクタ

Claims (8)

  1. 非同期パスを介して受信した同期情報に基づくクロックを抽出する第1クロック抽出手段と、
    同期パスで伝送された信号からクロックを抽出する第2クロック抽出手段と、
    前記第1クロック抽出手段で抽出されたクロックと前記第2クロック抽出手段で抽出されたクロックの何れかに基づいて同期信号を伝送することを特徴とするノード装置。
  2. 前記同期情報は、他ノード装置と時刻同期ための情報であることを特徴とする請求項1に記載のノード装置。
  3. 前記同期パスは、同期イーサーネットであることを特徴とする請求項1又は2記載のノード装置。
  4. 前記同期情報は、PTP(Precision Time Protocol)によって伝送されることを特徴とする請求項1乃至3何れか1項に記載のノード装置。
  5. 前記非同期パスを介して受信した同期情報から抽出される第1クロック品質情報と、前記同期パスで伝送された信号から抽出されたクロックの品質を示す第2クロック品質情報と、に基いて、何れかのクロックを選択する
    ことを特徴とする請求項1乃至4何れか1項に記載のノード装置。
  6. 前記第1クロック品質情報を、前記第2クロック品質情報に対応する品質情報に変換する変換手段と、
    前記第2クロック品質情報と、前記変換された第1クロック品質情報と、に基いて、何れかのクロックを選択する選択手段と、
    を有することを特徴とする請求項5に記載のノード装置。
  7. 前記同期情報が所定時間以上到着しないとき、前記同期情報が到着しない伝送路の第1クロック品質情報の劣化と判定して、前記劣化と判定された第1クロック情報と前記第2クロック品質情報と、に基いて、何れかのクロックを選択する、
    ことを特徴とする請求項6に記載のノード装置。
  8. 伝送路毎に前記第1クロック抽出手段と前記第2クロック抽出手段に予め設定されている優先度に従って、前記伝送路から前記第1クロック抽出手段で抽出されたクロックと前記第2クロック抽出手段で抽出されたクロックのうち何れかのクロックを選択することを特徴とする請求項1乃至4何れか1項に記載のノード装置。
JP2009296733A 2009-12-28 2009-12-28 ノード装置 Expired - Fee Related JP5560706B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009296733A JP5560706B2 (ja) 2009-12-28 2009-12-28 ノード装置
US12/969,662 US8644351B2 (en) 2009-12-28 2010-12-16 Node device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009296733A JP5560706B2 (ja) 2009-12-28 2009-12-28 ノード装置

Publications (2)

Publication Number Publication Date
JP2011139198A JP2011139198A (ja) 2011-07-14
JP5560706B2 true JP5560706B2 (ja) 2014-07-30

Family

ID=44187462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009296733A Expired - Fee Related JP5560706B2 (ja) 2009-12-28 2009-12-28 ノード装置

Country Status (2)

Country Link
US (1) US8644351B2 (ja)
JP (1) JP5560706B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159533A (zh) * 2007-11-06 2008-04-09 中兴通讯股份有限公司 一种分组传送网中时钟链路自动保护的方法
JP5650072B2 (ja) * 2011-08-03 2015-01-07 日本電信電話株式会社 周波数・時刻同期方法および周波数・時刻同期装置
CN102957488B (zh) * 2011-08-18 2016-09-28 中兴通讯股份有限公司 一种时间同步选源方法及装置
CN102388556B (zh) * 2011-09-20 2014-02-26 华为技术有限公司 一种时钟等级分级方法及相关设备
CN103051405B (zh) * 2011-10-14 2017-09-15 中兴通讯股份有限公司 一种时钟同步混合组网的实现方法和装置
CN103051406B (zh) * 2011-10-17 2017-02-08 中兴通讯股份有限公司 一种1588‑2008协议中时钟同步的方法及***
CN104025483B (zh) * 2011-11-02 2017-06-20 马维尔国际贸易有限公司 用于精确地估计网络内的延迟的服务、***和方法
JP6147467B2 (ja) * 2011-11-14 2017-06-14 富士通株式会社 フレーム伝送装置及び同期方法
CN103107876B (zh) * 2011-11-15 2018-05-01 中兴通讯股份有限公司 一种多时钟同步技术混合组网的实现方法和***和装置
CN102404104B (zh) * 2011-11-24 2018-01-19 中兴通讯股份有限公司 基于不同延时机制的自适应同步方法及***
CN102511149B (zh) * 2011-11-24 2014-03-12 华为技术有限公司 监测网络节点的输出时间方法、装置和***
US9762340B1 (en) 2012-02-01 2017-09-12 Ciena Corporation Synchronization timing loop detection systems and methods
US8879552B2 (en) * 2012-02-22 2014-11-04 Telefonaktiebolaget L M Ericsson (Publ) Precision time protocol offloading in a PTP boundary clock
US9106352B2 (en) 2012-02-27 2015-08-11 Telefonaktiebolaget L M Ericsson (Publ) Frequency distribution using precision time protocol
US8995473B2 (en) * 2012-04-20 2015-03-31 Telefonaktiebolaget L M Ericsson (Publ) Ring based precise time data network clock phase adjustments
US8972608B2 (en) 2012-06-29 2015-03-03 Alcatel Lucent User-selectable IEEE 1588 clock class and quality level mapping
JP6068031B2 (ja) * 2012-07-25 2017-01-25 日本電気通信システム株式会社 時刻同期装置、時刻同期方法、および時刻同期プログラム
JP5868299B2 (ja) * 2012-09-12 2016-02-24 株式会社日立製作所 ネットワーク装置
CN107453833A (zh) * 2012-09-28 2017-12-08 华为技术有限公司 时钟同步方法、***及设备
CN103916950B (zh) * 2012-12-31 2018-11-23 中兴通讯股份有限公司 时间同步方法及***
US9654242B2 (en) * 2013-04-18 2017-05-16 Telefonaktiebolaget Lm Ericsson (Publ) Node and method for selecting synchronization source
WO2015010250A1 (en) * 2013-07-23 2015-01-29 Telefonaktiebolaget L M Ericsson (Publ) Clock recovery in a packet based network
CN104426645A (zh) * 2013-09-02 2015-03-18 华为技术有限公司 确定以太时钟源的方法和装置
CN105099806A (zh) * 2014-05-21 2015-11-25 中兴通讯股份有限公司 一种时钟切换方法及装置
US20160119507A1 (en) * 2014-10-28 2016-04-28 Barco, Inc. Synchronized media servers and projectors
US9838675B2 (en) 2015-02-03 2017-12-05 Barco, Inc. Remote 6P laser projection of 3D cinema content
US9608751B2 (en) * 2015-03-18 2017-03-28 Accedian Networks Inc. Simplified synchronized Ethernet implementation
US9531530B2 (en) * 2015-03-31 2016-12-27 Alcatel Lucent Faster synchronization time and better master selection based on dynamic accuracy information in a network of IEEE 1588 clocks
JP6616247B2 (ja) * 2016-06-10 2019-12-04 日本電信電話株式会社 局側光回線終端装置及び加入者側光回線終端装置
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
CN108134644B (zh) * 2016-12-01 2019-10-22 ***通信有限公司研究院 同步方法、装置、同步设备及***
US10523352B2 (en) * 2017-02-06 2019-12-31 Valens Semiconductor Ltd. Forward error correction for incomplete blocks
CN107104766A (zh) * 2017-03-28 2017-08-29 国网山东省电力公司信息通信公司 一种电力通信网中mstp的网络架构
JP6805938B2 (ja) * 2017-03-31 2020-12-23 株式会社明電舎 仮想lanの時刻同期方法
US10659374B2 (en) * 2017-09-29 2020-05-19 Electronics And Telecommunications Research Institute Method and apparatus for controlling frame transmission
BR112020008501A2 (pt) * 2017-10-30 2020-10-20 Huawei Technologies Co., Ltd. método e aparelho de sincronização de relógio
CN109327428A (zh) * 2018-06-05 2019-02-12 ***通信有限公司研究院 一种报文传输方法、装置、网络侧设备及存储介质
CN112425101A (zh) * 2018-07-25 2021-02-26 大陆汽车有限公司 以太网网络中的时钟拓扑
WO2020059139A1 (ja) * 2018-09-21 2020-03-26 三菱電機株式会社 通信装置、通信システム、通信方法および通信プログラム
CN111277349B (zh) * 2018-12-04 2023-12-22 深圳市中兴微电子技术有限公司 一种时钟同步的方法及***
CN111385051B (zh) * 2018-12-29 2022-11-08 华为技术有限公司 时钟同步方法、装置和存储介质
CN110071777B (zh) * 2019-04-11 2020-10-30 国网河南省电力公司焦作供电公司 PTP over PTN的currentUtcOffset参数自适应处理方法
WO2020220177A1 (en) * 2019-04-29 2020-11-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for switching clock sources
WO2020236164A1 (en) * 2019-05-22 2020-11-26 Vit Tall Llc Multi-clock synchronization in power grids
JP7301689B2 (ja) * 2019-09-13 2023-07-03 株式会社東芝 Ptpメッセージ選択方法およびプログラム、ならびにptpスレーブ装置
CN110830141B (zh) * 2019-11-26 2021-11-16 北京小马慧行科技有限公司 时间同步方法、***、存储介质及处理器
CN115102660B (zh) * 2022-08-26 2022-11-04 深圳市英特瑞半导体科技有限公司 基于同步以太网的破环方法、装置、设备及存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3460118B2 (ja) 1998-08-26 2003-10-27 富士通株式会社 同期網システムのクロック管理方法及び伝送装置
JP2000165444A (ja) * 1998-11-30 2000-06-16 Nec Corp 光パケットスイッチ
JP3214490B2 (ja) * 1999-01-06 2001-10-02 日本電気株式会社 パケット交換ネットワーク
JP3842534B2 (ja) * 2000-09-06 2006-11-08 富士通株式会社 伝送装置
US7012893B2 (en) * 2001-06-12 2006-03-14 Smartpackets, Inc. Adaptive control of data packet size in networks
JP2004015318A (ja) * 2002-06-05 2004-01-15 Fujitsu Ltd システムクロック同期手段を有する情報伝送システムおよびその情報伝送装置
JP4181867B2 (ja) * 2002-12-12 2008-11-19 富士通株式会社 同期網確立方法及びその装置
US7613212B1 (en) * 2003-06-10 2009-11-03 Atrica Israel Ltd. Centralized clock synchronization for time division multiplexed traffic transported over Ethernet networks
JP2006217359A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 移動体通信システムの同期装置及び同期方法
US7660330B1 (en) * 2006-06-28 2010-02-09 Atrica Israel Ltd. Clock synchronization and distribution over an optical Ethernet network
JP4557948B2 (ja) * 2006-10-12 2010-10-06 ザインエレクトロニクス株式会社 クロックデータ復元装置
EP2131530A4 (en) * 2007-03-29 2014-03-26 Fujitsu Ltd NETWORK ELEMENT
CN101299749B (zh) * 2007-04-30 2011-12-07 华为技术有限公司 网络间的时钟传递方法和时钟传递装置
US8018950B2 (en) * 2008-03-17 2011-09-13 Wi-Lan, Inc. Systems and methods for distributing GPS clock to communications devices
CA2730020C (en) * 2008-07-11 2018-04-24 Genesis Technical Systems Corp. Synchronization of communication equipment
CN101707505B (zh) * 2008-08-13 2013-08-28 华为技术有限公司 一种在无源光网络中时间同步的方法、装置及无源光网络
JP5458719B2 (ja) * 2009-07-24 2014-04-02 日本電気株式会社 クロック同期システムと通信装置と方法とプログラム

Also Published As

Publication number Publication date
US8644351B2 (en) 2014-02-04
JP2011139198A (ja) 2011-07-14
US20110158120A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5560706B2 (ja) ノード装置
US10790921B2 (en) Configuration of synchronisation network
JP5595529B2 (ja) 通信システムの時刻同期方法、子局装置、親局装置、制御装置、並びにプログラム
US9112629B2 (en) Configuration of synchronisation network having synchronization trails for time sync and frequency sync
JP6598175B2 (ja) クロック同期パスを検出するための方法、ノード、およびシステム
CN102237941A (zh) 时间同步***及方法
US9553713B2 (en) Method and system for transmitting clock reference streams with timestamps directly to audio/video end nodes in an audio/video bridging network
WO2010037347A1 (zh) 同步网中主、从时钟侧的时间同步方法、装置、及***
US8194704B2 (en) Network equipment
WO2012065334A1 (zh) 在时分复用网络中实现时间同步的方法、设备和***
Hann et al. Synchronous ethernet to transport frequency and phase/time
US20080159270A1 (en) Integrated phase lock loop and network phy or switch
JP5650072B2 (ja) 周波数・時刻同期方法および周波数・時刻同期装置
CN102342051B (zh) 用于通过经由至少一个时间分发协议分开传输第一和第二数据来同步时钟的方法和相关的***及模块
JP2018088646A (ja) 時刻同期装置及び時刻同期方法
EP2458757B1 (en) A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
KR20100048124A (ko) 근거리 통신망에서의 시간 동기화 방법
WO2013097365A1 (zh) 收敛主时钟源的方法及网络设备
Lee et al. Simple synchronizer to enhance time accuracy for legacy ethernet applications
JP2010213176A (ja) Sdh網と中継網の混在時におけるsdh網サービスのクロック同期方式
JP2014127888A (ja) 同期イーサ装置
Gundale et al. Synchronous Ethernet‐Considerations and Implementation of the Packet Network Management Scheme

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140526

R150 Certificate of patent or registration of utility model

Ref document number: 5560706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees