JP5555269B2 - 半導体オンインシュレータの構造を処理するための方法 - Google Patents
半導体オンインシュレータの構造を処理するための方法 Download PDFInfo
- Publication number
- JP5555269B2 JP5555269B2 JP2012007163A JP2012007163A JP5555269B2 JP 5555269 B2 JP5555269 B2 JP 5555269B2 JP 2012007163 A JP2012007163 A JP 2012007163A JP 2012007163 A JP2012007163 A JP 2012007163A JP 5555269 B2 JP5555269 B2 JP 5555269B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxynitride
- nitride
- oxide
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000000034 method Methods 0.000 title claims description 36
- 239000012212 insulator Substances 0.000 title claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 119
- 238000004090 dissolution Methods 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000011978 dissolution method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、連続する支持基板、半導体の酸化物又は酸窒化物の層、及び半導体の薄い半導体層を含む半導体オンインシュレータ（ＳｅＯＩ）の構造を処理するための方法に関する。その半導体層は、酸化物又は酸窒化物の層中の酸素の少なくとも一部を薄い半導体層を通って拡散させるために、低酸素空気中かつ制御された温度及び時間の条件下で熱処理が施され、それによって、埋められた酸化物又は酸窒化物の層の完全な又は部分的な溶解（すなわち消失）を導いている。
上記処理を、好都合に局所的に適用することができ、すなわち、他の領域内で初期の酸化物又は酸窒化物の層を維持しながら、所望のパターンに対応する、ＳｅＯＩ構造の画定された領域で部分的又は完全に酸化物又は酸窒化物の層を溶解することができる。これは、その後、酸化物又は酸窒化物の層の「局所溶解」と呼ばれる。
「酸窒化物」の化学式は、一般式(Ｓｅ)ＯxＮyを有する化合物を意味すると理解され、ここで、Ｓｅが考えられる半導体のシンボル（例えばシリコン）であり、xとyがそれぞれゼロ以外の酸素と窒素の含有量であると定義される。酸化物は、ｙ＝０の場合に相当する。
このような処理のおかげで、図１に示すように、さらに可変厚さの酸化物又は酸窒化物の層（部分的な溶解の場合）を有するＳｅＯＩ構造、又は図２に示すように、すなわち、酸化物又は酸窒化物の層が保持されている「ＳｅＯＩ」ゾーン、及び完全に溶解した層内のゾーンの両方を含むハイブリッド構造を取得することが可能である。
酸窒化物の層の場合には、窒素も半導体の薄い層を通って拡散し、溶解処理後、酸化物又は酸窒化物が目的の半導体中に変換される。
図１のＳｅＯＩ構造は、支持基板１、溶解処理によって局所的に削減された厚さの酸化物又は酸窒化物の層２、及び薄い半導体層３を備える。
図２のハイブリッド構造は、支持基板１と薄い半導体層３を備え、その間に、酸化物又は酸窒化物の層２が（「ＳｅＯＩ」ゾーンが形成できるように）特定の領域で保存される、（Ｂを参照したバルク半導体ゾーンが形成できるように）その他の中で完全に溶解されている。
このような構造を、１つの同じウェハ上の異なる基板を必要とする電子部品（例えば、「メモリ」コンポーネント及びロジックコンポーネント）の製造に用いることができる。
言い換えれば、それは、それぞれ１つの同じチップ内にＳｅＯＩ基板上とバルク基板上で動作する回路の共同統合を可能にする。
局所溶解の利点は、「バルク」と「ＳｅＯＩ」のゾーンを備えるウェハと集積回路の製造を提供することであり、それらの実証済みの技術を維持しながら、バルクゾーンを必要とするコンポーネントとＳｅＯＩゾーンを必要とするコンポーネントの両方が作製できるようになる。
特に、局所溶解の技術の精度は、コンポーネントのスケールでバルクゾーンとＳｅＯＩゾーンを画定することが可能になる。
局所溶解は、一般的に薄い半導体層の表面にマスクを形成することによって、及び、その後の半導体層の表面に向かって酸化物又は酸窒化物の層からの酸素の拡散を促進する熱処理を施すことによって実行される。
マスクは一般的に酸素の拡散に対して完全に又は部分的にバリアを形成する材料で作られているので、酸素が薄い半導体層の露出ゾーンを通じるときのみ簡単に拡散することができるが、すなわちそれらのゾーンはマスクで覆われていない。マスクが酸素の部分的な拡散を可能にする場合には、それにもかかわらず、溶解がマスクの欠如が要因でより容易になっている露出（マスクフリー）ゾーンのそれよりはるかに低い溶解速度を保証する。
文献WO 2008/114099は、マスクが酸化して完全に拡散をブロックすることによって得られる、このような方法を説明する。
しかし、このようなマスクの使用は、薄い半導体層で、マスクのエッジでのトレンチの出現を含むいくつかの欠点があるかもしれない。
これらのトレンチでは、半導体によるマスクの濡れや、マスクと半導体との間の反応等のいくつかの発現があるかもしれない。
すべてのケースで、半導体原子の高い表面移動度がこれらのトレンチの作成に関与している。
上記表面移動度は、処理温度及び、還元性の又は弱酸性の処理気圧に依存している。
これらの局所的な欠陥は、半導体層の厚さに達することができる深さで、薄い半導体層上のコンポーネントの製造に有害である。
特に、マスクエッジの欠陥は、表面形状の変化を増幅する。
この変化は、後段の回路を製造するステップの実行を困難にさせ、半導体のディウェッティング（dewetting ）につながる可能性がある。すなわち、薄い半導体層での凝集（cohesion）の損失につながり、薄い半導体層は解離して酸化物又は酸窒化物の層の表面に小滴を形成する。
これらの局所的な欠陥を除去又は最小化するために、化学的機械的に研磨することは、表面を平坦化する目的と共に（半導体層のたるみと関係するレベルの違いを防ぐために）、除去する半導体層の厚みが大きすぎるため、それを想定することが困難であり、この層の初期厚さは、酸素の拡散を容易にするために小さくなるように選択されている。
さらに、研磨は、半導体層の厚さの均一性を減少させる傾向がある。
それゆえ、前述の欠点を持っていない、酸化物又は酸窒化物の層を局所に溶解するための方法が求められている。
本発明の一つの目的は、このような薄い半導体層の表面形状が改善されるまでの局所溶解方法を提供することである。
本発明によれば、方法は、連続する支持基板、半導体の酸化物又は酸窒化物の層、及び上記半導体の薄い半導体層を含む半導体オンインシュレータ構造を処理するために提供される。上記方法は、以下のステップを含む。
（ｉ）薄い層の表面上に、マスクで覆われていない露出領域と呼ばれる薄い層の領域であって第１のパターンに従って分布された領域と、マスクで覆われた領域であって第１のパターンの補完的な第２のパターンに従って分布された領域とを画定するマスクを形成するステップと、
（ii）不活性又は還元性の雰囲気中で、並びに制御された温度及び時間の条件下で、熱処理を施し、酸化物又は酸窒化物の層中の酸素の少なくとも一部を薄い半導体層の露出領域を通って拡散させ、上記第１のパターンに従って配置される酸化物又は酸窒化物の層の領域で酸化物又は酸窒化物の厚さの減少を導くステップとを含み、
上記方法は、ステップ（ii）の前又は最中に、薄い層の半導体の窒化物又は酸窒化物の層は、露出領域上に形成され、上記窒化物又は酸窒化物の層の厚さは、薄い層の露出領域を通る酸素の拡散速度とマスクで覆われた領域を通る酸素の拡散速度との比が２以上大きくなるようにすることを特徴とする。
（ii）不活性又は還元性の雰囲気中で、並びに制御された温度及び時間の条件下で、熱処理を施し、酸化物又は酸窒化物の層中の酸素の少なくとも一部を薄い半導体層の露出領域を通って拡散させ、上記第１のパターンに従って配置される酸化物又は酸窒化物の層の領域で酸化物又は酸窒化物の厚さの減少を導くステップとを含み、
上記方法は、ステップ（ii）の前又は最中に、薄い層の半導体の窒化物又は酸窒化物の層は、露出領域上に形成され、上記窒化物又は酸窒化物の層の厚さは、薄い層の露出領域を通る酸素の拡散速度とマスクで覆われた領域を通る酸素の拡散速度との比が２以上大きくなるようにすることを特徴とする。
本発明の第１の実施形態によると、薄い層の半導体の窒化物又は酸窒化物の層を形成するステップは、ステップ（ii）の熱処理が適用される前に実行される。
また、薄い層の半導体の窒化物又は酸窒化物の層を形成するステップは、ステップ（ii）の少なくとも一部の熱処理の間に実行される。
薄い層の半導体の窒化物又は酸窒化物の層を、次のいずれかの方法で形成することができる。
窒素を含有する雰囲気に薄い層の露出領域を露出することにより、
窒素プラズマを上記薄い層に適用することにより、又は
窒素を含有する雰囲気中にアニールすることにより、形成することができる。
窒素プラズマを上記薄い層に適用することにより、又は
窒素を含有する雰囲気中にアニールすることにより、形成することができる。
変形例によれば、ステップ（ii）の熱処理の雰囲気は窒素を含み、ステップ（ii）中に、薄い層の半導体の窒化物又は酸窒化物の層が、露出領域の表面上に形成される。
従って、ステップ（ii）の処理を、好ましくは０.１〜１％の間にある濃度の窒素を含む雰囲気中に、１１００〜１３００℃の間の温度で、５〜５００分の間実行することができる。
本発明の他の特徴及び利点は、添付図面を参照して、以下の発明の詳細な説明から明らかになるだろう。ここで、実施形態の説明を容易にするために、様々な層は必ずしも縮尺が示されていない。
（半導体オンインシュレータ構造）
図３を参照して、溶解処理は、基盤から表面へ連続して、支持基板１と、半導体の酸化
物又は酸窒化層２と、局所的なマスクで事前に覆われている半導体層３を含む半導体オンインシュレータ構造（ＳｅＯＩ）、に適用される。
図３を参照して、溶解処理は、基盤から表面へ連続して、支持基板１と、半導体の酸化
物又は酸窒化層２と、局所的なマスクで事前に覆われている半導体層３を含む半導体オンインシュレータ構造（ＳｅＯＩ）、に適用される。
支持基板１は、基本的にＳｅＯＩ構造に剛性を提供する。
この目的のために、支持基板１は典型的に約百数ミクロンの厚さを有する。
支持基板は、バルク基板又は他の複合基板とすることができる。つまり、様々な材料の少なくとも２層からなる多層で構成される。
支持基板は、このように、次の材料、単結晶又は多結晶の形態のシリコン、窒化ガリウム又はサファイアのいずれかを含むことができる。
半導体層３は、例えばシリコン、ゲルマニウム又はシリコンゲルマニウムなどの少なくとも1つの半導体を含む。
半導体層３は、任意に混合でき、すなわち、それは半導体の多層で構成することができる。
半導体層の材料は、単結晶又は多結晶アモルファスとすることができる。それは、ドープされた又はドープされていない多孔性又は非多孔性とすることができる。
電子部品を受信するのに適していることが半導体層にとって特に有利である。
薄い半導体層は、酸素の十分急速な普及を可能にするために、５〜２００nm、好ましくは３０〜１００nmの間の厚さを有する。
酸化物又は酸窒化物の層２は、支持基板１と半導体層３との間で、構造内に埋められており、それゆえ、技術用語で、ＢＯＸ（埋められた酸化物）の頭字語で一般的に言及される。
層２は、薄い層３を構成する半導体の酸化物又は酸窒化物から形成され、薄い層中の上記窒化物又は酸窒化物の分解が起こる。
溶解処理の期間を制限するために、ＳｅＯＩ構造の酸化物又は酸窒化物の層は、一般的に薄く又は超薄型になって、すなわち、その厚さは５〜１００nm、好ましくは１０〜２５nmの間である。
ＳｅＯＩ構造は、結合を含む、当業者に知られている任意の層を転送するテクニックにより作製される。
これらのテクニックの中で、主に以下のステップを含むSmartCut(登録商標)方法に言及することができる。
ｉ）支持基板上又はドナー基板上に半導体層を含む酸化物又は酸窒化物の層を形成するステップと、
ii）ドナー基板上に弱くなったゾーンを形成し、弱くなったゾーンが転送される薄い半導体層を画定するステップと、
iii）支持基板へドナー基板を結合し、酸化物又は酸窒化物の層が結合する表面に配置されるステップと、
iv）支持基板へ薄い半導体層を転送するように弱くなったゾーンに沿ってドナー基板を壊すステップ。
ii）ドナー基板上に弱くなったゾーンを形成し、弱くなったゾーンが転送される薄い半導体層を画定するステップと、
iii）支持基板へドナー基板を結合し、酸化物又は酸窒化物の層が結合する表面に配置されるステップと、
iv）支持基板へ薄い半導体層を転送するように弱くなったゾーンに沿ってドナー基板を壊すステップ。
この方法は、当業者に知られているため、ここでは詳しく説明しない。参考文献には、例えば、Jean-Pierre Colinge作、Kluwer Academic Publishersの「シリコンオンインシュレータ技術であるＶＬＳＩの材料」第２版の５０から５１ページに言及されている。
ドナー基板を結合すること、酸化物又は酸窒化物の層で覆われている１つ及び/又は他の基板の支持基板に半導体層を含むこと、及びその後、支持基板上に唯一の薄い半導体層を残すためにその裏面を通じてドナー基板の厚さを削減することを含む方法を用いることも可能である。
こうして得られたＳｅＯＩ構造は、その後、従来の仕上げ処理（研磨、平坦化、洗浄、等）を施すことができる。
ＳｅＯＩ構造を形成するためのこれらの方法では、酸化物層は、熱酸化（その場合、酸化物が酸化を受けた基板材料の酸化物である）によって又は他の堆積、例えばシリコン酸化物（ＳｉＯ2）の堆積によってドナー基板上又は支持基板上に形成される。
酸化物層も、雰囲気と接触するドナー基板及び/又は支持基板の自然酸化に起因する、自然酸化層となることができる。
任意の適切な方法を使用して、例えば酸窒化物の堆積などのような窒化に続いて酸化する酸窒化物の層を形成するか、又は他の窒素プラズマの酸化物を露出する。
対照的に、ＳＩＭＯＸ方法によって得られたＳＯＩ構造で実施した試験は、酸化物の溶解を観察できないが、これはそれが取得された方法による低い酸化物の品質に起因している。読本では、L. Zhongら作の応用物理学文学67、3951（1995年）であるこの論文に対する敬意に言及することができる。
それには、結合が実行される前のことが記述されており、接触表面の一方及び/又は他の上で、エネルギー結合を増加するために、当業者に周知のステップのクリーニング又はプラズマ活性化を実施することが可能である。
残りの説明では、薄い半導体層３の構造は、シリコン、すなわちシリコンオンインシュレータ（ＳＯＩ）構造で作られる溶解処理の適用が実施例として得られる。
（マスクの形成）
図３に示すように、マスク４は、薄い層３の表面上に形成され、拡散してはならない酸素を通す表面の領域３ｂを覆う、又は少なくとも露出領域３ａよりも非常に低い拡散
率を持っていなければならない。
図３に示すように、マスク４は、薄い層３の表面上に形成され、拡散してはならない酸素を通す表面の領域３ｂを覆う、又は少なくとも露出領域３ａよりも非常に低い拡散
率を持っていなければならない。
マスク４で覆われていない薄い層３の表面の領域３ａは、「露出領域」と呼ばれる。
酸素及び必要ならば窒素の簡単な拡散を可能にしなければならない、酸化物又は酸窒化
物の層２の上記領域３ａは、酸化物又は酸窒化物の層の厚さの全て又は一部を溶解するた
めに望まれるパターンに従って分布している。
物の層２の上記領域３ａは、酸化物又は酸窒化物の層の厚さの全て又は一部を溶解するた
めに望まれるパターンに従って分布している。
言い換えれば、マスク４は、酸化物又は酸窒化物の層の厚さの全て又は一部を溶解する
ために望まれるパターンと補完的なパターンに従って薄い層３の上に分布している。
ために望まれるパターンと補完的なパターンに従って薄い層３の上に分布している。
この目的のために、マスクは、基板から来る酸素に対するバリアを形成する材料で作ら
れている。
れている。
例えば排他的ではないが、文献WO 2008年114099及びWO 2010年034696に記載された
方法のいずれかに従って、マスクを形成することができる。
方法のいずれかに従って、マスクを形成することができる。
このように、第１の実施形態によれば、マスクは薄い層３の表面上に窒化物又は酸化物
の局所堆積によって生成される。
の局所堆積によって生成される。
図５に示す第２の実施形態によれば、マスクは薄い層３ｂのゾーンの熱酸化によって形
成され、ゾーン３ａはそのような酸化から保護される露出ゾーンを形成することを意図さ
れている。
成され、ゾーン３ａはそのような酸化から保護される露出ゾーンを形成することを意図さ
れている。
前述の実施形態と比較して、そのようなマスクの形成は、消費されている薄い層３の小
さい厚さを引き起こし、薄い層３の部分的に「埋められた」マスクにつながる。
さい厚さを引き起こし、薄い層３の部分的に「埋められた」マスクにつながる。
第３の実施形態（図示していない）によると、マスクは、原子が埋められた酸化物又は
酸窒化物の層から拡散しなければならない元素である酸素、及び必要ならば窒素を通す領
域より厚い薄い層３の領域から構成されている。
酸窒化物の層から拡散しなければならない元素である酸素、及び必要ならば窒素を通す領
域より厚い薄い層３の領域から構成されている。
（露出領域の処理）
図４を参照して、又はもし適切ならば図６を参照して、マスク４が形成された後、処理は薄い層３の露出領域３ａに適用され、その処理は、上記領域３ａの表面上に、層３の半導体の窒化物又は酸窒化物の薄い層５を形成することを目指す。
図４を参照して、又はもし適切ならば図６を参照して、マスク４が形成された後、処理は薄い層３の露出領域３ａに適用され、その処理は、上記領域３ａの表面上に、層３の半導体の窒化物又は酸窒化物の薄い層５を形成することを目指す。
第１の実施形態によれば、上記処理は、溶解する熱処理が実施される前に実行される。
処理は、窒素プラズマを適用することを含むことができる。
実施例として、Ｎ2ＲＩＥ（reactive ion etching）プラズマは、５００W及び５０mTorrの圧力で３０秒間適用される。
あるいは、処理は窒素アニールを含むことができる。
例えば、上記窒素アニールは、９９％のアルゴン及び１％の窒素を含む雰囲気中の１０００℃で３０分間実行される。
第２の実施形態によれば、露出ゾーンの処理は、溶解する熱処理中に実施される。
この目的のために、窒素は、熱処理の全て又は一部中に溶解する処理の不活性又は還元性の雰囲気中に導入される。
窒素濃度は、通常、０．１〜１％の間にある。
例えば、溶解する熱処理は、１時間の間、１１００〜１３００℃の間の温度で、０．１％〜１％の窒素を含有するアルゴン雰囲気中で行われている。
窒素濃度は、高温、高濃度で、温度の関数として変化する。
このように露出領域３aの表面上に形成される窒化物又は酸窒化物の層５の厚さは、典型的には、１〜１０nmの間である。
これにより、露出領域３aを通る酸素の拡散速度とマスク４で覆われる領域３ｂを通る酸素の拡散速度との比が２以上となることを得ることができる。
（溶解する熱処理）
熱処理のため、ＳＯＩ構造は、ガスの流れが不活性又は還元性の雰囲気を形成するように生成される炉内に配置される。
熱処理のため、ＳＯＩ構造は、ガスの流れが不活性又は還元性の雰囲気を形成するように生成される炉内に配置される。
ガスの流れはこのように、アルゴン、水素及び/又はこれらのガスの混合物、並びに必要ならば窒素を含むことができる。
埋められた層が、雰囲気中の酸素濃度と酸化物又は酸窒化物の層の表面の酸素濃度との間に十分な勾配があるときに、すなわち雰囲気中の酸素含有量が十分に低いときに、唯一溶解すること、に注意することは重要である。
このように、炉内の雰囲気の酸素含有量は、例えば１０ppm以下の、一定の適切なしきい値より低くなければならないと考えられており、リークを考慮すると、ガスの流れが１ppbより低い酸素含有量を有していなければならないことを意味する。
この点の参照を、Ludsteckらの論文「薄い酸化物と酸化物の最適化のための成長モデル」、応用物理学会誌、Vol．９５、第５号、2004年3月で行うことができる。
これらの条件は、従来の炉で得ることができない。従来の炉は、あまりにも多くのリークを生成しすぎてこのような低酸素の含有量の気密性（結合を避けるための部品数の削減、不可欠な部品の使用など）を達成させるようにすることができず、炉は、最適なリークのために特別に設計されなければならない。
対照的に、前述のしきい値を超えて、例えば約１０ppmの雰囲気中の高すぎる酸素濃度は、溶解を停止し、露出したシリコンの酸化を促進する。
ＳＯＩ構造の酸化物の溶解の機構は、読者が参照可能なO. Kononchukらの「ＳＯＩウェハ中の埋められた酸化物の内部溶解」、ソリッドステートフェノミナ、vols．１３１〜１３３（２００８）、PP １１３‐１１８の記事で詳しく説明されている。
熱処理の影響の下で、酸化物又は酸窒化物の層の酸素原子、及び、もし使用するならば窒素原子は、窒化物又は酸窒化物の層５によって覆われた領域内に薄い層３を通じて拡散する。
層５は、拡散が遅くなる場合であっても、マスク４を通って可能であるよりも速く拡散を可能にするほど十分に薄い。
満足いくように溶解させるために、層５で覆われる領域を通る拡散速度とマスク４で覆われる領域を通る拡散速度との比がおよそ２より大きくなければならないと考えられる。
露出ゾーンでは、特に層５の存在による溶解速度の低下は、後者の材料及びその厚さに依存する。
表面層を通じて酸素の拡散速度は、埋められた酸窒化物の層の溶解速度から計算される。
溶解モデルが知られており、キャリブレーションされる。
当業者は、表面の化学的性質を変更するとき、観測した溶解速度と何も変更がない場合に期待される速度との間の差を測定することで酸素の拡散によるこの層の効果を決定することができる。
さらに、層５は、シリコン原子の表面移動度又は薄い層３の半導体の表面移動度を減らす。
このように、形状の欠陥は、上記の導入で記載したトレンチ及びディウェッティングの形成を防止させるか、少なくとも大幅に減少させる。
このように、厚さ１００nmのシリコンの薄い層の下に厚さ２nmの酸化物を溶解するための熱処理の条件は、１１００℃で２時間、１２００℃で１０分、又は１２５０℃で４分間である。
しかしながら、これらの値は、溶解炉内及び層５の性質上の残余の酸素濃度に特に依存していることが注目されるであろう。このように、厚さより大きい溶解も観測されている。
溶解する処理後に、マスク４及び窒化物又は酸窒化物の層５は、エッチングのような任意の適切な手段によって除去される。
このように、さらに層５を形成することを通じて、半導体層３の表面粗さを増加させることができ、例えば、化学エッチングを介してこの粗さを改善することが可能である。
最後に、平坦化ステップは、一般的に平坦な面及び十分な粗さで薄い層３を提供する必要がある。この目的のためにあらゆる適切な方法（研磨、化学的薄型化、等）を用いることができる。
Claims (8)
- 連続する支持基板（１）と、半導体からなる薄い半導体層（３）と、前記支持基板（１）と前記薄い半導体層（３）との間の前記半導体の酸化物又は酸窒化物の層（２）とを含む半導体オンインシュレータ構造を処理するための方法であって、
（ｉ）前記薄い半導体層（３）の表面上に、マスクで覆われていない露出領域（３ａ）と、前記マスクで覆われた領域（３ｂ）とを画定するマスク（４）を形成するステップと、
（ｉｉ）不活性又は還元性の雰囲気中で、並びに制御された温度及び時間条件の下で、熱処理を施し、酸化物又は酸窒化物の層（２）中の酸素の少なくとも一部を前記薄い半導体層の前記露出領域（３ａ）を通って拡散させ、前記露出領域（３ａ）で前記酸化物又は酸窒化物の厚さの減少を導くステップとを含み、
ステップ（ｉｉ）の前又は最中に、前記半導体の窒化物又は酸窒化物の層（５）が、前記露出領域（３ａ）上に形成され、前記窒化物又は酸窒化物の層（５）の厚さは、前記薄い半導体層（３）の前記露出領域（３ａ）を通る酸素の拡散速度と前記マスク（４）で覆われた前記領域（３ｂ）を通る酸素の拡散速度との比が２以上大きくなるような厚さであることを特徴とする方法。 - 前記窒化物又は酸窒化物の前記層（５）を形成するステップは、ステップ（ｉｉ）の前記熱処理前に実行されることを特徴とする請求項１に記載の方法。
- 前記窒化物又は酸窒化物の前記層（５）を形成するステップは、ステップ（ｉｉ）の前記熱処理の少なくとも一部の間に実行されることを特徴とする請求項１に記載の方法。
- 前記窒化物又は酸窒化物の前記層（５）は、窒素を含む雰囲気に前記薄い半導体層（３）の前記露出領域（３ａ）を露出することによって形成されることを特徴とする請求項２に記載の方法。
- 前記窒化物又は酸窒化物の前記層（５）は、前記薄い半導体層（３）に窒素プラズマを適用することによって形成されることを特徴とする請求項４に記載の方法。
- 前記窒化物又は酸窒化物の前記層（５）は、窒素を含む雰囲気中でアニールすることによって形成されることを特徴とする請求項４に記載の方法。
- ステップ（ｉｉ）の前記熱処理の前記雰囲気は窒素を含み、ステップ（ｉｉ）の間のように、前記窒化物又は酸窒化物の前記層（５）が、前記露出領域（３ａ）の表面上に形成されることを特徴とする請求項３に記載の方法。
- ステップ（ｉｉ）の前記熱処理は、５〜５００分間の時間、１１００〜１３００℃の間の温度、及び、前記雰囲気が０．１〜１％の間にある濃度の窒素を含む中で実行されることを特徴とする請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1151884A FR2972564B1 (fr) | 2011-03-08 | 2011-03-08 | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
| FR1151884 | 2011-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012191173A JP2012191173A (ja) | 2012-10-04 |
| JP5555269B2 true JP5555269B2 (ja) | 2014-07-23 |
Family
ID=43971118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012007163A Active JP5555269B2 (ja) | 2011-03-08 | 2012-01-17 | 半導体オンインシュレータの構造を処理するための方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8497190B2 (ja) |
| EP (1) | EP2498286B1 (ja) |
| JP (1) | JP5555269B2 (ja) |
| KR (1) | KR101365234B1 (ja) |
| CN (1) | CN102683200B (ja) |
| FR (1) | FR2972564B1 (ja) |
| SG (1) | SG184625A1 (ja) |
| TW (1) | TWI456704B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2995445B1 (fr) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| FR3003684B1 (fr) * | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| FR3051979B1 (fr) * | 2016-05-25 | 2018-05-18 | Soitec | Procede de guerison de defauts dans une couche obtenue par implantation puis detachement d'un substrat |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004406A (en) | 1994-06-16 | 1999-12-21 | Nec Corporation | Silicon on insulating substrate |
| US5780346A (en) * | 1996-12-31 | 1998-07-14 | Intel Corporation | N2 O nitrided-oxide trench sidewalls and method of making isolation structure |
| JP4273540B2 (ja) | 1998-07-21 | 2009-06-03 | 株式会社Ｓｕｍｃｏ | 貼り合わせ半導体基板及びその製造方法 |
| US6300218B1 (en) | 2000-05-08 | 2001-10-09 | International Business Machines Corporation | Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process |
| US6881645B2 (en) * | 2000-08-17 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of preventing semiconductor layers from bending and semiconductor device formed thereby |
| US6846727B2 (en) | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| JP2003249649A (ja) * | 2002-02-26 | 2003-09-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100476901B1 (ko) * | 2002-05-22 | 2005-03-17 | 삼성전자주식회사 | 소이 반도체기판의 형성방법 |
| US20070128742A1 (en) * | 2002-05-22 | 2007-06-07 | Jung-Il Lee | Method of forming silicon-on-insulator (soi) semiconductor substrate and soi semiconductor substrate formed thereby |
| DE10234699A1 (de) * | 2002-07-30 | 2004-02-12 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation |
| JP3693992B2 (ja) | 2002-11-08 | 2005-09-14 | 三菱電機株式会社 | 高圧燃料ポンプ |
| FR2847077B1 (fr) | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
| US7510927B2 (en) * | 2002-12-26 | 2009-03-31 | Intel Corporation | LOCOS isolation for fully-depleted SOI devices |
| JP4407127B2 (ja) | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| WO2004075298A1 (ja) | 2003-02-19 | 2004-09-02 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP4489368B2 (ja) * | 2003-03-24 | 2010-06-23 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
| US7091069B2 (en) * | 2004-06-30 | 2006-08-15 | International Business Machines Corporation | Ultra thin body fully-depleted SOI MOSFETs |
| JP4631347B2 (ja) | 2004-08-06 | 2011-02-16 | 株式会社Ｓｕｍｃｏ | 部分ｓｏｉ基板およびその製造方法 |
| JP4830290B2 (ja) | 2004-11-30 | 2011-12-07 | 信越半導体株式会社 | 直接接合ウェーハの製造方法 |
| US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
| US7384857B2 (en) * | 2005-02-25 | 2008-06-10 | Seiko Epson Corporation | Method to fabricate completely isolated silicon regions |
| US7566629B2 (en) * | 2005-06-16 | 2009-07-28 | International Business Machines Corporation | Patterned silicon-on-insulator layers and methods for forming the same |
| JP5239117B2 (ja) * | 2005-10-04 | 2013-07-17 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP5113182B2 (ja) * | 2006-10-27 | 2013-01-09 | ソイテック | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 |
| JP2008159811A (ja) * | 2006-12-22 | 2008-07-10 | Siltronic Ag | Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ |
| CN101636832B (zh) * | 2007-03-19 | 2012-01-11 | S.O.I.Tec绝缘体上硅技术公司 | 形成图案的薄soi |
| US7930976B2 (en) | 2007-08-02 | 2011-04-26 | Ensign-Bickford Aerospace & Defense Company | Slow burning, gasless heating elements |
| US7833891B2 (en) * | 2008-07-23 | 2010-11-16 | International Business Machines Corporation | Semiconductor device manufacturing method using oxygen diffusion barrier layer between buried oxide layer and high K dielectric layer |
| FR2936356B1 (fr) * | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| FR2937797B1 (fr) * | 2008-10-28 | 2010-12-24 | S O I Tec Silicon On Insulator Tech | Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante |
| FR2937794A1 (fr) * | 2008-10-28 | 2010-04-30 | Soitec Silicon On Insulator | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
| SG182208A1 (en) * | 2008-12-15 | 2012-07-30 | Semiconductor Energy Lab | Manufacturing method of soi substrate and manufacturing method of semiconductor device |
| US8030173B2 (en) * | 2009-05-29 | 2011-10-04 | Freescale Semiconductor, Inc. | Silicon nitride hardstop encapsulation layer for STI region |
| US8283217B2 (en) * | 2010-03-04 | 2012-10-09 | International Business Machines Corporation | Prevention of oxygen absorption into high-K gate dielectric of silicon-on-insulator based finFET devices |
| EP2500933A1 (en) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Multi-layer structures and process for fabricating semiconductor devices |
-
2011
- 2011-03-08 FR FR1151884A patent/FR2972564B1/fr active Active
- 2011-12-06 TW TW100144891A patent/TWI456704B/zh active
- 2011-12-07 US US13/314,086 patent/US8497190B2/en active Active
-
2012
- 2012-01-05 SG SG2012000873A patent/SG184625A1/en unknown
- 2012-01-09 KR KR1020120002529A patent/KR101365234B1/ko active IP Right Grant
- 2012-01-17 JP JP2012007163A patent/JP5555269B2/ja active Active
- 2012-01-31 CN CN201210021387.XA patent/CN102683200B/zh active Active
- 2012-03-08 EP EP12158624.2A patent/EP2498286B1/fr active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019187844A1 (ja) * | 2018-03-28 | 2019-10-03 | 住友精密工業株式会社 | Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2972564A1 (fr) | 2012-09-14 |
| US8497190B2 (en) | 2013-07-30 |
| EP2498286A1 (fr) | 2012-09-12 |
| CN102683200A (zh) | 2012-09-19 |
| FR2972564B1 (fr) | 2016-11-04 |
| JP2012191173A (ja) | 2012-10-04 |
| KR101365234B1 (ko) | 2014-02-18 |
| KR20120102502A (ko) | 2012-09-18 |
| SG184625A1 (en) | 2012-10-30 |
| EP2498286B1 (fr) | 2013-08-07 |
| TWI456704B (zh) | 2014-10-11 |
| TW201238009A (en) | 2012-09-16 |
| US20120231636A1 (en) | 2012-09-13 |
| CN102683200B (zh) | 2015-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9136113B2 (en) | Process to dissolve the oxide layer in the peripheral ring of a structure of semiconductor-on-insulator type | |
| JP5231460B2 (ja) | パターニングされた薄いｓｏｉ | |
| JP5555269B2 (ja) | 半導体オンインシュレータの構造を処理するための方法 | |
| JP4442560B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US8324072B2 (en) | Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure | |
| TWI436456B (zh) | 元件的製造方法 | |
| JP4983025B2 (ja) | 半導体装置の製造方法 | |
| JP4631347B2 (ja) | 部分ｓｏｉ基板およびその製造方法 | |
| KR20110055743A (ko) | 전위들의 이동을 가능하게 하는 반도체-온-절연체형 구조를 제조 및 처리하는 방법 및 대응하는 구조 | |
| TW201246382A (en) | Process for treating a structure of semiconductor on insulator type | |
| JPH11103034A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5555269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |