JP5547878B2 - 半導体加工方法 - Google Patents

半導体加工方法 Download PDF

Info

Publication number
JP5547878B2
JP5547878B2 JP2008170629A JP2008170629A JP5547878B2 JP 5547878 B2 JP5547878 B2 JP 5547878B2 JP 2008170629 A JP2008170629 A JP 2008170629A JP 2008170629 A JP2008170629 A JP 2008170629A JP 5547878 B2 JP5547878 B2 JP 5547878B2
Authority
JP
Japan
Prior art keywords
gas
film
plasma
resist
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008170629A
Other languages
English (en)
Other versions
JP2010010573A5 (ja
JP2010010573A (ja
Inventor
哲郎 小野
剛 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2008170629A priority Critical patent/JP5547878B2/ja
Priority to TW097129876A priority patent/TWI485771B/zh
Priority to KR1020080080484A priority patent/KR100981041B1/ko
Priority to US12/198,222 priority patent/US8440513B2/en
Publication of JP2010010573A publication Critical patent/JP2010010573A/ja
Publication of JP2010010573A5 publication Critical patent/JP2010010573A5/ja
Application granted granted Critical
Publication of JP5547878B2 publication Critical patent/JP5547878B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体加工方法に係り、特に高誘電率絶縁膜上に金属を堆積した構造の半導体を加工する半導体加工方法に関する。
例えば、特許文献１には、半導体素子の層間絶縁膜に用いられているｌｏｗ−ｋ膜と呼ばれる誘電率が低い絶縁膜上に形成されたレジスト除去に際して、水素と希ガスの混合ガスのプラズマから取り出した水素原子あるいは水素分子の中性ラジカルを用いることが示されている。ここでは、通常の酸素プラズマを用いたレジスト除去方法ではｌｏｗ−ｋ膜が酸化等の劣化により誘電率が上昇するために、酸素を用いないでレジストを除去する方法を採用することが開示されている。また、この文献には、基板の温度を２００℃から４００℃に上昇させてレジスト除去速度を増加する技術、ＮＨ３プラズマあるいはＣＦ4プラズマを照射してレジスト表面の変性層を除去する技術も開示されている。
特許文献２には、Ｗなどの高融点金属電極を備えるメタルゲートと呼ばれる半導体素子において、Ｗの劣化を防ぎながら汚染を除去する洗浄方法が記載されている。ここでは、水素および水蒸気を含む雰囲気中でウエハを熱酸化し、その後、過酸化水素を含まない液によりウエハを洗浄する技術が開示されている。この方法ではＷ層が酸化されないので洗浄によりＷ酸化層が除去されてしまうことはない。またこの文献の００５５、００５６段落には素子のドライエッチング後のレジスト除去には酸素プラズマを用いることが記載されている。
特開２００５−２６８３１２号公報 特開２００５−２２９１３０号公報
特許文献２に示すように、従来技術においては、メタルゲート構造の素子のレジスト除去に酸素プラズマが用いられる。しかし、素子の微細化が進み加工線幅が６５ｎｍ以下の領域になると、レジスト除去時に用いる酸素により、Ｔｉ、Ｔａ、Ｒｕなどの金属電極の側壁が酸化されてその抵抗が増加して素子が劣化するという問題が生じる。
素子の加工線幅が大きい場合には、前記側壁における酸化層の厚さの全体に占める割合は小さいため、前記抵抗の増大は問題とはならない。このため、従来技術では、この点に関する解決方法について言及するところはない。
本発明は、このような問題点に鑑みてなされたもので、高誘電率絶縁膜上に金属導体を堆積した構造の半導体に対する微細加工に適した加工方法を提供するものである。
本発明は上記課題を解決するため、次のような手段を採用した。
ＨｆまたはＺｒを含む絶縁膜とＴｉ、ＴａまたはＲｕを含み前記絶縁膜上に形成された導体膜と前記導体膜上に形成されたレジストとが積層された半導体基板をプラズマを用いて加工する半導体加工方法において、前記レジストを用いてプラズマにより前記導体膜を６５ｎｍ以下の寸法に加工し、前記導体膜の加工後、前記半導体基板にバイアス電力を供給した状態のもとにおける、Ｈ ２ ガスとＡｒガスとの混合ガスからなり前記混合ガスの全ガス量に対する前記Ａｒガスの混合割合が５０％を超えないプラズマにより、前記レジストの除去と、前記導体膜の側壁に生じる堆積膜の除去と、を行う。
本発明は、以上の構成を備えるため、高誘電率絶縁膜上に金属導体を堆積した構造の半導体において、素子を劣化させることなく微細加工を施すことができる。
以下、最良の実施形態を添付図面を参照しながら説明する。
図１は、第１の実施形態にかかる半導体加工方法を説明する図であり、図１（ａ）は加
工対象となる半導体素子の断面図である。半導体素子は、図１（ａ）に示すようにＳｉ基
板１０１、Ｓｉ基板１０１上に順次形成した高誘電率絶縁膜としてのＨｆＳｉＯＮ膜１０
２、仕事関数制御金属の導体膜としてのＴｉＮ膜１０３、電極材料としてのＷ膜１０４、キャップとしてのＳｉＮ膜１０５、反射防止膜１０６を備える。ここで、高誘電率のＨｆＳｉＯＮ膜１０２をＦＥＴのゲート絶縁膜（ｈｉｇｈ−ｋ膜）として利用し、ＴｉＮ膜１０３をメタルゲートとして利用することにより、ｈｉｇｈ−ｋ膜／メタルゲート構造を備えるＦＥＴを形成することができる。
なお、それぞれの膜厚はＨｆＳｉＯＮ膜１０２が２ｎｍ、ＴｉＮ膜１０３が１０ｎｍ、Ｗ膜１０４が５０ｎｍ、ＳｉＮ膜１０５が５０ｎｍ、反射防止膜１０６が８０ｎｍ、レジスト１０７が２００ｎｍである。
図１（ａ）は、処理の初期状態を表し、リソグラフィーによりパタニングされたレジスト１０７が最上層にある。
図１（ｂ）は、レジスト１０７をトリミングして線幅を細らせる工程を施した後、細らせたレジスト１０７を用いて、反射防止膜１０６、ＳｉＮ膜１０５、Ｗ膜１０４、ＴｉＮ膜１０３にドライエッチングを施した後の形状を表す。
トリミングはＡｒ／Ｏ２混合ガスのプラズマ雰囲気で行い、ＳｉＮ膜１０５のエッチングにはＳＦ６／ＣＨＦ３／Ａｒの混合ガスのプラズマを用いた。またＷ膜１０４とＴｉＮのエッチングには、ＳＦ２ガスを５ｍｌ／分、Ｃｌ２ガスを２０ｍｌ／分、ＣＨＦ３ガスを４０ｍｌ／分、Ｎ２ガスを１００ｍｌ／分の流量で供給し、圧力１Ｐａのプラズマを用いた。
図１（ｃ）は、水素プラズマによるレジスト除去工程を表している。ここでは、基板温度を３０℃に設定し、Ｈ２ガスを５０ｍｌ／分、Ｎ２ガスを５０ｍｌ／分の流量で供給し、圧力１Ｐａのプラズマを用いた。この工程により、レジスト１０７と反射防止膜１０６を除去することができる。
図１（ｃ）は、レジスト除去終了後の形状を表す図である。なお、仕事関数制御金属の導体膜１０３としては、ＴｉＮの外にＴａＮ、ＴａＳｉＮ、Ｒｕ、ＲｕＯなどを用いることができる。
図２は、半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。この装置は電子スピン共鳴（ＥＣＲ）方式と呼ばれる装置であり、プラズマ電源２０１から放出された電磁波をアンテナ２０２、石英などの電磁波を透過する窓２０３を通して真空チャンバ（減圧処理室）２０４内に導入する。チャンバ２０４内はエッチングガスが一定の圧力で保持されており、前記電磁波によりガスをプラズマ化し、反応性イオンをウエハ２０６に入射させることでエッチングあるいはレジスト除去作用が進行する。
ウエハ２０６を保持する試料台２０５には入射イオンを加速するためのバイアス電源２０７が接続されている。この装置では電磁コイル２０８によりチャンバ２０４内に磁場を発生する。プラズマ中の電子スピン周波数と、プラズマ電源２０１の周波数が一致するように磁場強度を設定すると、電力が効率よくプラズマに吸収されて、低圧にて高いプラズマ密度を維持することができる。電磁コイル２０８に流す電流値を変えることにより磁場強度をＥＣＲが生じるように設定することができる。なお、エッチングあるいはレジスト除去に用いる加工装置は、ＥＣＲ方式に限らず、例えば誘導結合型（ＩＣＰ）プラズマ処理装置などを用いることができる。
図３、４は本発明による効果を説明する図であり、図３は従来技術である酸素プラズマを用いたレジスト除去の様子を表す図、図４は水素プラズマおよび酸素プラズマを用いてレジストを除去した後のゲート配線の抵抗率（単位断面積あたりの抵抗）を比較して示す図である。なお、図において図１に示される部分と同一部分については同一符号を付してその説明を省略する。
図３に示すように酸素プラズマ３０１を用いたレジスト除去では、金属の導体膜、すなわちＷ膜１０４、ＴｉＮ膜１０３のプラズマに晒される側壁に酸化層３０２が生じる。このため、ゲート配線幅が１００ｎｍ以下、特に６５ｎｍ以下になると、図４に示すように酸化層３０２の影響が大きくなり、配線の抵抗率が上昇する。
一方、酸素プラズマに代えて水素プラズマを用いると、金属の導体膜は酸化されないため、配線抵抗率の増加はほとんどない。なお、配線抵抗が増加すると素子の消費電力が増加し、また、素子の高速動作の妨げになる。
基板温度は高いほどレジスト除去速度は大きくなるが、メタル材料の変質などを考慮すると、２００℃以下が好ましい。また、３０℃ないし１００℃がより好ましい。
このように、ｈｉｇｈ−ｋ膜およびメタル材料（メタルゲート）を備える半導体素子のレジスト除去に際して水素プラズマを用いることにより、素子（メタルゲート）の劣化を抑制することができる
図５、６は、第２の実施形態を説明する図である。この例では、水素プラズマによるレジスト除去に際して、シリコン基板（ウエハ）にバイアスを印加することにより処理速度を向上している。
図２に示すように、プラズマエッチング装置はウエハ２０６に入射するイオンを加速するためのバイアス電源２０７を備えている。バイアス電源２０７の周波数は通常４００ＫＨｚから２０ＭＨｚくらいの高周波である。このバイアス電源によりウエハ２０６に入射するイオンを加速することにより、レジスト除去速度を向上できる。
図５は、Ｈ２／Ａｒの混合ガスプラズマ（１Ｐａ）における、ウエハバイアス電力（４００ＫＨｚ）とレジスト除去速度の関係を示す図である。バイアス電力の増大に伴いレジスト除去速度が増加することが分かる。
図６は、ウエハバイアス電力の有無によるゲート電極側壁の堆積物の除去性を示す図であり、図６（ａ）はウエハバイアスを印加しない場合、図６（ｂ）はウエハバイアスを印加（５０Ｗ）した場合を表している。
メタルゲート６０１を形成する金属として、ＴａＳｉＮなどの、ハロゲンとの化合物の蒸気圧が比較的低い材料を選択した場合は、エッチング中に電極側壁に堆積物６０２が生じる。
ウエハバイアスを印加しないでレジスト除去を行うと、図６（ａ）のようにレジスト除去後に堆積物６０２が残ってしまう。ウエハバイアスとして５０Ｗを印加すると、図６（ｂ）のように堆積物６０２を除去することができる。これは加速されたイオンのエネルギーにより堆積物６０２の分解反応が促進されると同時に物理的なスバッタにより堆積物６０２が除去されるからである。
なお、イオンエネルギーはウエハバイアス電圧の振幅Ｖｐｐ（Ｖ）にほぼ比例する。図５に示す例ではバイアス電力５０Ｗの場合Ｖｐｐは３５０Ｖ、バイアス電力１００Ｗの場合Ｖｐｐは６００Ｖとなる。
Ｖｐｐが大きいほどレジスト除去速度は大きくなるが、Ｖｐｐの増加に伴いゲート絶縁膜であるＨｆＳｉＯＮ膜１０２およびその下層のＳｉ基板１０１がイオン照射により損傷を受ける。素子特性の測定結果およびレジストの除去速度を考慮すると、バイアス電圧の振幅Ｖｐｐは１５００Ｖ以下が好ましい。また、５００Ｖ（８０Ｗ）ないし１００Ｖ（１５Ｗ）がより好ましい。
図７は、第３の実施形態を説明する図である。図７の例では、ゲート電極として、メタルゲート金属ＴｉＮ膜ｌ０７の上にｐｏｌｙ−Ｓｉ膜７０１を堆積した電極を用いる。この電極構造によれば、ｐｏｌｙ−Ｓｉ膜７０１は図１に示すＷよりも酸化されにくいために、酸素プラズマによる劣化は比較的小さい、しかしＴｉＮ膜ｌ０７の金属部分は酸化されるため、やはり素子の劣化が生じる。したがって、この構造素子においても水素プラズマによるレジスト除去は素子の特性劣化を抑える効果がある。
図８は、エッチングに用いるＨ２／Ａｒの混合ガスにおけるＡｒの割合とレジスト除去速度の関係を表す図である
酸素を用いないでレジストを除去するには、前記特許文献１に記載されている方法、すなわち水素原子あるいは水素分子の中性ラジカルを用いる方法がある。しかし、この方法はプラズマを用いる方法よりレジスト除去能力が低く、メタルゲート加工後のレジスト除去では、残渣が出やすくなる。
また、レジスト除去に用いるガスはＨ２、Ｈ２／Ｎ２、Ｈ２／希ガスに加えてＮＨ３などの水素を含むガスのプラズマでも同様に効果がある。なお、水素とＮ２あるいは希ガスとを混合するときの混合比は主に安全性を考慮した水素の希釈である。
図８は前述のようにＨ２／Ａｒの混合ガスにおけるＡｒの割合とレジスト除去速度の関係を表す図であり、Ａｒの割合が５０％を超えるとレジスト除去速度が低下する。したがって、希ガスあるいはＮ２の混合割合は５０％以下が好ましい。
なお、水素を含むガスにＣＦ４、ＣＨＦ３、ＮＦ３、ＳＦ６などのハロゲンを含むガスを混合すると金属を含む堆積物の除去性が向上する。ハロゲンガスの混合割合が増加するとエッチングが生じてしまうので、混合比は３０％以下が好ましい。また、５％ないし１０％がより好ましい。
以上説明したように、本発明の実施形態によれば、トランジスタの高速化のために提案されているｈｉｇｈ−ｋ／メタルゲートと呼ばれる構造を持つ半導体素子の微細加工に適した加工方法を提供することができる。
特に、ｈｉｇｈ−ｋ膜と呼ばれるＨｆＯやＺｒＯなどの誘電率が高いゲート絶縁膜上にＴｉＮ、ＴａＮ、ＲｕあるいはＲｕＯなどの仕事関数の制御を目的とした金属を堆積した構造のゲート電極を備える半導体素子の製造における、ドライエッチング後のレジスト除去に際して、水素を含み酸素を含まないガスのプラズマを用いることにより、前記ＴｉＮ、ＴａＮ、ＲｕあるいはＲｕＯなどの金属を堆積した構造のゲート電極を酸化させることなくレジストを除去することができる。
第１の実施形態にかかる半導体加工方法を説明する図である。 半導体素子を加工する加工装置（プラズマエッチング装置）を説明する図である。 図３は酸素プラズマを用いたレジスト除去の様子を表す図である。 水素プラズマおよび酸素プラズマを用いてレジストを除去した後のゲート配線の抵抗率を比較して示す図である。プラント監視制御装置を説明する図である。 第２の実施形態を説明する図である。 第２の実施形態を説明する図である。 第３の実施形態を説明する図である。 混合ガスにおけるＡｒの割合とレジスト除去速度の関係を表す図である。
符号の説明
１０１ Ｓｉ基板
１０２ ＨｆＳｉＯＮ膜
１０３ ＴｉＮ膜
１０４ Ｗ膜
１０５ ＳｉＮ膜
１０６ 反射防止膜
１０７ レジスト
１０８ 水素イオン
２０１ プラズマ電源
２０２ アンテナ
２０３ 窓
２０４ 真空チャンバ
２０５ 試料台
２０６ ウエハ
２０７ バイアス電源
２０８ 電磁コイル
３０１ 酸素イオン
３０２ 酸化層
６０１ ＴａＳｉＮ膜
６０２ 堆積物
７０１ ｐｏｌｙ−Ｓｉ膜

Claims (4)

  1. ＨｆまたはＺｒを含む絶縁膜とＴｉ、ＴａまたはＲｕを含み前記絶縁膜上に形成された導体膜と前記導体膜上に形成されたレジストとが積層された半導体基板をプラズマを用いて加工する半導体加工方法において、
    前記レジストを用いてプラズマにより前記導体膜を６５ｎｍ以下の寸法に加工し、
    前記導体膜の加工後、前記半導体基板にバイアス電力を供給した状態のもとにおける、Ｈ ２ ガスとＡｒガスとの混合ガスからなり前記混合ガスの全ガス量に対する前記Ａｒガスの混合割合が５０％を超えないプラズマにより、前記レジストの除去と、前記導体膜の側壁に生じる堆積膜の除去と、を行うことを特徴とする半導体加工方法。
  2. 請求項１記載の半導体加工方法において、
    前記Ｈ ２ ガスとＡｒガスとの混合ガスは、ＣＦ４ガス、ＣＨＦ３ガス、ＳＦ６ガスまたはＮＦ３ガスがさらに混合されることを特徴とする半導体加工方法。
  3. 請求項１記載の半導体加工方法において、
    前記導体膜は仕事関数制御金属からなり、前記導体膜上にはＷからなる電極層を備えることを特徴とする半導体加工方法。
  4. 請求項１記載の半導体加工方法において、
    前記バイアス電力は、１５Ｗ以上８０Ｗ以下であることを特徴とする半導体加工方法。
JP2008170629A 2008-06-30 2008-06-30 半導体加工方法 Expired - Fee Related JP5547878B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008170629A JP5547878B2 (ja) 2008-06-30 2008-06-30 半導体加工方法
TW097129876A TWI485771B (zh) 2008-06-30 2008-08-06 Semiconductor processing methods
KR1020080080484A KR100981041B1 (ko) 2008-06-30 2008-08-18 반도체 가공방법
US12/198,222 US8440513B2 (en) 2008-06-30 2008-08-26 Method of semiconductor processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170629A JP5547878B2 (ja) 2008-06-30 2008-06-30 半導体加工方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014081175A Division JP2014131086A (ja) 2014-04-10 2014-04-10 プラズマ処理方法

Publications (3)

Publication Number Publication Date
JP2010010573A JP2010010573A (ja) 2010-01-14
JP2010010573A5 JP2010010573A5 (ja) 2013-04-04
JP5547878B2 true JP5547878B2 (ja) 2014-07-16

Family

ID=41447974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170629A Expired - Fee Related JP5547878B2 (ja) 2008-06-30 2008-06-30 半導体加工方法

Country Status (4)

Country Link
US (1) US8440513B2 (ja)
JP (1) JP5547878B2 (ja)
KR (1) KR100981041B1 (ja)
TW (1) TWI485771B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5250476B2 (ja) * 2009-05-11 2013-07-31 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9318345B2 (en) * 2011-10-05 2016-04-19 Globalfoundries Inc. Enhancing transistor performance by reducing exposure to oxygen plasma in a dual stress liner approach
JP6002411B2 (ja) * 2012-03-28 2016-10-05 芝浦メカトロニクス株式会社 Ｅｕｖマスク製造方法およびｅｕｖマスク製造装置
US8853081B2 (en) * 2012-12-27 2014-10-07 Intermolecular, Inc. High dose ion-implanted photoresist removal using organic solvent and transition metal mixtures
JP2014212310A (ja) * 2013-04-02 2014-11-13 東京エレクトロン株式会社 半導体デバイスの製造方法及び製造装置
JP7033912B2 (ja) * 2017-12-22 2022-03-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563446B2 (ja) * 1993-07-16 2004-09-08 富士通株式会社 半導体装置の製造方法
JPH1168095A (ja) * 1997-08-11 1999-03-09 Fujitsu Ltd 半導体装置の製造方法
US5962346A (en) * 1997-12-29 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorine-doped silicate glass hard mask to improve metal line etching profile
US6281135B1 (en) * 1999-08-05 2001-08-28 Axcelis Technologies, Inc. Oxygen free plasma stripping process
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates
JP4142664B2 (ja) * 2001-03-12 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US6762130B2 (en) * 2002-05-31 2004-07-13 Texas Instruments Incorporated Method of photolithographically forming extremely narrow transistor gate elements
US20050020856A1 (en) * 2003-07-24 2005-01-27 The Regents Of The University Of Califorinia Process for production of acetyl anhydrides and optionally acetic acid from methane and carbon dioxide
US7799685B2 (en) * 2003-10-13 2010-09-21 Mattson Technology, Inc. System and method for removal of photoresist in transistor fabrication for integrated circuit manufacturing
JP2005268312A (ja) * 2004-03-16 2005-09-29 Semiconductor Leading Edge Technologies Inc レジスト除去方法及びそれを用いて製造した半導体装置
CN102610481B (zh) * 2004-09-01 2016-04-13 朗姆研究公司 用于增加光阻移除率之装置及等离子体灰化方法
US7319074B2 (en) * 2005-06-13 2008-01-15 United Microelectronics Corp. Method of defining polysilicon patterns
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
JP4854245B2 (ja) * 2005-09-22 2012-01-18 東京エレクトロン株式会社 半導体装置の製造方法
US7642195B2 (en) * 2005-09-26 2010-01-05 Applied Materials, Inc. Hydrogen treatment to improve photoresist adhesion and rework consistency
JP4598639B2 (ja) * 2005-09-27 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
KR100827435B1 (ko) * 2006-01-31 2008-05-06 삼성전자주식회사 반도체 소자에서 무산소 애싱 공정을 적용한 게이트 형성방법
US7381651B2 (en) * 2006-03-22 2008-06-03 Axcelis Technologies, Inc. Processes for monitoring the levels of oxygen and/or nitrogen species in a substantially oxygen and nitrogen-free plasma ashing process
US7691754B2 (en) * 2006-10-18 2010-04-06 United Microelectronics Corp. Method for removing photoresist layer and method of forming opening
US7704888B2 (en) * 2007-01-23 2010-04-27 Globalfoundries Inc. Methods for removing photoresist from semiconductor structures having high-k dielectric material layers

Also Published As

Publication number Publication date
KR100981041B1 (ko) 2010-09-08
KR20100003148A (ko) 2010-01-07
TW201001535A (en) 2010-01-01
US8440513B2 (en) 2013-05-14
JP2010010573A (ja) 2010-01-14
US20090325388A1 (en) 2009-12-31
TWI485771B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
TWI458008B (zh) 用於蝕刻半導體結構之具有脈衝樣品偏壓的脈衝電漿系統
JP5042162B2 (ja) 半導体加工方法
TWI600083B (zh) Plasma etching method
KR100792018B1 (ko) 플라즈마에칭방법
JP5547878B2 (ja) 半導体加工方法
JP7241894B2 (ja) 窒化ケイ素スペーサーの選択的エッチング中の形状制御を改善する方法
US20040129674A1 (en) Method and system to enhance the removal of high-k dielectric materials
TW201532134A (zh) 電漿處理方法
JP5250476B2 (ja) ドライエッチング方法
JP5248063B2 (ja) 半導体素子加工方法
TW507286B (en) Method and apparatus for fabricating semiconductor devices
KR20180032153A (ko) 플라스마 처리 방법
TWI837304B (zh) 電漿處理方法及電漿處理裝置
WO2020195559A1 (ja) ドライエッチング方法及び半導体デバイスの製造方法
JP2009076711A (ja) 半導体装置の製造方法
JP5642427B2 (ja) プラズマ処理方法
KR101133697B1 (ko) 반도체소자 가공방법
Joubert et al. Towards new plasma technologies for 22nm gate etch processes and beyond
JP5579374B2 (ja) 半導体加工方法
JP2014131086A (ja) プラズマ処理方法
JP2021009899A (ja) 基板処理方法および基板処理装置
JP2008010692A (ja) ドライエッチング方法
Ha et al. Aluminum Etch and After-Corrosion Characteristics in am= 0 Helicon Wave Plasma Etcher
JP2007251034A (ja) プラズマ処理方法
JPH04267332A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140516

R150 Certificate of patent or registration of utility model

Ref document number: 5547878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees