JP2009076711A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009076711A
JP2009076711A JP2007244672A JP2007244672A JP2009076711A JP 2009076711 A JP2009076711 A JP 2009076711A JP 2007244672 A JP2007244672 A JP 2007244672A JP 2007244672 A JP2007244672 A JP 2007244672A JP 2009076711 A JP2009076711 A JP 2009076711A
Authority
JP
Japan
Prior art keywords
etching
insulating film
interlayer insulating
poly
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007244672A
Other languages
English (en)
Inventor
Hitoshi Furubayashi
均 古林
Masamichi Sakaguchi
正道 坂口
Kouichi Nakaune
功一 中宇祢
Masunori Ishihara
益法 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2007244672A priority Critical patent/JP2009076711A/ja
Priority to US12/018,836 priority patent/US20090081872A1/en
Priority to TW097105357A priority patent/TW200915423A/zh
Priority to KR1020080016690A priority patent/KR100932763B1/ko
Publication of JP2009076711A publication Critical patent/JP2009076711A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】ポリシリコンまたはハードマスクに対するＨｉｇｈ−Ｋ材（Ａｌ２Ｏ３等）との選択比を有するエッチング方法を提供する。
【解決手段】ハードマスク１１の層間絶縁膜（Ａｌ２Ｏ３等のＨｉｇｈ−Ｋ材）１４と層間絶縁膜に接するＰｏｌｙ−Ｓｉ１５を有する試料をプラズマエッチング装置を用いてエッチング処理する半導体装置の製造方法において、Ｈｉｇｈ−Ｋ材１４のエッチング処理を、ＢＣｌ３とＨｅとＨＢｒを用いて、試料台の温度を常温として、高バイアス電圧を時間変調して印加して行い、さらにこのエッチング処理とＳｉＣｌ４とＢＣｌ３とＨｅを用いたデポ処理を繰り返し行う。
【選択図】図２

Description

本発明は、Ａｌ２Ｏ３等の層間絶縁膜のエッチング処理時のマスクがハードマスクで下地にポリシリコン（以下、Ｐｏｌｙ−Ｓｉと記す）を有し、それらに対し選択比を必要とする工程を含む半導体装置の製造方法に関する。
デバイスの高集積化や高速化に伴い、ゲート間の絶縁膜（層間絶縁膜）はＳｉＯ２膜に代えて、より高い誘電率の絶縁膜が求められるようになり、Ｈｉｇｈ−Ｋ材へとシフトしている。
Ｈｉｇｈ−Ｋの材料としては主にＡｌ２Ｏ３が用いられている。特にＦｌａｓｈデバイスにおいては、コントロールゲートとフローティングゲート間の絶縁膜としてＨｉｇｈ−Ｋの材料であるＡｌ２Ｏ３が用いられている。この二つのゲートは、それぞれＰｏｌｙ−Ｓｉで形成されており、素子分離構造を有している。このようなデバイスの製造にあたって、Ａｌ２Ｏ３をエッチングするのにＰｏｌｙ−Ｓｉとマスクとの選択比が必要となる。また、Ｈｉｇｈ−Ｋ材（層間絶縁膜）はＡｌ２Ｏ３の他にＺｒＯ２やＨｆＯ２等が用いられている。
図１を用いて、Ｆｌａｓｈ Ｍｅｍｏｒｙの構造の概略を説明する。図１の(ａ)に示すように、Ｆｌａｓｈ Ｍｅｍｏｒｙデバイスは、ＳｉＯ２からなる素子分離トレンチ１８が設けられたシリコン基盤１７上に、ＳｉＯ２からなる下地絶縁膜１６、Ｐｏｌｙ−Ｓｉ膜１５、Ａｌ２Ｏ３からなる層間絶縁膜１４、コントロールゲートであるＰｏｌｙ−Ｓｉ１３およびＷシリコン１２、ハードマスク１１を積層して構成される。図１(a)のＡ−Ａ線での断面図を図１（ｂ）のＡ断面図として、図１（a）のＢ−Ｂ線での断面図を図１（ｃ）のＢ断面図として示す。
Ｆｌａｓｈ Ｍｅｍｏｒｙデバイスは、素子分離トレンチ１８が設けられたシリコン基盤１７上に、下地絶縁膜（ＳｉＯ２）１６を形成し、その上にＰｏｌｙ−Ｓｉ膜１５を形成し、このＰｏｌｙ−Ｓｉ膜１５を素子分離トレンチ１８の表面及び下地絶縁膜１６上までエッチングしてフローティングゲートを形成し、その上にＡｌ２Ｏ３からなる層間絶縁膜１４を形成した後、コントロールゲートであるＰｏｌｙ−Ｓｉ１３及びＷシリコン１２を形成し、その上にハードマスク１１を形成した後、エッチング処理して下地絶縁膜上にＦｌａｓｈデバイス用ウエハ（試料）を形成している。
本発明は、図１（ｂ）のＡ断面と図１（ｃ）のＢ断面に示すように、層間絶縁膜１４のＡｌ２Ｏ３エッチングにおける技術である。
図１（ｂ）のＡ断面では、層間絶縁膜１４が素子分離トレンチ１８上にある。図１（ｃ）のＢ断面では、層間絶縁膜１４がフローティングゲート１５上にある。
したがって、Ｂ断面でのエッチングはＡｌ２Ｏ３とＰｏｌｙ−Ｓｉからなるフローティングゲートとの高選択性が必要となる。
一方、Ａｌ２Ｏ３とＳｉＯ２との高選択性につきシリコン種が必要なことは、既に提案されている（例えば、特許文献１参照）。
また、Ａｌ２Ｏ３をＢＣｌ３とＡｒおよびＣＨ４の混合ガスにて高温でエッチングし、Ｐｏｌｙ−Ｓｉとの高選択性も提案されている（例えば、特許文献２参照）。
Ａｌ２Ｏ３のエッチングには、Ｃｌ２やＢＣｌ３を含むガスを主体とし、また、選択比向上のためにＡｒ及びＣＨ４の混合ガスも用いたり、高温で処理しているのが一般的である。
特開２００４−２９６４７７号公報 特開２００７−３５８６０号公報
特許文献１の手法で、シリコン系のガスを用いると、デポが増加しＡｌ２Ｏ３の形状が順テーパとなる。
図２に、上記装置の段差部の構造を示す。図２は、図１（ｂ）のＡ断面図と図１（ｃ）Ｂ断面図におけるＣ−Ｃ線でのＣ断面におけるＡｌ２Ｏ３除去処理の時間経過に伴う状態の変化を上から下に向けて説明する図である。
図２（ａ）は、Ａｌ２Ｏ３からなる層間絶縁膜１４までエッチング処理が済んだ段差部の構造を示している。図２（ｂ）は、層間絶縁膜１４の平坦な部分をＰｏｌｙ−Ｓｉ（ポリ−シリコン）下地１６とトレンチ部のＳｉＯ２１８の表面までエッチングして露出させた状態を示している。図２（ｃ）は、段差部の層間絶縁膜１４を除去する処理を継続して、Ｐｏｌｙ−Ｓｉ１５の側壁に堆積した層間絶縁膜１４の上部がエッチングしている状態を示している。この処理では、Ａｌ２Ｏ３／Ｐｏｌｙ−Ｓｉの選択比とＡＬ２Ｏ３／ＳｉＯ２の選択比が大きいほど処理ガスとして好ましい。図２（ｄ）は、層間絶縁膜１４のエッチング処理が完了した状態を示している。エッチングが完了した状態では、層間絶縁膜１４が全て除去され、Ｐｏｌｙ−Ｓｉ１５が残っていなければならない。
特許文献２の手法では、フローティングゲート１５から素子分離トレンチ１８上部までのＡｌ２Ｏ３を除去する過程において、フローティングゲート１５のエッチング量が多くなり、更なる高選択比を要する。また、ハードマスク１１のエッチング量も多く選択比が低く不十分である。段差部のＡｌ２Ｏ３を除去するには更に高い選択性が必要となる。また、高温のため、コントロールゲート（ＷＳｉ）１２およびＰｏｌｙ−Ｓｉ１３にサイドエッチングが発生してしまう問題がある。
そこで，本発明の目的は、上記不具合を改善し、Ｐｏｌｙ−Ｓｉ（ポリ−シリコン）またはハードマスクに対するＡｌ２Ｏ３選択比を有するエッチング方法を提供することである。
上記課題を解決するために、本発明は、ハードマスクの層間絶縁膜（Ａｌ２Ｏ３等）で下地にＰｏｌｙ−Ｓｉを有する半導体デバイスの製造方法において、層間絶縁膜（Ａｌ２Ｏ３等）のエッチングガスとして、ＢＣｌ３とＨｅとＨＢｒの混合ガスを用いて層間絶縁膜をエッチングする。
また、本発明は、上位層間絶縁膜のエッチングの後または前に、ＢＣｌ３とＨｅとＳｉＣｌ４の混合ガスを用いて、ハードマスク及び下地膜にデポを付着してハードマスクのサイドエッチを阻止する。このエッチングにおいては、時間変調でＲＦバイアス電力を印加することができる。
本発明によれば、層間絶縁膜（Ａｌ２Ｏ３等）をエッチングする前にＢＣｌ３とＨｅとＳｉＣｌ４の混合ガスを用いて放電することによってハードマスクおよび下地膜に堆積物を付着させ、ハードマスクを十分に残して、Ａｌ２Ｏ３を除去することが可能となる。
さらに、ＳｉＣｌ４のようなシリコン系のガスを用いて、Ａｌ２Ｏ３をエッチングすると、側壁及び膜上層にシリコン堆積物が増えて順テーパ形状になりやすいが、本発明ではＡｌ２Ｏ３はＢＣｌ３とＨｅとＨＢｒでエッチングし、Ａｌ２Ｏ３層の上層側壁及びハードマスク上層またＰｏｌｙ−Ｓｉ上層にシリコン堆積物を付着させるＳｉＣｌ４添加プロセスを繰り返し処理することで、Ｐｏｌｙ−Ｓｉやハードマスクに対する選択比を維持したままＡｌ２Ｏ３の加工形状が垂直となり、Ａｌ２Ｏ３層の上層膜のサイドエッチを防ぐこともできる。
また、本発明は常温（２０℃）で処理可能なプロセスである。
以下、本発明によるプラズマエッチング方法について説明する。図３を用いて、本発明の半導体製造法に使用するエッチング装置の構造の例を説明する。この例は、プラズマ生成手段にマイクロ波と磁界を利用したマイクロ波プラズマエッチング装置の例である。プラズマ処理装置３は、マグネトロン３１と、導波管３２と、石英板からなるシャワープレート３３と、ソレノイドコイル３４と、静電吸着電源３７と、試料台３８と、ＲＦバイアス電源（高周波電源）３９とを有して構成され、試料台３８に処理ウエハ３６が載置され、処理室内に生成されたプラズマ３５でウエハを処理する。
マイクロ波は、マグネトロン３１で発振され、導波管３２を経て石英板からなるシャワープレート３３を通過して真空容器へ入射される。石英板からなるシャワープレート３３の下方に形成される処理室内にはシャワープレートを介して図示を省略したガス供給部から処理ガスが供給される。真空容器の周りにはソレノイドコイル３４が設けてあり、これより発生する磁界と、入射してくるマイクロ波により電子サイクロトロン共鳴（ＥＣＲ: Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を起こす。これによりプロセスガスは、効率良く高密度にプラズマ化３５される。静電吸着電源３７で試料台３８に直流電圧を印加することで、処理ウエハ３６は静電吸着力により電極に固定される。また、電極（試料台）３８にはＲＦバイアス電源３９が接続してあり、高周波電力を印加して、プラズマ中のイオンにウエハに対して垂直方向の加速電位を与える。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ・ドライポンプ（図省略）により排気される。
図４を用いて、図３のエッチング装置を用いて本発明の実施例に基づいた半導体の製造方法を説明する。また、この実施例でのエッチング条件を表１に示す。
図４において、半導体装置は、上層から順に、パターンニングされたハードマスク１１、コントロールゲートであるタングステンシリコン（ＷＳｉ）膜１２、Ｐｏｌｙ−Ｓｉ膜１３、層間絶縁膜(Ａｌ２Ｏ３)１４、フローティングゲートであるＰｏｌｙ−Ｓｉ膜１５で構成されている。図４には、Ａｌ２Ｏ３のエッチング中の結合の状態を模式的に示している。
既に加工済みであるＷシリコン１２及びＰｏｌｙ−Ｓｉ１３の下部にあるＡｌ２Ｏ３１４を、ＢＣｌ３とＨｅとＨＢｒの混合ガスでプラズマ３５を生成し、エッチングした。ＢＣｌ３のＢ４２がＡｌ２Ｏ３のＡｌ−Ｏの結合を切り、Ｏと結合してＢ２Ｏ２４４を生成する。また、ＨＢｒのＨ４３でＡｌ２Ｏ３のＡｌ−Ｏの結合を切り、Ｏと結合してＨ２Ｏ４５を生成する。Ａｌ２Ｏ３から切り離されたＡｌがＣｌと結合してＡｌＣｌ４６となる。その、結合したＢ２Ｏ２４４とＨ２Ｏ４５とＡｌＣｌ４６は、エッチング装置から排気されるか、または、エッチング装置の周壁などに堆積してデポとなる。このようにして、Ａｌ２Ｏ３がエッチングされる。
Figure 2009076711
表１のエッチング条件を用いて層間絶縁膜（Ａｌ２Ｏ３）１４のエッチング処理を説明する。本発明のＡｌ２Ｏ３１４のエッチング処理は、ステップ１とステップ２の２工程で行われる。ステップ１は、ＢＣｌ３とＳｉＣｌ４とＨｅの混合ガスを６０：２０：８０の割合で用い、圧力を０．２Ｐａとし、マイクロ波を８００Ｗとし、処理ウエハの温度を２０℃として、ＲＦバイアス電力を印加せずに処理する工程であり、ハードマスク１１の上面および側壁や、ＷＳｉ１２やＰｏｌｙ−Ｓｉ１３の側壁にシリコン系堆積物を付着させてハードマスクのエッチングを抑制するための工程である。
ステップ２は、ステップ１の放電を継続し、Ａｌ２Ｏ３をエッチングする工程であり、ＨＢｒとＢＣｌ３とＨｅの混合ガスを１０：４０：１１０の割合で用い、圧力を０．２Ｐａとし、マイクロ波を１４００Ｗとし、処理ウエハの温度を２０℃とし、ＲＦバイアス電力を時間変調した４００Ｗとして処理する工程である。
Ａｌ２Ｏ３とマスクとの高選択比性を実現するには、Ａｌ２Ｏ３のエッチング速度が速く、マスクのみを覆う生成物（デポ）を作ることが必要である。そのためには、シリコン種が存在している時にＡｌ２Ｏ３のエッチング速度が速くなる性質を利用して、ＢＣｌ３とＨｅとからなるエッチングガスにＳｉＣｌ４を添加し、Ａｌ２Ｏ３をエッチングするときにハードマスク１１上に生成物を堆積することが、ハードマスクのエッチングを遅らせる、すなわちＡｌ２Ｏ３の選択比を向上させる観点から効果的である。
また、段差部のＡｌ２Ｏ３は膜厚が厚いので、エッチングをする際には十分なオーバーエッチングが必要である。その際、Ｗシリコン１２及びＰｏｌｙ−Ｓｉ１３のサイドエッチ防止と、Ａｌ２Ｏ３１４とその下層のフローティングゲートＰｏｌｙ−Ｓｉ１５（図１）との選択比向上と、充分マスクを残してその下のフローティングゲートをエッチングするためのＡｌ２Ｏ３とその上に設けたマスクとのマスク選択比向上が課題となる。
そこで、ステップ２のＡｌ２Ｏ３エッチング時に、ＲＦバイアス電力を時間変調して試料に印加することによって、Ｗシリコン１２及びＰｏｌｙ−Ｓｉ１３のサイドエッチ防止とマスク選択比を向上させることができた。ＲＦバイアス電力を時間変調して試料へ印加することにより、ＲＦバイアス電力を印加する間はＡｌ２Ｏ３エッチングが行われ、ＲＦバイアス電力を印加しない間はデポが発生する。
ＲＦバイアス電力を時間変調する条件は、バイアス周波数４００ＫＨｚで出力４００Ｗで、印加時間５×１０−４秒、非印加時間５×１０−４秒とした。
Ａｌ２Ｏ３１４の下層のＰｏｌｙ−Ｓｉ１５のエッチング抑制は、生成物(デポ)が付着するＳｉＣｌ４とＢＣｌ３とＨｅを用いたシリコン系堆積プロセス（ステップ１）と、ＨＢｒとＢＣｌ３をとＨｅを用いたＡｌ２Ｏ３のエッチングプロセス（ステップ２）を繰り返すことで、Ａｌ２Ｏ３とＰｏｌｙ−Ｓｉの選択比を向上させることができた。
上述したように、本発明は、層間絶縁膜（Ａｌ２Ｏ３等）に接する下地膜（Ｐｏｌｙ−Ｓｉ等）を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、前記層間絶縁膜のエッチング処理をＢＣｌ３とＨｅとＨＢｒを含むガスを用いて行う。
本発明は、層間絶縁膜（Ａｌ２Ｏ３等）に接する下地膜（Ｐｏｌｙ−Ｓｉ等）を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、前記層間絶縁膜のエッチング処理をＢＣｌ３とＨｅとＨＢｒを含む処理ガスを用いて行い、さらに、Ｓｉを含有するガスを含む処理ガスを用いてマスク及び層間絶縁膜に接する下地膜に生成物（デポ）を付着する処理を行う。
本発明は、層間絶縁膜（Ａｌ２Ｏ３等）に接する下地膜（Ｐｏｌｙ−Ｓｉ等）を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、ＢＣｌ３とＨｅとＨＢｒを含む処理ガスを用いて行う前記層間絶縁膜のエッチング処理と、Ｓｉを含有するガスを含む処理ガスを用いて行うマスク及び層間絶縁膜に接する下地膜に生成物（デポ）を付着する処理を繰り返して行う。
層間絶縁膜（Ａｌ２Ｏ３等）に接する下地膜（Ｐｏｌｙ−Ｓｉ等）を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、前記試料に印加する高周波バイアス電力を時間変調して前記層間絶縁膜のエッチング処理を行う。
Ａｌ２Ｏ３を有するＦｒａｓｈデバイスの構造を説明する断面図。 本発明にかかる処理工程を説明する図。 本発明に適用したプラズマエッチング装置の概略構成を説明する図。 本発明にかかる処理方法を説明する図。
符号の説明
１１：ハードマスク、１２：Ｗシリコン、１３：コントロールゲート（Ｐｏｌｙ−Ｓｉ）、１４：層間絶縁膜（Ａｌ２Ｏ３）、１５：フローティングゲート（Ｐｏｌｙ−Ｓｉ）、１６：下地絶縁膜（ＳｉＯ２）、１７：シリコン基盤、１８：素子分離トレンチ（ＳｉＯ２）、３１：マグネトロン、３２：導波管、３３：石英板、３４：ソレノイドコイル、３５：プラズマ、３６、ウエハ、３７：静電吸着電源、３８：試料台、３９：ＲＦバイアス電源、４２：Ｂ（ＢＣｌ３）、４３：Ｈ（ＨＢｒ）、４４：Ｂ２Ｏ２、４５：Ｈ２Ｏ、４６：ＡｌＣｌ。

Claims (4)

  1. 層間絶縁膜（Ａｌ２Ｏ３等）に接する下地膜（Ｐｏｌｙ−Ｓｉ:ポリシリコン等）を有する試料をプラズマ処理装置を用いてエッチング処理する半導体装置の製造方法において、
    ＢＣｌ３とＨｅとＨＢｒを含む処理ガスを用いて前記層間絶縁膜のエッチング処理を行うことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    Ｓｉを含有する処理ガスを用いてマスク及び層間絶縁膜に接する下地膜に生成物（デポ）を付着する処理を行うことを特徴とする半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    ＢＣｌ３とＨｅとＨＢｒを含む処理ガスを用いて行う前記層間絶縁膜のエッチング処理と、
    Ｓｉを含有する処理ガスを用いて行うマスク及び層間絶縁膜に接する下地膜に生成物（デポ）を付着する処理を繰り返して行う特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記試料に印加する高周波バイアス電力を時間変調して前記層間絶縁膜のエッチング処理を行うことを特徴とする半導体装置の製造方法。
JP2007244672A 2007-09-21 2007-09-21 半導体装置の製造方法 Withdrawn JP2009076711A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007244672A JP2009076711A (ja) 2007-09-21 2007-09-21 半導体装置の製造方法
US12/018,836 US20090081872A1 (en) 2007-09-21 2008-01-24 Plasma etching method for etching sample
TW097105357A TW200915423A (en) 2007-09-21 2008-02-15 Plasma etching method for etching sample
KR1020080016690A KR100932763B1 (ko) 2007-09-21 2008-02-25 시료의 플라즈마 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007244672A JP2009076711A (ja) 2007-09-21 2007-09-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009076711A true JP2009076711A (ja) 2009-04-09

Family

ID=40472132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007244672A Withdrawn JP2009076711A (ja) 2007-09-21 2007-09-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20090081872A1 (ja)
JP (1) JP2009076711A (ja)
KR (1) KR100932763B1 (ja)
TW (1) TW200915423A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191922A (ja) * 2014-03-27 2015-11-02 株式会社東芝 半導体装置の製造方法
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336563A (zh) * 2014-07-24 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀装置及刻蚀方法
JP6604738B2 (ja) * 2015-04-10 2019-11-13 東京エレクトロン株式会社 プラズマエッチング方法、パターン形成方法及びクリーニング方法
CN106548936B (zh) * 2015-09-23 2022-04-22 北京北方华创微电子装备有限公司 一种金属层的刻蚀方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918892B2 (ja) * 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
US5034092A (en) * 1990-10-09 1991-07-23 Motorola, Inc. Plasma etching of semiconductor substrates
US5512130A (en) * 1994-03-09 1996-04-30 Texas Instruments Incorporated Method and apparatus of etching a clean trench in a semiconductor material
US6709986B2 (en) * 2001-06-28 2004-03-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JP4358556B2 (ja) * 2003-05-30 2009-11-04 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4554461B2 (ja) * 2005-07-26 2010-09-29 株式会社日立ハイテクノロジーズ 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191922A (ja) * 2014-03-27 2015-11-02 株式会社東芝 半導体装置の製造方法
JP7482427B2 (ja) 2020-09-08 2024-05-14 パナソニックＩｐマネジメント株式会社 プラズマ処理方法

Also Published As

Publication number Publication date
US20090081872A1 (en) 2009-03-26
KR20090031183A (ko) 2009-03-25
TW200915423A (en) 2009-04-01
KR100932763B1 (ko) 2009-12-21

Similar Documents

Publication Publication Date Title
JP7250857B2 (ja) 低ｋ及びその他の誘電体膜をエッチングするための処理チャンバ
JP4554461B2 (ja) 半導体装置の製造方法
JP4849881B2 (ja) プラズマエッチング方法
TWI688997B (zh) 閘極電極材料殘留物移除製程
KR100718072B1 (ko) 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법
JPWO2005076336A1 (ja) 半導体装置の製造方法および絶縁膜のエッチング方法
JPH06177091A (ja) 半導体装置の製造方法
KR100702723B1 (ko) 드라이 에칭 방법
TWI694531B (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
JP2008198659A (ja) プラズマエッチング方法
JP2003023000A (ja) 半導体装置の製造方法
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
TWI713486B (zh) 蝕刻方法（二）
KR100592841B1 (ko) 고유전율 막의 정확한 패터닝
JPH06177092A (ja) 半導体装置の製造方法
JP2009076711A (ja) 半導体装置の製造方法
JP5297615B2 (ja) ドライエッチング方法
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
JP3950446B2 (ja) 異方性エッチング方法
JP5041696B2 (ja) ドライエッチング方法
JP2005519470A (ja) 半導体ウェーハの乾式蝕刻方法
JP4577328B2 (ja) 半導体装置の製造方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110120