JP5536975B2 - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP5536975B2 JP5536975B2 JP2007021810A JP2007021810A JP5536975B2 JP 5536975 B2 JP5536975 B2 JP 5536975B2 JP 2007021810 A JP2007021810 A JP 2007021810A JP 2007021810 A JP2007021810 A JP 2007021810A JP 5536975 B2 JP5536975 B2 JP 5536975B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- circuit board
- sealing resin
- circuit
- case material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229920005989 resin Polymers 0.000 claims description 98
- 239000011347 resin Substances 0.000 claims description 98
- 238000007789 sealing Methods 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 66
- 238000005192 partition Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 18
- 238000000638 solvent extraction Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 20
- 239000010410 layer Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005452 bending Methods 0.000 description 10
- 239000007788 liquid Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は回路装置およびその製造方法に関し、特に、回路基板の上面に構築された混成集積回路がケース材を用いて封止される回路装置およびその製造方法に関するものである。
図６（Ａ）を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
以上の構成の混成集積回路装置１００の製造方法は、概略的に、回路基板１０１の上面に導電パターン１０３および半導体素子１０５Ａ等の回路素子から成る電気回路を組み込む工程と、回路基板１０１の上面に位置するパッド１０９にリード１０４を固着する工程と、回路基板１０１が被覆されるように封止樹脂１０８を形成する工程とを有する。
図６（Ｂ）を参照して、トランスファーモールドにより回路基板１０１を封止する工程を説明する。先ず、モールド用の金型１２０の内部に、上面に混成集積回路が組み込まれた基板１０１を収納させる。次に、基板１０１が収納された金型のキャビティに熱硬化性樹脂を注入して、基板１０１を樹脂封止する。ここで、液状の熱硬化性樹脂は、金型１２０に設けた不図示のゲートから金型の内部に注入される。樹脂の注入が終了した後は、樹脂を加熱して硬化させる。
しかしながら、上記した混成集積回路装置１００では、回路基板１０１のサイズが大きくなると、封止樹脂１０８を用いた封止構造が適用困難である。その理由は、回路基板１０１の平面的なサイズが、例えば縦×横＝５．０ｃｍ×１０．０ｃｍとなると、回路基板１０１の上面および側面が被覆されるようにトランスファーモールドを行うことができない。即ち、封止樹脂が行き渡らない領域であるボイドが出現して、回路基板１０１が十分に被覆されない。
平面的なサイズが大きい回路基板の上面に構成された電気回路を封止する方法として、ケース材を使用した封止方法がある（下記特許文献２）。この方法であれば、モールド金型を使用した樹脂封入を行わないので、回路基板が封止樹脂により封止されない未充填領域の出現が回避できる。
図７を参照して、ケース材１１１が採用された構成集積回路装置１５０の構成を説明する。ここでは、上述した混成集積回路装置１００と同様の部位は同じ符号を付してある。ケース材１１１は、略額縁形状を有して基板１０１の側面に当接している。具体的には、ケース材１１１は、リード１０４が導出される側面を除外した３つの基板１０１の側面に当接している。更に、基板１０１の上面に封止するための空間を確保するために、ケース材１１１の上端部は、基板１０１の上面よりも上方に位置している。また、ケース材１１１の上部の内壁に当接する第２基板１１２が設けられており、基板１０１、ケース材１１１および第２基板１１２により、内部に配置された半導体素子等の回路素子を封止するための空間が形成されている。そして、この空間には、エポキシ樹脂等から成る封止樹脂１０８が充填されている。
上記構成により、基板１０１が比較的大きいものであっても、ケース材１１１等により囲まれる空間に封止樹脂１０８を充填させることで、基板１０１の上面を確実に樹脂封止することができる。
特開平５−１０２６４５号公報
特開平７−７１０６号公報
しかしながら、上記特許文献２に記載された混成集積回路装置では、外部に導出されるリードが回路基板に対して平行に外部に導出されるので、このリードを回路基板に対して垂直にするためには、平行に導出されるリードを外部で直角に折り曲げる必要があった。このことが、混成集積回路装置の実装に必要とされる面積を大きくしていた。
更に、回路基板の４方の側面を囲むケース材を設けて、このケース材により囲まれる回路基板の上面を封止樹脂により被覆する方法もあり、この方法によると回路基板から垂直上方にリードを導出させることも可能となる。しかしながら、この場合では、回路基板の上面に対して平行にリードを外部に導出させようとすると、ケース材の上方にてリードを折り曲げ加工する必要があり、このことが、装置全体の厚みを増加させていた。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、回路基板の上面に設けられた電気回路がケース材を用いて封止される回路装置の薄型化を実現する回路装置およびその製造方法を提供することにある。
本発明の回路装置は、導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、額縁状の形状を有して内側の面が前記回路基板の側面に当接し、上部が前記回路基板の上面よりも上方に突出するケース材と、前記ケース材に囲まれる領域に充填されて前記混成集積回路を封止する封止樹脂と、前記導電パターンから成るパッドに固着されて、部分的に上端が低く形成された前記ケース材の側壁部の上方から外部に延在するリードと、を有し、前記混成集積回路が形成される第１領域と前記パッドが設けられる第２領域とを区画し、下端が前記第２領域側に接近して傾斜する形状である区画部を前記ケース材に設けることを特徴とする。
本発明の回路装置の製造方法は、導電パターンおよび回路素子を回路基板の上面に形成し、前記導電パターンおよび前記回路素子から成る混成集積回路が形成される第１領域と、前記導電パターンから成るパッドが配置される第２領域を前記回路基板の上面に設ける第１工程と、額縁状の形状を有し、前記第１領域と前記第２領域とを区画し、下端が前記第２領域側に接近して傾斜する形状である区画部を有するケース材の内壁を前記回路基板に嵌合させる第２工程と、部分的に上端が低く形成された前記ケース材の側壁部の上方から外部に延在するようにリードを固着する第３工程と、前記第１領域および前記第２領域に封止樹脂を充填し、前記混成集積回路および前記パッドを封止する第４工程と、を有することを特徴とする。
本発明の混成集積回路装置およびその製造方法によれば、上面に混成集積回路が構築される回路基板を側面から囲むケース材を設けて、このケース材に区画部を設けた。従って、ケース材の側壁部を部分的に低くすると、回路基板に封止樹脂を塗布する際に、低い側壁部の上端から液状の封止樹脂が外部に漏出する虞があるが、本発明によれば、ケース材の区画部により封止樹脂の漏出を防止することができる。更に、部分的に上端が低く形成されたケース材の側壁部の上方から、外部にリードを導出させることが可能となり、回路装置の実質的な厚みを薄くすることができる。更に、斯かる構成により、混成集積回路装置の面積を小さくすることができる。
更に、本発明によれば、区画部の断面の形状を、下端が第２領域側に接近する傾斜形状としていることにより、第２領域を小さくしても、第２領域に接近して封止樹脂を供給するノズルが、この区画部に接触してしまうことを防止することができる。従って、ノズルの移動の為に、区画部を第１領域側に寄せて配置させる必要が無くなるので、結果的に、第２領域を小さくできる。換言すると、混成集積回路が形成される第１領域をできるだけ大きくして、回路基板の上面の有効面積を大きくして、実装密度を向上させることができる。
図１を参照して、回路装置の一例として混成集積回路装置１０の構造を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は混成集積回路装置１０の代表的な断面図である。
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、導電パターン４２および半導体素子３４等（回路素子）から成る混成集積回路が上面に組み込まれた回路基板３８と、額縁状の形状を有して内側の面が回路基板３８の側面に当接し、上端部が回路基板３８の上面よりも上方に突出するケース材１２と、ケース材１２に囲まれる領域に充填されて混成集積回路を封止する封止樹脂２０と、導電パターン４２から成るパッド４４に固着されて外部に延在する第２リード１８（リード）とを有し、混成集積回路が形成される第１領域２２とパッド４４が設けられる第２領域２４とを区画する区画部１４をケース材１２に設ける構成となっている。
このような概略的構成の混成集積回路装置１０の各構成要素を以下にて説明する。
本実施の形態では、回路基板３８の上面に、導電パターン４２および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、四角形形状（ここでは長方形）の回路基板３８の上面は絶縁層４０により被覆され、絶縁層４０の上面に形成された導電パターン４２の所定の箇所に、半導体素子やチップ素子等の回路素子が電気的に接続されている。更に、回路基板３８の上面に形成された導電パターン４２および回路素子は封止樹脂２０により被覆されている。また、第１リード１６および第２リード１８は、装置に内蔵された混成集積回路と電気的に接続されて封止樹脂２０から外部に導出し、入出力端子として機能している。
回路基板３８は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする金属基板である。回路基板３８の具体的な大きさは、例えば、縦×横×厚さ＝５０．０ｍｍ×１００．０ｍｍ×１．５ｍｍ程度以上である。回路基板３８としてアルミニウムより成る基板を採用した場合は、回路基板３８の両主面は酸化膜が形成されてアルマイト処理される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板３８が構成されても良い。
絶縁層４０は、回路基板３８の上面全域を覆うように形成されている。絶縁層４０は、ＡＬ２Ｏ３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層４０の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層４０および回路基板３８を経由して積極的に外部に放出することができる。絶縁層４０の具体的な厚みは、例えば５０μｍ程度である。また、図１（Ｂ）では、回路基板３８の上面のみが絶縁層４０により被覆されているが、回路基板３８の裏面も絶縁層４０により被覆しても良い。このようにすることで、回路基板３８の裏面を外部に露出させても、回路基板３８の裏面を外部と絶縁させることができる。
導電パターン４２は銅等の金属から成り、所定の電気回路が形成されるように絶縁層４０の表面に形成される。また、第１リード１６が固着される側辺に沿って、ランド状の導電パターン４２からなるパッド４６が設けられる。更に、第２リード１８が固着される側辺に沿って、同様にパッド４４が形成される。更に、半導体素子３４の周囲にも多数個のパッドが形成され、このパッドと半導体素子３４とは金属細線１１により接続される。ここでは単層の導電パターン４２が図示されているが、絶縁層を介して積層された多層の導電パターン４２が回路基板３８の上面に形成されても良い。
本実施の形態では、リードを固着するためのパッド４６およびパッド４４を設けている。パッド４６は、図１（Ｂ）にて左側に示されており、第１リード１６が固着されるためのものである。このパッド４６は等間隔に離間して配置されており、配置される方向は回路基板３８の左側の側辺に対して平行である。一方、パッド４４は、図１（Ｂ）にて右側に示されており、第２リード１８が固着されるためのものである。パッド４４も等間隔に離間して配置されており、これらが配置される方向は回路基板３８の右側の側辺に対して平行である。
導電パターン４２は、絶縁層４０の上面に設けた厚みが５０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。従って、導電パターン４２の幅は５０μｍ〜１００μｍ程度に狭く形成することができる。また、導電パターン４２同士が離間する距離も５０μｍ〜１００μｍ程度に狭くすることもできる。従って、半導体素子３４が数百個の電極を有する素子であっても、電極の数に応じたパッドを半導体素子３４の周囲に形成することができる。更に、微細に形成される導電パターン４２により複雑な電気回路を回路基板３８の上面に形成することもできる。
導電パターン４２に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン４２に固着することができる。図１（Ｂ）を参照すると、回路基板３８の上面には、回路素子として半導体素子３４およびチップ素子１３が配置されている。ここで、発熱量の多いパワー素子が半導体素子３４として採用された場合は、導電パターン４２の上面に固着された金属片から成るヒートシンクの上面に半導体素子３４が載置されても良い。このことにより、半導体素子３４から発生する熱を効率的にヒートシンクおよび回路基板３８を経由して外部に放出させることができる。
封止樹脂２０は、回路基板３８に構築された混成集積回路を封止する機能を有し、具体的には、回路基板３８の上面に形成された導電パターン４２、半導体素子３４等の回路素子、第１リード１６および第２リード１８の接合箇所が封止されるように、回路基板３８の上面に封止樹脂２０が形成されている。封止樹脂２０の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用される。更に、封止樹脂２０には、熱伝導性の向上等を目的として、酸化シリコン等のフィラーが例えば１０重量％〜２０重量％程度混入されても良い。
第１リード１６および第２リード１８は、回路基板３８の対向する側辺に沿って設けられており、混成集積回路装置１０の入出力端子として機能している。これらのリードは、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。
第１リード１６は、紙面上においては左側の側面に沿って多数個が設けられており、導電パターン４２から成るパッド４６の上面に半田を介して固着されている。更に、第１リード１６は、第２リード１８と比較すると高電圧・大電流の電気信号が通過する。このことから、第１リード１６は、第２リード１８よりも互いに離間して配置されており、ケース材１２から成る分離部３６により、第１リード１６同士のショートが抑止されている。更に、同様の理由により、第１リード１６は、第２リード１８よりも断面が大きく形成されている。ここでは、第１リード１６は、回路基板３８の上面に対して垂直上方に導出されているが、途中で曲折されて、回路基板３８の上面に対して平行に（紙面上では左側に）外部に導出されても良い。
第２リード１８は、紙面上においては右側の側面に沿って多数個が設けられており、パッド４４の上面に半田を介して固着されている。第２リード１８は、制御用の小信号が主に通過するものであり、通過する電気信号の電圧値や電流値は、第１リード１６よりも小さい。このことから、第２リード１８は、第１リード１６よりも密に多数個が配置されている。ここで、第２リード１８は途中で直角に曲折されており、その先端部は回路基板３８の上面に対して平行に外部に導出されている。しかしながら、必要に応じて第２リード１８は回路基板３８の上面に対して垂直上方に導出されても良い。
本実施の形態では、回路基板３８の上面を第１領域２２と第２領域２４に大別している。第１領域２２は、導電パターン４２と半導体素子３４等とから成る混成集積回路が形成された領域である。更に、第１領域２２には第１リード１６が固着されるパッド４６も含まれる。紙面上では、第１領域２２は、回路基板３８の左側の大部分を閉めている。一方、第２領域２４は、紙面上では回路基板３８の上面の右側端部に設けられ、第２リード１８が固着されるパッド４４が配列される領域である。ここで、第１領域２２の面積は、第２領域２４よりも広く規定されている。
上記した第１領域２２と第２領域２４とは、ケース材１２に設けられる区画部１４により区画されている。更に、第１領域２２と第２領域２４とでは、回路基板３８を被覆する封止樹脂２０の厚みが異なる。これらの事項の詳細は後述する。
本実施の形態では、回路基板３８の上面に構築された混成集積回路を封止する構造として、ケース材１２を使用した封止構造を採用している。概略的には、額縁状のケース材１２を回路基板３８の側面に嵌合させ、ケース材１２により囲まれる回路基板３８の上面に封止樹脂２０を充填することで、混成集積回路を封止している。
図１（Ａ）を参照して、額縁状の形状を呈するケース材１２は、封止される回路基板３８の４つの側辺に対応して、４つの側壁部を有する。具体的には、第１側壁部２６、第２側壁部２８、第３側壁部３０および第４側壁部３２から主にケース材１２は構成されている。紙面上における各側壁部の位置を説明すると、第１側壁部２６は右側に位置し、第２側壁部２８は左側に位置し、第３側壁部３０は手前側に位置し、第４側壁部３２は奥行き側に位置する。
ここで、ケース材１２のサイズは、各側壁部の内壁が回路基板３８の側面に当接する大きさとなっている。そして、図１（Ｂ）を参照して、各側壁部の下端の内側は回路基板３８の厚みと同様の深さに堀込まれており、ケース材１２に回路基板３８と嵌合させると、ケース材１２の下面と回路基板３８の下面とは、同一平面上に位置する。また、ケース材１２は、エポキシ樹脂等の樹脂材料を射出成形して形成されたものである。更に、ケース材１２には、外部に突出する部分を４コーナーに有し、この各部分を厚み方向に貫通してネジ孔１５が設けられている。混成集積回路装置１０をヒートシンク等に搭載するときは、各ネジ孔１５にネジが挿入され、このネジを締め付けることで、混成集積回路装置１０が固定される。
更に、上記した各側壁部の上端は、回路基板３８の上面よりも上方に位置している。このことにより、液体もしくは半固形状の封止樹脂２０を回路基板３８の上面に塗布するときに、各側壁部がダムの様に作用し、塗布された封止樹脂２０の外部への流出が防止される。
本実施の形態では、第１側壁部２６の上端部を他の側壁部よりも下方に位置させている。この第１側壁部２６は、上記した第２領域２４に面する側壁部である。具体的には、図１（Ｂ）を参照して、回路基板３８の右側の側面に当接する第１側壁部２６の上端部は、他の側壁（紙面上では第２側壁部２８）の上端部よりも下方に位置している。例えば、第１側壁部２６の上端部は、対向する第２側壁部２８の上端部よりも２．０ｍｍ〜３．０ｍｍ程度下方に位置している。このような構成にすることで、回路基板３８の上面に対して平行に外部に導出される第２リード１８の位置を低くして、混成集積回路装置１０の実質的な厚みを低減させることができる。
具体的には、第２リード１８は、パッド４４と接合された箇所から垂直上方に延在する部分と、この部分から直角に曲折さて水平に外部に延在する部分とを有する。そして、第２リード１８は、第１側壁部２６の上方を通過して回路基板３８の内側の領域から外部に導出される。このことから、第１側壁部２６の上端部を他の側壁部と同様のレベルに配置すると、第２リード１８は厚み方向に突出してしまい、このことにより混成集積回路装置１０の厚みが増してしまう虞がある。
このことから、本実施の形態では、第１側壁部２６の上端部を他の側壁部よりも下方に位置させて、第２リード１８の外部への突出を抑制している。このようにすることで、第２リード１８の回路基板３８の上面に対して平行に延在する部分は、他の側壁部（例えば第２側壁部２８）よりも下方に位置し、上方への第２リード１８の突出が抑制されている。
更に、本実施の形態では、回路基板の第１領域２２と第２領域２４との境界に対応して、ケース材１２に区画部１４を設けている。図１（Ａ）を参照して、区画部１４は、ケース材１２の第３側壁部３０の中間部と、第４側壁部３２の中間部との間に直線的に設けられており、区画部１４が延在する方向は、回路基板３８の側辺（右側の側辺）に対して平行である。そして、図１（Ｂ）を参照して、区画部１４の上端部は第２側壁部２８とほぼほぼ同じ高さに位置し、下端部は第１側壁部２６の上端部と同じレベルか若干下方に配置されている。
このような区画部１４を設けることで、樹脂封止の工程において、封止樹脂２０の外部への流出を防止することができる。この事項の詳細は、製造方法の説明にて以下に詳述するが、第１領域２２に封止樹脂２０を供給する際に、区画部１４がダムの如く作用し、封止樹脂２０の外部への流出が防止される。本実施の形態では、第２リード１８の位置を低くするために第１側壁部２６の上端の位置を低くしている。更に、厚みを有する回路素子を封止するために第１領域２２を封止する封止樹脂２０は厚く塗布する必要がある。このことから、封止樹脂２０の外部への流出を防止するための手段として、区画部１４が必要となる。また、第１側壁部２６の上端部が比較的低く位置していることにより、第１側壁部２６が面する第２領域２４を被覆する封止樹脂２０の厚みは、第１領域２２を被覆する封止樹脂２０よりも薄くなっている。第２領域２４では、第２リード１８とパッド４４との接合部が封止されればよいので、第２領域２４を被覆する封止樹脂２０はそれほど厚みが必要とされない。
図１（Ｂ）を参照して、区画部１４の断面的な形状を説明すると、区画部１４の下端部は、上端部よりも第２領域２４側に接近して配置されている。より具体的には、区画部１４の断面的な形状は、上方から下方に向かって、第１領域２２側から第２領域２４側に接近するように傾斜する傾斜形状である。このようにすることで、第２領域２４に封止樹脂を塗布する工程にて、塗布に用いるノイズを、回路基板３８に接近させることができる。
更にまた、図１（Ａ）を参照して、ケース材１２には、各第１リード１６を囲む分離部３６が設けられている。具体的には、第３側壁部３０および第４側壁部３２との間に直線的に分離部３６が設けられ、各第１リード１６同士の間にも、連続して直線的に分離部３６が設けられている。このように分離部３６を設けることにより、第１リード１６同士の延面距離を長く確保することが可能となり、第１リード１６同士のショートを抑止できる。ここで、延面距離とは、封止樹脂２０または分離部３６と外部雰囲気との境界に沿って、第１リード１６同士が離間する距離のことである。
図２を参照して、他の形態の混成集積回路装置１０の構成を説明する。上述した構成では１枚の回路基板３８が使用されたが、ここでは、２枚の基板が使用されている。具体的には、最下層に絶縁基板１７が設けられ、この絶縁基板１７の上面に上述した構成の金属から成る回路基板３８が配置されている。絶縁基板１７は、ガラスエポキシ等の樹脂を主体とする樹脂材料から成り、その厚みは例えば０．５ｍｍ〜１．０ｍｍ程度である。ここでは、絶縁基板１７の側面がケース材１２の内壁に当接している。そして、回路基板３８の周辺部は、ケース材１２の内壁に当接しても良いし、ケース材１２の内壁から離間した内側に位置しても良い。絶縁基板１７を適用させることにより、回路基板３８と外部との耐圧を更に向上させることができる。
第２リード１８の途中を部分的に湾曲させて湾曲部１９が設けられている。具体的には、第２リード１８は、回路基板３８から垂直上方に延在し、直角に曲折されて回路基板３８の上面に対して平行に延在し、更に直角に曲折されて再び垂直上方に延在している。そして、垂直上方に延在する上端部付近が実装基板（ＰＣＢ）に差込実装される。このように湾曲部１９を第２リード１８の途中に設けることにより、混成集積回路装置１０が実装基板に実装された際に、振動等の外力が作用しても、この湾曲部１９により外力が吸収されて、第２リード１８による接続信頼性を向上させることができる。
更に、本実施の形態では、第２領域２４を被覆する封止樹脂２０の厚みを、第１領域２２を被覆する封止樹脂２０よりも薄くすることで、第２リード１８の湾曲部１９を回路基板３８側に接近させると共に、湾曲部１９の上記作用を確保している。具体的には、例えば、湾曲部１９がケース材１２の上面よりも上方に突出された位置に配置されると、混成集積回路装置１０の実質的な厚みが増加してしまう。そこで、ここでは、湾曲部１９を、ケース材１２の上面（即ち、第１領域２２を被覆する封止樹脂２０の上面）よりも下方に位置させている。更に、第２領域２４を被覆する封止樹脂２０を比較的に薄くすることで、湾曲部１９が封止樹脂２０により被覆されてしまうことを防止している。湾曲部１９が封止樹脂２０により被覆されて固定されてしまうと、この部位の弾性が損なわれて、上記した湾曲部１９の作用が損なわれてしまう。第２領域２４を被覆する封止樹脂２０を薄くして、湾曲部１９を封止樹脂２０から露出させて、その弾性を確保している。
更に、第２領域２４を被覆する封止樹脂２０を薄くすることで、使用される封止樹脂２０の総量が低減されて、コストが低減される。
次に、図３から図５を参照して、上記構成の混成集積回路装置１０の製造方法を説明する。本形態の混成集積回路装置１０の製造方法は、導電パターン４２および回路素子を回路基板３８の上面に形成し、導電パターン４２および回路素子から成る混成集積回路が形成される第１領域２２と、導電パターン４２から成るパッド４４が配置される第２領域２４を回路基板３８の上面に設ける第１工程と、額縁状の形状を有して第１領域２２と第２領域２４とを区画する区画部１４を有するケース材１２の内壁を回路基板３８に嵌合させる第２工程と、第１領域２２および第２領域２４に封止樹脂２０を充填し、混成集積回路およびパッド４４を封止する第３工程とを有する。これらの各工程を以下にて説明する。
図３を参照して、先ず、回路基板３８の上面に導電パターン４２および回路素子から成る混成集積回路を形成する。回路基板３８としては、上述したようにアルミニウム等の金属を主材料とした金属基板を、所定の大きさの四角形状に分離して得られるものである。大判の金属基板を回路基板３８に分離する方法としては、打ち抜き金型を使用したパンチング加工、ダイシング、曲折加工等が考えられる。また、回路基板３８として、樹脂製の基板やセラミック等の無機物から成る絶縁基板を採用することも可能である。
ここでは、回路基板３８として金属から成る基板が採用され、回路基板３８の上面は樹脂を主成分とする絶縁層４０により被覆されており、この絶縁層４０の上面に所定形状の導電パターン４２が形成される。導電パターン４２の形成は、所望の厚さの銅などから成る導電箔を、選択的エッチング加工によりパターニングすることで得られる。
導電パターン４２の所定の箇所には、半導体素子３４やチップ素子１３から成る回路素子が固着されている。半導体素子３４は導電性または絶縁性の接着剤を介して、その裏面がランド状の導電パターン４２の上面に固着され、上面の電極が金属細線１１を経由してパッド形状の導電パターン４２と接続される。更に、チップ素子１３は両端の電極が半田等の導電性接着材を介して、パッド形状の導電パターン４２に固着される。
更に、回路基板３８の左側端部においては、パッド４６の上面に第１リード１６が固着される。また、回路基板３８の右側端部においては、パッド４４の上面に第２リード１８が固着される。ここで、各リードの固着は、後述するケース材１２と回路基板３８との嵌合が終了した後に行われても良い。
上記した回路素子およびリードの固着は、導電パターン４２の所定の位置に半田クリームを塗布して、各種部品を半田クリームの上面に載置した後に、この半田クリームを溶融させることで行われる。即ち、回路基板３８の上面に実装される各種部品は、リフロー工程により実装される。
本工程では、回路基板３８の上面は、導電パターン４２および回路素子から成る混成集積回路が構築される第１領域２２と、第２リード１８がパッド４４に固着される第２領域２４とに区別される。これらの各領域は、後の工程にて封止する方法が異なる。
図４を参照して、次に、回路基板３８に上面からケース材１２を嵌合させる。図４（Ａ）は本工程を示す断面図であり、図４（Ｂ）はケース材１２を回路基板３８に嵌合させた後の斜視図である。
図４（Ａ）および図４（Ｂ）を参照して、ケース材１２を上方から回路基板３８に嵌合させる。ここで、両者が接触する部位（即ち回路基板３８の側面とケース材１２の内壁）に、絶縁性の接着剤を塗布して、両者の接合強度を向上させても良い。ここで、ケース材１２の形状等は、図１（Ａ）を参照して説明したとおりである。そして、ケース材１２の区画部１４は、第１領域２２と第２領域２４との境界線の上方に直線的に延在している。
図５を参照して、次に、回路基板３８の上面に規定された第１領域２２および第２領域２４を封止樹脂２０により被覆する。図５（Ａ）は第１領域２２が封止される状態を示す断面図であり、図５（Ｂ）は第２領域２４が封止される状態を示す断面図である。
図５（Ａ）を参照して、先ず、第１領域２２の上方にノズル４８を移動させる。ここで、ノズル４８は、液体状または半固形状の封止樹脂２０が吐出される部位である。このとき、ノズル４８の位置は、半導体素子等の回路素子に接触しない範囲で、回路基板３８の上面に接近した方が、より安定して封止樹脂２０の供給を行うことができる。第１領域２２に塗布された流動性の高い封止樹脂２０は、回路基板３８全域に広がろうとするが、第２領域２４への封止樹脂２０の流入は、区画部１４により阻止される。また、本工程での封止樹脂２０の供給は、半導体素子等の回路素子が完全に被覆されるまで行われる。
図５（Ｂ）を参照して、次に、第２領域２４に封止樹脂２０を供給する。先ず、本工程では、ノズル４８の下端（先端部）を下降させ、具体的には区画部１４の上端部よりも下方にノズル４８の下端を位置させる。このことにより、第２領域２４にノズル４８の先端を接近させることができるので、安定して封止樹脂２０を供給させることができる。そして、パッド４４と第２リード１８との接合箇所が封止されるまで、第２領域２４にノズル４８から封止樹脂２０を供給する。更に、封止樹脂２０が熱硬化性樹脂の場合は、封止樹脂２０を加熱硬化させる。
本実施の形態では、上述したように、区画部１４の形状を工夫することにより、上記したようにノズル４８の下降を可能とし、更に、回路基板３８の実装密度を向上させている。具体的には、先ず、区画部１４は第１領域２２に液状の封止樹脂２０を供給した際の、封止樹脂２０の第２領域２４への流出を抑止する機能を有する。従って、原理的には上下方向にストレートに延在する区画部１４でも流出を阻止させる機能は果たせる。しかしながら、区画部１４をストレート形状にすると、区画部１４を設けた領域がノズル４８の下降を阻害してしまうので、区画部１４を第２領域２４側に寄せて、混成集積回路が構築される第１領域２２を広げて実装密度を高めることが困難となる。
そこで本形態では、区画部１４を傾斜形状としている。即ち、区画部１４は、上述したように、下端部が上端部よりも第２領域２４側に接近する傾斜形状と成っている。このようにすることで、区画部１４を第２領域２４に寄せて配置して、ノズル４８を下降させても、ノズル４８が、区画部１４に衝突しない。具体的には、第２領域２４にノズル４８を用いて封止樹脂２０を供給するときは、ノズル４８の下端は区画部１４の上端部よりも下方に位置する。更に、ノズル４８の下端の左側の端部は、区画部１４の下端よりも左側（第１領域２２寄り）に位置する。更に、区画部１４の下方では、第１領域２２にて混成集積回路を構成する導電パターンや回路素子が配置されても良い。このことにより、回路基板３８の上面において、混成集積回路が構築される有効面積が増大する効果がある。
更に本工程では、第２領域２４に面する第１側壁部２６の上端部が、他の側壁部よりも下方に位置しているので、第２領域２４を被覆する封止樹脂２０の厚みは、第１領域２２を被覆する封止樹脂２０よりも薄くなる。上記したように、第１領域２２では回路素子を完全に封止する必要があるので厚い封止樹脂２０が必要とされる。しかしながら、第２領域２４では、パッド４４と第２リード１８との接合箇所が被覆されればよいので、第２領域を被覆する封止樹脂２０の厚みは第１領域２２よりも薄くても良い。
ここで、本工程では、第１領域２２を封止した後に第２領域２４を封止したが、この順番を入れ替えて、第２領域２４を封止した後に第１領域２２を封止しても良い。更には、先に封止された領域に塗布された封止樹脂２０を加熱硬化した後に、後に封止される封止樹脂２０を塗布しても良い。
更に本工程では、区画部１４の下端と回路基板３８の上面との間隙からの樹脂の漏出を防止している。この漏出を防止する方法は、２つの方法が考えられる。
第１の方法は、図５（Ａ）を参照して、区画部１４の下端を回路基板３８の上面に接近させることで、区画部１４の下端と回路基板３８の上面（絶縁層４０の上面）のとの間隙を小さくすることである。例えば、この間隙の厚みは、回路基板３８の上面に形成される導電パターン４２の厚さ（一例として５０μｍ〜１００μｍ程度）に形成される。このことにより、区画部１４の下方の領域にて、導電パターン４２が設けられない箇所では、導電パターン４２の厚みに応じた間隙が形成される。しかしながら、この間隙は微少なものであるので、この間隙を経由して第１領域２２から第２領域２４に漏出する封止樹脂２０は少ない。従って、漏出した液状の封止樹脂２０が、第２領域２４に面する第１側壁部２６の上端から外部に漏出する虞は小さい。
第２の方法は、本工程の前に、区画部１４の下端と回路基板３８の上面との間の間隙を塞ぐことである。具体的には、区画部１４の下端と回路基板３８の上面との間に熱硬化性樹脂を塗布して加熱硬化することで、上記間隙が塞がれる。このことにより、例えば、第１領域２２に塗布された液状の封止樹脂２０は、区画部１４により堰き止められて第２領域２４には流入しない。
上記した対策を施さなければ、例えば、第２領域２４に先行して第１領域２２に封止樹脂２０を塗布すると、区画部１４と回路基板３８の間隙を介して封止樹脂２０が第２領域２４に大量に流入し、第１側壁部２６の上端を乗り越えて外部に流出してしまう虞がある。本実施の形態では、上記した２つの対策のいずれかまたは両方を施すことにより、樹脂封止時に於ける、液状の封止樹脂２０の外部への漏出を防止している。
以上の工程を経て、図１に構造を示すような混成集積回路装置１０が製造される。
１０ 混成集積回路装置
１１ 金属細線
１２ ケース材
１３ チップ素子
１４ 区画部
１５ ネジ孔
１６ 第１リード
１７ 絶縁基板
１８ 第２リード
１９ 湾曲部
２０ 封止樹脂
２２ 第１領域
２４ 第２領域
２６ 第１側壁部
２８ 第２側壁部
３０ 第３側壁部
３２ 第４側壁部
３４ 半導体素子
３６ 分離部
３８ 回路基板
４０ 絶縁層
４２ 導電パターン
４４ パッド
４６ パッド
４８ ノズル
１１ 金属細線
１２ ケース材
１３ チップ素子
１４ 区画部
１５ ネジ孔
１６ 第１リード
１７ 絶縁基板
１８ 第２リード
１９ 湾曲部
２０ 封止樹脂
２２ 第１領域
２４ 第２領域
２６ 第１側壁部
２８ 第２側壁部
３０ 第３側壁部
３２ 第４側壁部
３４ 半導体素子
３６ 分離部
３８ 回路基板
４０ 絶縁層
４２ 導電パターン
４４ パッド
４６ パッド
４８ ノズル
Claims (8)
- 導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、
額縁状の形状を有して内側の面が前記回路基板の側面に当接し、上部が前記回路基板の上面よりも上方に突出するケース材と、
前記ケース材に囲まれる領域に充填されて前記混成集積回路を封止する封止樹脂と、
前記導電パターンから成るパッドに固着されて、部分的に上端が低く形成された前記ケース材の側壁部の上方から外部に延在するリードと、を有し、
前記混成集積回路が形成される第１領域と前記パッドが設けられる第２領域とを区画し、下端が前記第２領域側に接近して傾斜する形状である区画部を前記ケース材に設けることを特徴とする回路装置。 - 前記ケース材の前記区画部は、前記回路基板の一側辺に対して平行に且つ直線的に延在することを特徴とする請求項１に記載の回路装置。
- 前記ケース材の前記第２領域に面する側壁部の上端部は、他の側壁部の上端部よりも下方に位置することを特徴とする請求項１または請求項２に記載の回路装置。
- 前記区画部の下端は、前記区画部の上端よりも前記第２領域に接近することを特徴とする請求項１から請求項３の何れかに記載の回路装置。
- 導電パターンおよび回路素子を回路基板の上面に形成し、前記導電パターンおよび前記回路素子から成る混成集積回路が形成される第１領域と、前記導電パターンから成るパッドが配置される第２領域を前記回路基板の上面に設ける第１工程と、
額縁状の形状を有し、前記第１領域と前記第２領域とを区画し、下端が前記第２領域側に接近して傾斜する形状である区画部を有するケース材の内壁を前記回路基板に嵌合させる第２工程と、
部分的に上端が低く形成された前記ケース材の側壁部の上方から外部に延在するようにリードを固着する第３工程と、
前記第１領域および前記第２領域に封止樹脂を充填し、前記混成集積回路および前記パッドを封止する第４工程と、を有することを特徴とする回路装置の製造方法。 - 前記第４工程にてノズルを用いて前記第２領域に前記封止樹脂を供給するときは、前記ノズルの端部は、前記区画部の上端よりも下方に位置し、且つ、前記区画部の下端よりも前記第１領域側に位置することを特徴とする請求項５に記載の回路装置の製造方法。
- 前記第４工程では、前記第２領域を被覆する前記封止樹脂の厚みを、前記第１領域を被覆する前記封止樹脂よりも薄くすることを特徴とする請求項５または請求項６に記載の回路装置の製造方法。
- 前記第４工程では、前記区画部により、前記第１領域に前記封止樹脂を注入する際の前記第２領域への前記封止樹脂の流出を抑制することを特徴とする請求項５から請求項７の何れかに記載の回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007021810A JP5536975B2 (ja) | 2007-01-31 | 2007-01-31 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007021810A JP5536975B2 (ja) | 2007-01-31 | 2007-01-31 | 回路装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008187143A JP2008187143A (ja) | 2008-08-14 |
| JP5536975B2 true JP5536975B2 (ja) | 2014-07-02 |
Family
ID=39729954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007021810A Active JP5536975B2 (ja) | 2007-01-31 | 2007-01-31 | 回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5536975B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219385A (ja) | 2009-03-18 | 2010-09-30 | Mitsubishi Electric Corp | 半導体装置 |
| JP5450192B2 (ja) | 2010-03-24 | 2014-03-26 | 日立オートモティブシステムズ株式会社 | パワーモジュールとその製造方法 |
| WO2018202615A1 (en) * | 2017-05-02 | 2018-11-08 | Abb Schweiz Ag | Resin encapsulated power semiconductor module with exposed terminal areas |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2975782B2 (ja) * | 1992-10-23 | 1999-11-10 | 三洋電機株式会社 | 混成集積回路装置およびこれに用いるケース材 |
| JP2798861B2 (ja) * | 1992-11-26 | 1998-09-17 | 三洋電機株式会社 | 混成集積回路装置 |
| JP2883526B2 (ja) * | 1993-11-11 | 1999-04-19 | 三洋電機株式会社 | 混成集積回路装置 |
| JP2001044335A (ja) * | 1999-08-03 | 2001-02-16 | Toyota Autom Loom Works Ltd | 端子付き電気装置 |
-
2007
- 2007-01-31 JP JP2007021810A patent/JP5536975B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008187143A (ja) | 2008-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5310660B2 (ja) | 半導体装置 | |
| JP4254527B2 (ja) | 半導体装置 | |
| JP5930070B2 (ja) | 半導体装置 | |
| JP5096094B2 (ja) | 回路装置 | |
| US10959333B2 (en) | Semiconductor device | |
| US10461024B2 (en) | Semiconductor device | |
| KR102004785B1 (ko) | 반도체모듈 패키지 및 그 제조 방법 | |
| WO2014208044A1 (ja) | 電子装置およびその電子装置の製造方法 | |
| US11177236B2 (en) | Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof | |
| CN115799237B (zh) | 智能功率模块和设备 | |
| JP5285347B2 (ja) | 回路装置 | |
| JP5536975B2 (ja) | 回路装置およびその製造方法 | |
| US11049796B2 (en) | Manufacturing method of packaging device | |
| JP5341339B2 (ja) | 回路装置 | |
| JP7504258B2 (ja) | 半導体製造装置およびそれを用いた半導体装置の製造方法ならびに半導体装置 | |
| JP2013098466A (ja) | 半導体装置及びその製造方法 | |
| JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010010569A (ja) | 回路装置およびその製造方法 | |
| WO2017203559A1 (ja) | プリント基板の接合方法、電子装置およびその製造方法 | |
| JP7090716B2 (ja) | 半導体装置 | |
| JP2008187144A (ja) | 回路装置およびその製造方法 | |
| JP7428261B2 (ja) | 半導体装置 | |
| CN219591377U (zh) | 智能功率模块和设备 | |
| WO2024075463A1 (ja) | 半導体装置 | |
| JP6301031B1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091204 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120830 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5536975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |