JP5526353B2 - 高電子移動度トランジスタ - Google Patents
高電子移動度トランジスタ Download PDFInfo
- Publication number
- JP5526353B2 JP5526353B2 JP2007203369A JP2007203369A JP5526353B2 JP 5526353 B2 JP5526353 B2 JP 5526353B2 JP 2007203369 A JP2007203369 A JP 2007203369A JP 2007203369 A JP2007203369 A JP 2007203369A JP 5526353 B2 JP5526353 B2 JP 5526353B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- grown
- inas
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Hall/Mr Elements (AREA)
- Junction Field-Effect Transistors (AREA)
Description
図1は、本発明による高電子移動度トランジスタ(HEMT)の一実施形態を説明するための断面図で、符号1は基板、2は第1のAlyGa1-yAszSb1-z層、3はInxGa1-xAs電子走行層、4は第2のAlyGa1-yAszSb1-z層を示している。5と7は1対のオーミック電極であり、5はソース電極、7はドレイン電極である。6はソース電極5とドレイン電極7の間に設けられたゲート電極である。
本発明の高電子移動度トランジスタは、InxGa1-xAs層(0≦x≦1)とAlyGa1-yAszSb1-z層(0≦y≦1、0≦z<1)とのヘテロ接合を少なくとも一つ有する半導体デバイスの製造方法である。
[実施例1]
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例では、Al0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
上述した薄膜積層体をメサエッチ工程により、十字型に成形した後、電極を形成する箇所のみエッチングすることでInAs表面を露出させ、InAs上に電極を形成することで、磁気センサであるホール素子を作製した。
上述した実施例1の薄膜積層体を用いて、磁気センサである磁気抵抗素子を作製した。このとき用いた薄膜積層体の電気的特性は、電子移動度30700cm2/Vs、シート抵抗144Ω、シート電子濃度1.42×1012cm-2である。
メサエッチ工程により、短冊状に成形した後、電極を形成する箇所のみエッチングすることでInAs表面を露出させ、InAs上にオーミック電極9、短絡電極10を形成することで磁気抵抗素子を作製した。端子電極部を除いてInAsの薄膜からなる磁気抵抗素子部の長さが1450μm、InAs薄膜の幅が120μm、幅120μmのInAs磁気抵抗素子部を跨いで形成されたCu/Ni/Au/Niの4層からなる短絡電極は長さ120μmでその幅は9μmであり、等間隔でInAs薄膜に直接接触して形成した。電極間の抵抗値は磁界の印加がない場合は1200Ωであった。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に75秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47Sb層を成長した。また、今回の実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚35nmのSnをドープしたAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚20nmのSnをドープしたAl0.53Ga0.47Sb層を成長した後、膜厚15nmのアンドープのAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープのAl0.53Ga0.47Sb層を成長した後、膜厚30nmのSnをドープしたAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更にその上に膜厚5nmのアンドープのAl0.53Ga0.47Sb層、膜厚15nmのSnをドープしたAl0.53Ga0.47Sb層、膜厚15nmのアンドープのAl0.53Ga0.47Sb層を順次成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をSnドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚595nmのアンドープAl0.53Ga0.47Sb層を成長した後、Snのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚5nmのアンドープAl0.53Ga0.47Sb層を成長した。更に、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長した後、膜厚35nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として分子線エピタキシー法(MBE法)を用いた場合について詳細に述べる。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱し表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47Sb層を成長した。また、本実施例ではAl0.53Ga0.47Sb層の最表面の酸化等を防止する目的で、半導体保護層としてInAsキャップ層をアンドープAl0.53Ga0.47Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.65Ga0.35Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.65Ga0.35Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.65Ga0.35Sb層を成長した。また、本実施例ではAl0.65Ga0.35Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.65Ga0.35Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.8Ga0.2Sb層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.8Ga0.2Sb層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.8Ga0.2Sb層を成長した。また、本実施例ではAl0.8Ga0.2Sb層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.8Ga0.2Sb層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した後、基板温度を460℃に保持しながら膜厚15nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した。また、本実施例ではAl0.53Ga0.47As0.13Sb0.87層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.13Sb0.87層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した後、基板温度を460℃に保持しながら膜厚30nmのInAs層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.13Sb0.87層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47As0.13Sb0.87層を成長した。また、本実施例ではAl0.53Ga0.47As0.13Sb0.87層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.13Sb0.87層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を成長した後、基板温度を460℃に保持しながら膜厚15nmのIn0.8Ga0.2As層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nmのアンドープAl0.53Ga0.47As0.3Sb0.7層を成長した。また、本実施例ではAl0.53Ga0.47As0.3Sb0.7層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.3Sb0.7層上に成長した。
薄膜形成方法の一例として、分子線エピタキシー法(MBE法)を用いた場合について以下に説明する。まず、半絶縁性のGaAs(100)基板にAsを照射しながら630℃で加熱して表面酸素を脱離させる。そのまま基板温度を580℃まで下げた後、膜厚70nmのGaAsバッファ層を成長し、更に基板温度を530℃に下げながら膜厚35nmのGaAsバッファ層を成長する。次に、基板温度を460℃に下げながら膜厚600nmのアンドープAl0.53Ga0.47As0.2Sb0.8層を成長した後、基板温度を460℃に保持しながら膜厚15nmのIn0.8Ga0.2As層を成長し、更に膜厚5nmのアンドープAl0.53Ga0.47As0.2Sb0.8層を、その上にはSnのセル温度を950℃に加熱した状態で、SnとSbを同時に56秒間照射することでSnのデルタドープ層を形成し、その上には膜厚30nm のアンドープAl0.53Ga0.47As0.2Sb0.8層を成長した。また、本実施例ではAl0.53Ga0.47As0.2Sb0.8層の最表面の酸化等を防止する目的で、半導体保護層としてGaAsキャップ層をアンドープAl0.53Ga0.47As0.2Sb0.8層上に成長した。
2 第1のAlyGa1-yAszSb1-z層
3 InxGa1-xAs電子走行層
4 第2のAlyGa1-yAszSb1-z層
5 ソース電極、
6 ソース電極5とドレイン電極7の間に設けられたゲート電極
7 ドレイン電極
8 薄膜積層体
9 オーミック電極
10 短絡電極
Claims (2)
- InAs層とAlyGa1−ySb層(0≦y≦1)とのヘテロ接合を少なくとも一つ有する半導体デバイスであって、
少なくとも1層以上の前記AlyGa1−ySb層にはSnがドープされており、
前記AlyGa1−ySb層中には、SnがドープされたAlyGa1−ySb層(0≦y≦1)が設けられており、
前記InAs層と前記SnがドープされたAlyGa1−ySb層との間にある、Snがドープされていない前記AlyGa1−ySb層の膜厚は、2.5nm以上20nm以下であり、
前記SnがドープされたAl y Ga 1−y Sb層(0≦y≦1)が、電子走行層である前記InAs層への電子供給層となっていることを特徴とする半導体デバイスと、
前記半導体デバイス上にオーミック接合されたソース電極及びドレイン電極と、前記半導体デバイス上に設けられたゲート電極とを備えることを特徴とする高電子移動度トランジスタ。 - 前記半導体デバイスが、
基板と、該基板上に設けられた第1のAlyGa1-ySb層(0≦y≦1)と、該第1のAlyGa1-ySb層の上に設けられた電子走行層としてのInAs層と、該InAs層の上に設けられた第2のAlyGa1-ySb層(0≦y≦1)とを備え、
前記第1又は第2のAlyGa1-ySb層のうち、少なくとも一方のAlyGa1-ySb層中に、前記SnがドープされたAlyGa1−ySb層(0≦y≦1)が設けられており、前記InAs層への電子供給層となっていることを特徴とする請求項1に記載の高電子移動度トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203369A JP5526353B2 (ja) | 2007-08-03 | 2007-08-03 | 高電子移動度トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203369A JP5526353B2 (ja) | 2007-08-03 | 2007-08-03 | 高電子移動度トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009038307A JP2009038307A (ja) | 2009-02-19 |
JP5526353B2 true JP5526353B2 (ja) | 2014-06-18 |
Family
ID=40439936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203369A Expired - Fee Related JP5526353B2 (ja) | 2007-08-03 | 2007-08-03 | 高電子移動度トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5526353B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5504428B2 (ja) * | 2009-03-24 | 2014-05-28 | 旭化成エレクトロニクス株式会社 | 電界効果トランジスタ及びその製造方法 |
JP5580138B2 (ja) * | 2010-08-18 | 2014-08-27 | 日本電信電話株式会社 | 電界効果トランジスタ |
JP6301608B2 (ja) * | 2013-08-08 | 2018-03-28 | 旭化成エレクトロニクス株式会社 | 磁気センサ及び磁気センサの製造方法 |
JP5863069B2 (ja) * | 2014-06-06 | 2016-02-16 | 日本電信電話株式会社 | 半導体装置及び製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2796113B2 (ja) * | 1989-03-20 | 1998-09-10 | 富士通株式会社 | 半導体装置 |
JP3200142B2 (ja) * | 1991-03-28 | 2001-08-20 | 旭化成株式会社 | 電界効果型トランジスタ |
JP2687907B2 (ja) * | 1994-12-28 | 1997-12-08 | 日本電気株式会社 | トンネルトランジスタの製造方法 |
JPH08306909A (ja) * | 1995-04-28 | 1996-11-22 | Asahi Chem Ind Co Ltd | InGaAs電界効果型トランジスタ |
JPH11186631A (ja) * | 1997-12-19 | 1999-07-09 | Hitachi Ltd | ホ−ル素子、半導体装置及び回転機構を有する電子装置 |
JP3371871B2 (ja) * | 1999-11-16 | 2003-01-27 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2003133333A (ja) * | 2001-10-25 | 2003-05-09 | Murata Mfg Co Ltd | ヘテロ接合電界効果トランジスタ |
-
2007
- 2007-08-03 JP JP2007203369A patent/JP5526353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009038307A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7019336B2 (en) | Semiconductor device and method for manufacturing the same | |
EP0531550B1 (en) | Field effect transistor | |
US9269784B2 (en) | Gallium arsenide based device having a narrow band-gap semiconductor contact layer | |
JP3086748B2 (ja) | 高電子移動度トランジスタ | |
JP2012043965A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5526353B2 (ja) | 高電子移動度トランジスタ | |
JP5451750B2 (ja) | 半導体デバイス | |
JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP3200142B2 (ja) | 電界効果型トランジスタ | |
JP2009060042A (ja) | 半導体デバイス | |
JP2004200433A (ja) | 半導体装置 | |
JP2005005646A (ja) | 半導体装置 | |
JPH08306909A (ja) | InGaAs電界効果型トランジスタ | |
JP3667331B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
JP4922979B2 (ja) | 半導体基板 | |
JP5504428B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPH09237889A (ja) | 半導体結晶積層体及びそれを用いた半導体装置 | |
US7705377B2 (en) | Field effect transistor comprising compound semiconductor | |
KR102543619B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
JP2008218598A (ja) | 化合物半導体装置 | |
JP2903875B2 (ja) | 化合物半導体トランジスタ用ウェハ及び化合物半導体トランジスタ | |
JP4243593B2 (ja) | ヘテロ電界効果トランジスタ、およびその製造方法、ならびにそれを備えた送受信装置 | |
JPS6255316B2 (ja) | ||
JP2006114659A (ja) | 電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5526353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |