JP5522818B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP5522818B2 JP5522818B2 JP2007326329A JP2007326329A JP5522818B2 JP 5522818 B2 JP5522818 B2 JP 5522818B2 JP 2007326329 A JP2007326329 A JP 2007326329A JP 2007326329 A JP2007326329 A JP 2007326329A JP 5522818 B2 JP5522818 B2 JP 5522818B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- source
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
- H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/301—CMOS common drain output SEPP amplifiers
- H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/513—Indexing scheme relating to amplifiers the amplifier being made for low supply voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
640のドライブ能力を確保することも可能であるが、この場合には、トランジスタ611のソース・ドレイン間電圧が小さいため、動作が遅くなるという問題がある。このような問題は、入力電圧が低い場合にも、ソースフォロア回路620と電流ミラー回路650との関係において生じる。
素子であり、トランジスタ(P2,P4)はpチャンネル型のMOS構造のトランジスタ素子である。
バッファアンプ20の出力端子(出力手段)は、トランジスタ(N4,P4)の接続ノード、トランジスタ(P2,N2)の接続ノードに接続されている。
以下、図3〜図8を用いて、バッファアンプ20の動作を説明する。ここでは、中間電圧領域、低電圧領域、高電圧領域に分けて説明する。
まず、図3、4を用いて、電圧V1が中間電圧領域(閾値電圧Vth〜電圧〔VCC−Vth〕の範囲)にある場合のバッファアンプ20の動作を説明する。
次に、図5、6を用いて、入力電圧が低電圧領域(接地電圧〜閾値電圧Vthの範囲)にある場合のバッファアンプ20の動作を説明する。
フしたままであるが、トランジスタN4のソース端子から電流源CS2に電流I2が供給されるため、トランジスタN4のソース端子電圧が低下する。そして、トランジスタN4のゲート・ソース間電圧が閾値電圧Vthを超えた場合、トランジスタN4がオンする。
次に、図7、8を用いて、入力電圧が高電圧領域(電圧〔VCC−Vth〕〜電源電圧VCCの範囲)にある場合のバッファアンプ20の動作を説明する。
このようなバッファアンプ20は、図1に示すようなシリーズレギュレータSR1に利用される。この場合、シリーズレギュレータSR1において出力トランジスタ30は面積が大きいトランジスタである。このため、シリーズレギュレータSR1の出力電流が「0」の場合にも、バッファアンプ20の出力電圧が電源電圧付近まで上昇しないと、出力トランジスタ30が十分にオフにならないので漏れ電流を生じる。この漏れ電流により出力電圧が上昇してしまうことがある。このような漏れ電流の影響を減らすため、抵抗(R2,R3)の抵抗値を減らしたり、出力にブリーダ抵抗を追加したりする必要があり、この結果、消費電流が増えてしまう。
り小さな出力トランジスタ30を用いることができる。一方、同じ出力トランジスタ30を用いる場合には、より多くの出力電流を取り出すことができる。
このためには、バッファアンプ20の出力を、接地電圧GND〜電源電圧VCCまで、できるだけ大きくスイングさせることが望ましい。
・ 上記実施形態では、低電圧領域においては、トランジスタP2の代わりにトランジスタN4が動作し、高電圧領域においては、トランジスタN2の代わりにトランジスタP4が動作する。従来のバッファアンプの場合には、図11(a)に示すように、低電圧領域や高電圧領域においては、シリーズレギュータの出力側トランジスタの閾値電圧の影響を受けて、入力電圧に対して出力電圧が制限される。この結果、図11(b)に示すように、入力電圧が低い場合にも出力電流が制限され、入力電圧が高くなった場合にも漏れ電流が生じる。これに対して、トランジスタ(P4、N4)を設けることにより、図11(c)に示すように、トランジスタ(P2、N2)における閾値電圧の影響を受けず、入力電圧に対して出力電圧をフルスイングさせることができる。この結果、図11(d)に示すように、最大出力電流を大きくすることができるとともに、漏れ電流を抑制することができる。
○ 上記実施形態では、バッファアンプ20をシリーズレギュレータに用いたが、用途はこれに限定されるものはない。
ゲート端子には電圧V11、トランジスタN3のゲート端子には電圧V12を入力する。これにより、トランジスタ(P3、N3)を含めて、第1、第2のソースフォロア回路を実現することができる。
Claims (6)
- シリーズレギュレータであって、
入力電圧を受け取る第1端子と、出力電圧を供給する第2端子とを含む出力トランジスタと、
基準電圧と、前記出力トランジスタからの前記出力電圧とを受け取り、前記基準電圧と前記出力電圧との電位差に基づく誤差信号を生成するエラーアンプと、
前記エラーアンプから前記誤差信号を受け取って、該誤差信号を増幅する増幅回路であって、
前記エラーアンプから前記誤差信号が供給される第1、第2のソースフォロワ回路と、
前記第1のソースフォロワ回路の出力が制御端子に供給されるとともに、第1端子に電源電圧が供給される第1トランジスタと、
前記第2のソースフォロワ回路の出力が制御端子に供給されるとともに、第1端子に基底電圧が供給される第2トランジスタと、
前記第1のソースフォロワ回路の出力端子が第2端子に接続されるとともに、第1バイアス電圧が制御端子に入力される第1補助トランジスタと、
前記第2のソースフォロワ回路の出力端子が第2端子に接続されるとともに、第2バイアス電圧が制御端子に入力される第2補助トランジスタと、
前記第1、第2トランジスタの第2端子と、前記第1、第2補助トランジスタの第1端子との接続ノードの電圧を前記出力トランジスタの制御端子に供給する出力手段とを含む前記増幅回路と、
前記エラーアンプと前記増幅回路との間に設けられた第1のコンデンサと、
前記出力トランジスタの第1端子と制御端子との間に設けられた第2のコンデンサとを備え、
前記第1のソースフォロワ回路は、第1電流源と、前記エラーアンプからの前記誤差信号がゲートに供給されるとともに、ドレインに基底電圧が供給される第1導電型の第3トランジスタと、ソースに前記第1電流源が接続され、ドレインに前記第3トランジスタのソースが接続され、ゲートに前記第1バイアス電圧が入力される第1導電型の第4トランジスタとを含み、
前記第2のソースフォロワ回路は、第2電流源と、前記エラーアンプからの前記誤差信号がゲートに供給されるとともに、ドレインに電源電圧が供給される第2導電型の第5トランジスタと、ソースに前記第2電流源が接続され、ドレインに前記第5トランジスタのソースが接続され、ゲートに前記第2バイアス電圧が入力される第2導電型の第6トランジスタとを含み、
前記第1のソースフォロワ回路の前記出力端子が前記第3トランジスタの前記ソースと前記第4トランジスタの前記ドレインとの接続ノードを含み、
前記第2のソースフォロワ回路の前記出力端子が前記第5トランジスタの前記ソースと前記第6トランジスタの前記ドレインとの接続ノードを含む、シリーズレギュレータ。 - 前記第1バイアス電圧として、前記電源電圧から前記第3トランジスタの閾値電圧を差し引いた値を基準に設定された電圧を供給することにより、前記第3トランジスタがオフした場合に、前記第1補助トランジスタをオンし、
前記第2バイアス電圧として、前記基底電圧に前記第5トランジスタの閾値電圧を加えた値を基準に設定された電圧を供給することにより、前記第5トランジスタがオフした場合に、前記第2補助トランジスタをオンさせるように構成したことを特徴とする請求項1に記載のシリーズレギュレータ。 - 前記第3〜6トランジスタを電界効果型のトランジスタ素子を用いて構成したことを特徴とする請求項2に記載のシリーズレギュレータ。
- 前記第3〜6トランジスタをバイポーラ型のトランジスタ素子を用いて構成したことを特徴とする請求項2に記載のシリーズレギュレータ。
- シリーズレギュレータであって、
入力電圧を受け取るソースと、出力電圧を供給するドレインとを含む出力トランジスタと、
基準電圧と、前記出力トランジスタからの前記出力電圧とを受け取り、前記基準電圧と前記出力電圧との電位差に基づく誤差信号を生成するエラーアンプと、
前記エラーアンプから前記誤差信号を受け取って、該誤差信号を増幅する増幅回路であって、
電源ラインと接地ラインとの間に接続され、前記エラーアンプから前記誤差信号を受ける入力端子を有する第1のソースフォロワ回路と、
前記電源ラインと前記接地ラインとの間に接続され、前記エラーアンプから前記誤差信号を受ける入力端子を有する第2のソースフォロワ回路と、
前記電源ラインに接続されたドレインと、前記第1のソースフォロワ回路の出力端子に接続されたゲートとを有する第1トランジスタと、
前記接地ラインに接続されたドレインと、前記第2のソースフォロワ回路の出力端子に接続されたゲートとを有する第2トランジスタと、
前記第1のソースフォロワ回路の出力端子に接続されたソースと、第1バイアス電圧を受けるゲートとを有する第1補助トランジスタと、
前記第2のソースフォロワ回路の出力端子に接続されたソースと、第2バイアス電圧を受けるゲートとを有する第2補助トランジスタと、を含み、
前記第1及び第2トランジスタのソースと前記第1及び第2補助トランジスタのドレインとを接続するノードには、前記出力トランジスタのゲートが接続される、前記増幅回路と、
前記エラーアンプと前記増幅回路との間に設けられた第1のコンデンサと、
前記出力トランジスタのゲートとソースとの間に設けられた第2のコンデンサとを備え、
前記第1のソースフォロワ回路は、第1電流源と、前記第1のソースフォロワ回路の入力端子に接続されたゲートと、接地ラインに接続されたドレインとを有する第3トランジスタと、前記第1電流源に接続されたソースと、前記第3トランジスタのソースに接続されたドレインと、前記第1バイアス電圧を受けるゲートとを有する第4トランジスタを含み、
前記第2のソースフォロワ回路は、第2電流源と、第2のソースフォロワ回路の入力端子に接続されたゲートと、電源ラインに接続されたドレインとを有する第5トランジスタと、前記第2電流源に接続されたソースと、前記第5トランジスタのソースに接続されたドレインと、前記第2バイアス電圧を受けるゲートとを有する第6トランジスタを含み、
前記第1のソースフォロワ回路の前記出力端子が前記第3トランジスタのソースと前記第4トランジスタのドレインとの接続ノードを含み、
前記第2のソースフォロワ回路の前記出力端子が前記第5トランジスタのソースと前記第6トランジスタのドレインとの接続ノードを含む、シリーズレギュレータ。 - 前記第1補助トランジスタは、前記3トランジスタがオフされているときに前記第1補助トランジスタのゲートに前記第1バイアス電圧を供給することによってオンされ、前記第1バイアス電圧は、電源電圧から前記第3トランジスタの閾値電圧を差し引くことによって得られた値に基づくものであり、
前記第2補助トランジスタは、前記5トランジスタがオフされているときに前記第2補助トランジスタのゲートに前記第2バイアス電圧を供給することによってオンされ、前記第2バイアス電圧は、基底電圧に前記第5トランジスタの閾値電圧を加えることによって得られた値に基づくものであることを特徴とする請求項5に記載のシリーズレギュレータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326329A JP5522818B2 (ja) | 2007-12-18 | 2007-12-18 | 増幅回路 |
US12/325,273 US7764123B2 (en) | 2007-12-18 | 2008-12-01 | Rail to rail buffer amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326329A JP5522818B2 (ja) | 2007-12-18 | 2007-12-18 | 増幅回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009152680A JP2009152680A (ja) | 2009-07-09 |
JP2009152680A5 JP2009152680A5 (ja) | 2011-01-27 |
JP5522818B2 true JP5522818B2 (ja) | 2014-06-18 |
Family
ID=40752395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326329A Expired - Fee Related JP5522818B2 (ja) | 2007-12-18 | 2007-12-18 | 増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7764123B2 (ja) |
JP (1) | JP5522818B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5760708B2 (ja) * | 2011-06-01 | 2015-08-12 | 株式会社リコー | 画像形成装置および駆動電圧生成回路 |
KR101393932B1 (ko) * | 2011-12-08 | 2014-05-12 | 진옥상 | 소신호 버퍼증폭회로 |
CN103825598B (zh) | 2012-11-19 | 2018-11-13 | 恩智浦美国有限公司 | 轨间差分缓冲器输入级 |
US9035699B2 (en) * | 2012-12-19 | 2015-05-19 | Qualcomm Incorporated | Multi-stage amplifier |
US8723582B1 (en) | 2013-02-19 | 2014-05-13 | Freescale Semiconductor, Inc. | Level shifter circuit |
US9093992B1 (en) * | 2014-01-27 | 2015-07-28 | Maxim Integrated Products, Inc. | Current-boosting output stage with short-circuit protection |
US9467107B2 (en) | 2014-03-10 | 2016-10-11 | Freescale Semiconductor, Inc. | Rail-to-rail follower circuits |
US9331516B2 (en) | 2014-05-18 | 2016-05-03 | Freescale Semiconductor, Inc. | Single power supply level shifter |
CN105897246B (zh) | 2014-12-26 | 2020-10-02 | 恩智浦美国有限公司 | 用于高电压应用的电压电平移位器 |
CN106612112B (zh) | 2015-10-21 | 2022-02-08 | 恩智浦美国有限公司 | 具有共享有源负载的轨对轨比较器 |
JP6711691B2 (ja) * | 2016-05-17 | 2020-06-17 | アズビル株式会社 | Opアンプおよび電子回路 |
US10205423B1 (en) | 2017-08-11 | 2019-02-12 | Nxp Usa, Inc. | Rail-to-rail source follower |
RU2684489C1 (ru) * | 2018-06-08 | 2019-04-09 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Буферный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах |
RU2711725C1 (ru) * | 2019-06-20 | 2020-01-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Быстродействующий выходной каскад аналоговых микросхем на комплементарных полевых транзисторах с управляющим p-n переходом для работы при низких температурах |
US11188112B2 (en) * | 2020-03-27 | 2021-11-30 | Analog Devices, Inc. | Current mirror arrangements with adjustable offset buffers |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6085615A (ja) * | 1983-10-17 | 1985-05-15 | Sony Corp | バツフア・アンプ |
US4833424A (en) * | 1988-04-04 | 1989-05-23 | Elantec | Linear amplifier with transient current boost |
JP3036221B2 (ja) * | 1992-04-24 | 2000-04-24 | トヨタ自動車株式会社 | 半導体集積回路 |
JP3340250B2 (ja) * | 1994-08-17 | 2002-11-05 | 株式会社東芝 | バッファ回路 |
US5646576A (en) * | 1995-07-24 | 1997-07-08 | Motorola | Output stage of operational amplifier suitable for mounting on a substrate and method of amplifying therewith |
JP3399329B2 (ja) * | 1997-12-09 | 2003-04-21 | 株式会社村田製作所 | 演算増幅器 |
JP3801412B2 (ja) * | 2000-03-27 | 2006-07-26 | 松下電器産業株式会社 | Mosレギュレータ回路 |
JP2002185269A (ja) | 2000-12-18 | 2002-06-28 | Yokogawa Electric Corp | バッファアンプ |
JP4402465B2 (ja) * | 2004-01-05 | 2010-01-20 | 株式会社リコー | 電源回路 |
JP3905889B2 (ja) | 2004-01-30 | 2007-04-18 | 株式会社アドバンテスト | ドライバ回路 |
JP2007249712A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | リニアレギュレータ回路 |
US7394316B1 (en) * | 2006-08-31 | 2008-07-01 | Texas Instruments Incorporated | High speed, high current gain voltage buffer and method |
-
2007
- 2007-12-18 JP JP2007326329A patent/JP5522818B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-01 US US12/325,273 patent/US7764123B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7764123B2 (en) | 2010-07-27 |
JP2009152680A (ja) | 2009-07-09 |
US20090153249A1 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522818B2 (ja) | 増幅回路 | |
US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
US7579878B2 (en) | High gain, high speed comparator operable at low current | |
US7414474B2 (en) | Operational amplifier | |
US20030179015A1 (en) | Current sense amplifier | |
US20070024367A1 (en) | Operational amplifier and constant-current generation circuit using the same | |
US7755428B2 (en) | Amplifying circuit | |
US8432226B1 (en) | Amplifier circuits and methods for cancelling Miller capacitance | |
JP2008289066A (ja) | 低電圧ボルテージフォロワ回路 | |
JP4658868B2 (ja) | 増幅回路 | |
US8547175B2 (en) | Output circuit | |
JP4549274B2 (ja) | ドライバー出力回路 | |
KR100833186B1 (ko) | 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법 | |
JP3403638B2 (ja) | バッファ装置 | |
US11626841B2 (en) | High quiescent current control | |
JP2001060832A (ja) | 差動増幅器 | |
KR20050073755A (ko) | 차동증폭기 | |
US7193465B2 (en) | Variable gain amplifier capable of functioning at low power supply voltage | |
JP4268890B2 (ja) | 基準電圧発生回路 | |
JP2002185269A (ja) | バッファアンプ | |
JP5762231B2 (ja) | 演算増幅器 | |
JP2001085953A (ja) | バイアス電流制御型増幅回路 | |
US7285990B1 (en) | High-precision buffer circuit | |
JPH10335952A (ja) | バッファアンプ | |
JP2005332364A (ja) | 定電流発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120919 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120924 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121018 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5522818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |