JP5502785B2 - 光受信装置 - Google Patents
光受信装置 Download PDFInfo
- Publication number
- JP5502785B2 JP5502785B2 JP2011044979A JP2011044979A JP5502785B2 JP 5502785 B2 JP5502785 B2 JP 5502785B2 JP 2011044979 A JP2011044979 A JP 2011044979A JP 2011044979 A JP2011044979 A JP 2011044979A JP 5502785 B2 JP5502785 B2 JP 5502785B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- controlled oscillator
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
また、本発明の光受信装置の1構成例において、前記CDR回路は、さらに、前記第1の電圧制御発振器の出力と前記識別回路のクロック入力との間に設けられ、前記第1の電圧制御発振器の出力のタイミングに合うようにクロックの位相を調整することにより、前記LA回路の出力信号とタイミングの合ったクロックを出力する第3の電圧制御発振器を備え、前記第1の電圧制御発振器の出力の代わりに、前記第3の電圧制御発振器の出力クロックを前記再生クロックとして前記識別回路に入力し、前記周波数制御信号を前記第3の電圧制御発振器にも入力することを特徴とするものである。
また、本発明の光受信装置の1構成例において、前記CDR回路は、さらに前記第1の電圧制御発振器の出力と前記第3の電圧制御発振器の入力との間に信号を減衰させるバッファ増幅器または減衰器を備えることを特徴とするものである。
また、本発明の光受信装置の1構成例において、前記乱数発生回路は発振回路である。
また、本発明の光受信装置の1構成例は、前記第1の電圧制御発振器と前記第2の電圧制御発振器とが同一の構成であることを特徴とするものである。
また、本発明の光受信装置の1構成例は、前記第1の電圧制御発振器と前記第2の電圧制御発振器と前記第3の電圧制御発振器のうちいずれか2つ、または全てが同一の構成であることを特徴とするものである。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る光受信装置の構成を示すブロック図である。本実施の形態の光受信装置は、PD−TIA回路5と、LA回路6と、バーストCDR回路2と、制御LSI4とから構成される。PDは受信感度を向上できるアバランシェフォトダイオード(APD)を用いても構わない。制御LSI4は連続信号対応のCDR回路31を有する。制御LSI4に入力された信号は、この連続CDR回路31で再生されたクロックでデータを識別再生した後、制御LSI内で処理する(図示せず)。制御LSI内でCDR―DEMUX機能と次段への低速信号の受け渡しが行われるため、等長化は容易でバッファ消費電力も非常に小さくできる。
ゲーティング回路42は、入力データ17が「0」から「1」に遷移したときに立ち下がり、例えばT/2(Tは入力データ17の周期)後に立ち上がる幅がT/2のエッジパルスを出力する。このようなゲーティング回路42は、1/2ビット遅延回路とNAND回路を用いて実現することができる。
LA回路6は、その増幅率を入力信号の振幅に応じて可変し、一定振幅の信号を出力する。PD−TIA回路5から出力されLA回路6に入力される信号には、図5(A)に示すように、無信号期間であっても一定のノイズが含まれる。したがって、光受信信号32として無信号期間を含むバースト信号が入力された場合、無信号期間におけるLA回路6の出力は、図5(B)に示すように、ノイズを一定振幅まで増幅した信号レベルか、あるいは下限となる増幅率で増幅した信号レベルとなる。
次に、本発明の第2の実施の形態について説明する。図6は本発明の第2の実施の形態に係るバーストCDR回路2の構成の一例を示すブロック図である。本実施の形態のバーストCDR回路2は、遅延回路41と、ゲーティング回路42と、周波数比較器43と、G−VCO44と、サブVCO45と、F/F46と、分周器47と、バッファ増幅器52と、VCO53とから構成される。図2に例示した第1の実施の形態との相違は、G−VCO44の後段にバッファ増幅器52とVCO53を備えたことと、VCO53の出力クロックを再生クロック54として用いることである。光受信装置のその他の構成は、第1の実施の形態と同じである。
次に、本発明の第3の実施の形態について説明する。図9は本発明の第3の実施の形態に係る光受信装置の構成を示すブロック図である。本実施の形態の光受信装置は、PD−TIA回路5と、LA回路6と、バーストCDR回路2と、制御LSI4と、無信号検出回路55と、乱数発生回路56と、切替回路57とから構成される。図1に例示した第1の実施の形態との相違は、PD−TIA回路5の後段に無信号検出回路55を備えることと、乱数発生回路56を備えることと、LA回路6とバーストCDR回路2との間に切替回路57を備えることである。
切替回路57は、乱数発生回路56の出力とLA回路6の出力をLOS信号58に応じて切り替える。
乱数発生回路56は、その動作周波数が入力データレート周波数よりも低速であることが好ましい。乱数発生回路56の出力信号は、出力論理レベルの「0」と「1」の割合が均等でありさえすればよい。乱数発生回路56としては、低速のクロック信号源を用いてもよいし、「0」と「1」の割合が均等な繰り返しパターン信号源(発振回路)を用いてもよい。
無信号検出回路55は、無信号期間になると、一定の遅延時間の後に、この無信号期間を検出し、LOS信号58を「1」とする。2番目のバースト信号が入力されると、LOS信号出力時の遅延時間よりも短い遅延時間でLOS信号58を「0」とし、LOS信号58の出力を停止する。
なお、本実施の形態における無信号検出回路55をTIAあるいはLA回路6と同じチップ上に、乱数発生回路56、切替回路57を、LA回路6あるいはバーストCDR回路2と同じチップ上に集積してもよい。
Claims (8)
- 光信号を電気信号に変換する光電変換手段と、
前記光電変換手段の出力を入力するTIA回路と、
TIA回路の出力信号を増幅し、データ信号期間/無信号期間を問わず信号を出力し続けるLA回路と、
前記LA回路の出力信号からクロックを抽出しデータを再生するCDR回路と、
前記光電変換手段の出力信号、もしくは前記TIA回路の出力信号の無信号期間を検出する無信号検出回路と、
乱数信号を出力する乱数発生回路と、
前記LA回路の出力と前記CDR回路の入力との間に設けられ、前記LA回路の出力と前記乱数発生回路の出力とを切り替えて前記CDR回路に入力する切替回路とを備え、
前記CDR回路は、
前記LA回路の出力信号とタイミングの合った再生クロックを出力する第1の電圧制御発振器と、
前記第1の電圧制御発振器と同一の周波数で発振する第2の電圧制御発振器と、
前記第2の電圧制御発振器の出力と参照クロックとを周波数比較して、前記第1、第2の電圧制御発振器を所望のデータレート周波数で発振させる周波数制御信号を出力する周波数比較器と、
前記LA回路の出力信号の識別再生を前記再生クロックに基づいて行う識別回路とを有し、
前記乱数発生回路が出力する乱数信号のビットレート周波数は、所望のデータレート周波数よりも低く、
前記切替回路は、前記無信号検出回路が無信号期間を検出していないときは前記LA回路の出力を前記CDR回路に入力し、前記無信号検出回路が検出した無信号期間においては前記乱数発生回路から出力される乱数信号を前記CDR回路に入力し、前記CDR回路に前記乱数信号を識別再生させて前記CDR回路の後段の回路に出力させることを特徴とする光受信装置。 - 請求項1に記載の光受信装置において、
前記CDR回路は、
さらに、前記LA回路の出力信号が遷移したときにパルスを出力するゲーティング回路を備え、
前記第1の電圧制御発振器は、このゲーティング回路の出力パルスのタイミングに合うように再生クロックの位相を調整することにより、前記LA回路の出力信号とタイミングの合った再生クロックを出力することを特徴とする光受信装置。 - 請求項1または2に記載の光受信装置において、
前記CDR回路は、
さらに、前記第1の電圧制御発振器の出力と前記識別回路のクロック入力との間に設けられ、前記第1の電圧制御発振器の出力のタイミングに合うようにクロックの位相を調整することにより、前記LA回路の出力信号とタイミングの合ったクロックを出力する第3の電圧制御発振器を備え、
前記第1の電圧制御発振器の出力の代わりに、前記第3の電圧制御発振器の出力クロックを前記再生クロックとして前記識別回路に入力し、
前記周波数制御信号を前記第3の電圧制御発振器にも入力することを特徴とする光受信装置。 - 請求項1乃至3のいずれか1項に記載の光受信装置において、
前記CDR回路は、さらに前記第1の電圧制御発振器の出力と前記第3の電圧制御発振器の入力との間に信号を減衰させるバッファ増幅器または減衰器を備えることを特徴とする光受信装置。 - 請求項1乃至4のいずれか1項に記載の光受信装置において、
前記CDR回路は、さらに、前記第2の電圧制御発振器の出力を1/n(nは2以上の整数)に分周する分周器を備え、
前記周波数比較器は、所望のデータレート周波数の1/nの周波数の前記参照クロックと前記分周器の出力とを比較することを特徴とする光受信装置。 - 請求項1記載の光受信装置において、
前記乱数発生回路は、発振回路であることを特徴とする光受信装置。 - 請求項1に記載の光受信装置において、
前記第1の電圧制御発振器と前記第2の電圧制御発振器とが同一の構成であることを特徴とする光受信装置。 - 請求項3に記載の光受信装置において、
前記第1の電圧制御発振器と前記第2の電圧制御発振器と前記第3の電圧制御発振器のうちいずれか2つ、または全てが同一の構成であることを特徴とする光受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011044979A JP5502785B2 (ja) | 2011-03-02 | 2011-03-02 | 光受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011044979A JP5502785B2 (ja) | 2011-03-02 | 2011-03-02 | 光受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182716A JP2012182716A (ja) | 2012-09-20 |
JP5502785B2 true JP5502785B2 (ja) | 2014-05-28 |
Family
ID=47013522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011044979A Expired - Fee Related JP5502785B2 (ja) | 2011-03-02 | 2011-03-02 | 光受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5502785B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6601484B2 (ja) * | 2015-03-04 | 2019-11-06 | 住友電気工業株式会社 | 光信号中継装置 |
US11038665B2 (en) | 2017-08-02 | 2021-06-15 | Sony Semiconductor Solutions Corporation | Transmission apparatus and communication system |
-
2011
- 2011-03-02 JP JP2011044979A patent/JP5502785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012182716A (ja) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8503891B2 (en) | Multirate burst mode receiver | |
US7239813B2 (en) | Bit synchronization circuit and central terminal for PON systems | |
US6829436B2 (en) | Optical cross-connect device with transparency | |
JP4531090B2 (ja) | ジッタ抑圧回路 | |
US7076177B1 (en) | Bit-rate independent optical receiver and method thereof | |
JP5603441B2 (ja) | 信号多重装置 | |
EP2696519B1 (en) | Optical receiver | |
JP5502785B2 (ja) | 光受信装置 | |
KR101706196B1 (ko) | 위상 동기 성능을 개선한 뱅뱅 위상 검출기 | |
US9002212B2 (en) | Method and apparatus for burst mode clock and data recovery | |
JP2007020008A (ja) | 光信号受信装置 | |
JP2012085229A (ja) | Ponシステムとその局側装置及び光受信器並びに光受信方法 | |
JP5720883B2 (ja) | 光受信器および局舎装置 | |
JP5262779B2 (ja) | クロックデータ再生回路及び再生方法並びにponシステム | |
JP5438055B2 (ja) | Cdr回路 | |
JP5612499B2 (ja) | Cdr回路 | |
JP5633189B2 (ja) | バースト光信号処理装置およびバースト光信号処理方法 | |
JP2009188811A (ja) | Ponシステムの局側装置、受信方法及びクロックデータ再生回路 | |
Nakura et al. | 1.25/10.3 Gbps dual rate algorithm for 10G-EPON burst-mode CDR | |
Zeng et al. | 3.5 Gb/s burst-mode clock phase aligner for gigabit passive optical networks | |
JP2009159114A (ja) | ビット同期回路 | |
KR100334773B1 (ko) | 광전송 시스템에서 다중 전송속도 판별 장치 | |
Zeng et al. | Experimental demonstration of a novel 5/10-Gb/s burst-mode clock and data recovery circuit for gigabit PONs | |
JP5991878B2 (ja) | 受信装置 | |
JP5992799B2 (ja) | 微分手段を用いて送信側情報を取得する受信装置、通信システム、プログラム及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5502785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |