JP5499716B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5499716B2 JP5499716B2 JP2010001350A JP2010001350A JP5499716B2 JP 5499716 B2 JP5499716 B2 JP 5499716B2 JP 2010001350 A JP2010001350 A JP 2010001350A JP 2010001350 A JP2010001350 A JP 2010001350A JP 5499716 B2 JP5499716 B2 JP 5499716B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- semiconductor device
- input terminal
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。まず、実施の形態1にかかる半導体装置のブロック図を示す。図1に示すように、実施の形態1にかかる半導体装置は、半導体パッケージ1に半導体チップ3が搭載される。半導体パッケージ1には、外部端子2が複数も受けられる。そして、半導体チップ3は、外部端子2とワイヤにより接続される。
実施の形態2にかかる半導体装置のブロック図を図6に示す。図6に示すように、実施の形態2にかかる半導体装置は、実施の形態1にかかる半導体装置の一次側コイルL1と直列にコンデンサCが接続される。なお、実施の形態2にかかる半導体装置において実施の形態1と同じ構成要素については実施の形態1と同一の符号を付して説明を省略する。
上記実施の形態では、受信回路4として積分回路を用いる例について説明したが、受信信号V2又は中間信号V3が伝達信号V1の一階微分に比例する場合、当該受信信号V2又は中間信号V3を受信する受信回路4としてヒステリシスコンパレータを用いることも可能である。
2 外部端子
3 半導体チップ
4 受信回路
5 内部回路
6 交流結合素子
7、10、11 トランスコンダクタンス増幅器
8、9 積分回路
9 積分回路
12 ヒステリシスコンパレータ
20、21 MCU
22 センサ
30 負荷
C、Co1、Co2 コンデンサ
L1 一次側コイル
L2 二次側コイル
Claims (8)
- 入力される伝達信号の電流変化に応じて電圧が変化する受信信号を生成する交流結合素子と、
前記伝達信号から前記受信信号への微分階数に応じた数の積分演算を行い、前記受信信号から前記伝達信号を再生する受信回路と、有し、
前記交流結合素子は、
第1の入力端子に一端が接続され、第2の入力端子に他端が接続される一次側コイルと、
前記受信回路に少なくとも一端が接続される二次側コイルと、
前記一次側コイルの前記他端と前記第2の入力端子との間に接続される直流遮断用コンデンサと、有し、
前記受信回路は、前記受信信号に対して一階積分を行った中間信号を生成する第1の積分回路と、前記中間信号に対してさらに一階積分を行って前記伝達信号を再生する第2の積分回路と、を有する半導体装置。 - 前記一次側コイルは、前記他端と前記第2の入力端子との間に終端抵抗が接続される請求項1に記載の半導体装置。
- 前記一次側コイルは、半導体チップの表面に最も近い最上層配線に形成され、前記二次側コイルは、前記最上層配線の下層位置する配線層に形成される請求項1又は2に記載の半導体装置。
- 前記直流遮断用コンデンサは、半導体チップの表面に最も近い最上層配線に形成される配線により形成される第1の電極と第2の電極と、を有し、前記第1の電極と前記第2の電極との間に形成される層間絶縁膜を誘電膜とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記第1の積分回路は、一方の入力端子が前記二次側コイルの前記一端に接続され、他方の入力端子が前記二次側コイルの他端に接続され、前記一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流を出力するトランスコンダクタンス増幅器と、前記トランスコンダクタンス増幅器の出力に一端が接続され、他端が前記二次側コイルの前記他端に接続されるコンデンサとを有する請求項1に記載の半導体装置。
- 前記第2の積分回路は、一方の入力端子が前記第1の積分回路の出力端子に接続され、他方の入力端子が前記二次側コイルの他端に接続され、前記一方の入力端子と前記他方の入力端子との間の電圧差に応じた電流を出力するトランスコンダクタンス増幅器と、前記トランスコンダクタンス増幅器の出力に一端が接続され、他端が前記二次側コイルの前記他端に接続されるコンデンサとを有する請求項1に記載の半導体装置。
- 前記半導体装置は、前記受信回路が再生した前記伝達信号に基づき動作する内部回路を有し、前記内部回路は、前記伝達信号に応じた信号処理を行うマイクロコンピュータ、前記伝達信号に基づき別途設けられるパワートランジスタを駆動するゲートドライバ、又は前記伝達信号を別の回路に伝達するバッファ回路の少なくとも1つを含む請求項1乃至6のいずれか1項に記載の半導体装置。
- 半導体装置間に設けられ、半導体装置間を交流的に結合するトランスフォーマを有し、前記トランスフォーマが、第1の入力端子に一端が接続され、第2の入力端子に他端が接続される一次側コイルと、一方の半導体装置に設けられた受信回路に少なくとも一端が接続される二次側コイルと、前記一次側コイルの前記他端と前記第2の入力端子との間に接続される直流遮断用コンデンサと、有する半導体装置における信号伝達方法であって、
前記トランスフォーマにより送信回路から入力される伝達信号の電流変化に応じて電圧が変化する受信信号を前記受信回路側に生成し、
前記受信回路により前記受信信号に対して一階積分を行った中間信号を生成し、
前記受信回路により前記中間信号に対してさらに一階積分を行って前記伝達信号を再生する半導体装置の信号伝達方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001350A JP5499716B2 (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001350A JP5499716B2 (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142175A JP2011142175A (ja) | 2011-07-21 |
JP5499716B2 true JP5499716B2 (ja) | 2014-05-21 |
Family
ID=44457833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001350A Expired - Fee Related JP5499716B2 (ja) | 2010-01-06 | 2010-01-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5499716B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103368535B (zh) * | 2012-03-30 | 2017-10-31 | 瑞萨电子株式会社 | 接收器和具有该接收器的半导体集成电路 |
EP2645589B1 (en) | 2012-03-30 | 2015-05-27 | Renesas Electronics Corporation | Receiver and semiconductor integrated circuit having the same |
JP5964183B2 (ja) * | 2012-09-05 | 2016-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6266219B2 (ja) | 2013-03-18 | 2018-01-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP7341653B2 (ja) * | 2018-11-22 | 2023-09-11 | キヤノン株式会社 | 受信装置、通信システムおよび受信装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2539301B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
JP3063417B2 (ja) * | 1992-08-17 | 2000-07-12 | 株式会社村田製作所 | 通信回線とデータ端末機との電磁結合装置 |
FR2756953B1 (fr) * | 1996-12-10 | 1999-12-24 | Innovatron Ind Sa | Objet portatif telealimente pour la communication sans contact avec une borne |
JP4124365B2 (ja) * | 2004-08-24 | 2008-07-23 | 学校法人慶應義塾 | 電子回路 |
JP2007036722A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置 |
JP5499425B2 (ja) * | 2007-04-27 | 2014-05-21 | 富士ゼロックス株式会社 | 半導体集積回路装置 |
-
2010
- 2010-01-06 JP JP2010001350A patent/JP5499716B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011142175A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582134B2 (ja) | 受信回路及び信号受信方法 | |
US10187117B2 (en) | Receiving circuit and signal receiving method | |
CN106961272B (zh) | 用于光隔离器仿真的共模瞬态抗扰性电路 | |
JP5499716B2 (ja) | 半導体装置 | |
TWI506951B (zh) | 信號傳達電路 | |
JP5504903B2 (ja) | 受信回路、受信方法及び信号伝達システム | |
US20130285465A1 (en) | Transmitter circuit and semiconductor integrated circuit having the same | |
WO2010087184A1 (ja) | 差動伝送回路及びそれを備えた電子機器 | |
US20070229169A1 (en) | Single supply direct drive amplifier | |
US8774288B2 (en) | Receiver and semiconductor integrated circuit having the same | |
JP2019102822A (ja) | デジタルアイソレータおよび駆動装置 | |
JP5070511B2 (ja) | インダクタ対の磁気結合を利用したシリアルデータ伝送装置 | |
WO2023208252A1 (zh) | 数字隔离器 | |
JP2006324525A (ja) | 信号伝達方法 | |
US20050104649A1 (en) | Semiconductor device | |
CN113380523A (zh) | 具有电隔离的电路组件 | |
US20130229165A1 (en) | Ac coupled single-ended lvds receiving circuit comprising low-pass filter and voltage regulator | |
JP2014238369A (ja) | マルチセンサおよびセンシングシステム | |
JP5181300B2 (ja) | 非接触通信システム | |
US20230387826A1 (en) | Ac-voltage sensor circuit, inverter circuit, and power supply circuit | |
US20240170476A1 (en) | Integrated circuit providing galvanic isolation and device including the same | |
WO2021106382A1 (ja) | ドライバ回路 | |
WO2007091307A1 (ja) | 差動信号伝送装置、差動信号送信装置、差動信号受信装置 | |
JP2005217840A (ja) | 出力ドライバ回路 | |
JPWO2019049320A1 (ja) | 信号出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5499716 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |