JP5498100B2 - インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム - Google Patents
インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム Download PDFInfo
- Publication number
- JP5498100B2 JP5498100B2 JP2009199924A JP2009199924A JP5498100B2 JP 5498100 B2 JP5498100 B2 JP 5498100B2 JP 2009199924 A JP2009199924 A JP 2009199924A JP 2009199924 A JP2009199924 A JP 2009199924A JP 5498100 B2 JP5498100 B2 JP 5498100B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- information
- control
- output
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012937 correction Methods 0.000 claims description 103
- 238000001514 detection method Methods 0.000 claims description 28
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 26
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 description 81
- 230000008859 change Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 21
- 230000001360 synchronised effect Effects 0.000 description 21
- 230000007423 decrease Effects 0.000 description 19
- 230000004044 response Effects 0.000 description 15
- 238000004088 simulation Methods 0.000 description 14
- 230000004043 responsiveness Effects 0.000 description 11
- 238000013459 approach Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
相補正値算出部162は、有効電力算出部161によって算出されたインバータ回路120の出力有効電力Pと目標有効電力P0との偏差ΔPに基づいて、電圧位相補正値θを算
出する。指令値信号生成部163は、検出された系統電圧信号の位相ωt、目標振幅V、および電圧位相補正値θから指令値信号V0=Vsin(ωt−θ)を生成する。PWM
信号生成部164は、指令値信号V0とキャリア信号(三角波信号)とから、三角波比較
方式でPWM信号を生成しインバータ回路120に出力する。
連系インバータシステム100は、同期発電機と比べて応答性がよいので、負荷変動による出力有効電力Pの変化が早い。したがって、負荷変動により上昇した出力有効電力Pが目標有効電力P0に戻る前に負荷変動が生じて出力有効電力Pがさらに上昇すると、過剰
出力となって系統連系インバータシステム100が系統150から解列する可能性がある。系統150の安定化維持のためには、このような不要の解列は望ましくない。
し、0秒時、10秒時、20秒時に負荷を追加し(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。系統連系インバータシステム100の出力有効電力Pは、負荷追加時に上昇し、目標有効電力P0に制御される前に更に負荷が追加されることにより、目標有効電力P0を大幅に上回っている。なお、追加された負荷に対して系統連系インバータシステム100が有効電力を供給し続けるので、同期発電機の出力有効電力は、負荷追加のとき一瞬上昇するがすぐ元に戻っている。
時、10秒時、20秒時に負荷(無効電力を要求する負荷)を追加(同図において、タイミングを実線矢印で図示)、35秒時にこれらの負荷を離脱(同図において、タイミングを破線矢印で図示)させた。負荷追加により同期発電機の出力無効電力が大きく変化し、必要な無効電力の大部分を同期発電機が供給している。しかし、系統連系インバータシステム100の出力無効電力も、負荷追加により変化して、目標無効電力から外れている。
A1 直流電源
A2 インバータ回路
A3 フィルタ回路
A4 変圧回路
A5,A5’,A5”,A5”’ インバータ制御回路
11 有効電力算出部(入力手段)
12、13 ゲイン算出部(重み付け値算出手段)
21 周波数検出部(位相情報検出手段)
22 PI制御部(第1の制御手段、補正値出力手段)
23 乗算部(第1の制御手段)
24 目標周波数算出部
31 電圧情報検出部(振幅情報検出手段)
32 PI制御部(第2の制御手段)
33 目標振幅算出部
41 指令値信号生成部
42 PWM信号生成部
51 無効電力算出部
52 ゲイン算出部(重み付け値算出手段)
53 PI制御部(第3の制御手段)
61 ゲイン算出部(重み付け値算出手段)
62 PI制御部(第3の制御手段)
A6 直流電圧センサ
A7 電流センサ
A8 系統電圧センサ
B 小規模電力系統
Claims (11)
- 直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御回路であって、
検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、
前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、
前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、
前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、
前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段と、
を備えていることを特徴とするインバータ制御回路。 - 前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の位相に関する情報を検出する位相情報検出手段と、
前記電気的情報に基づいて、前記インバータ回路から出力される交流信号の振幅に関する情報を検出する振幅情報検出手段と、を更に備え、
前記第1の制御手段は、前記出力すべき交流信号の位相を補正するための位相補正値を、前記第1の補正値として算出し、
前記第2の制御手段は、前記出力すべき交流信号の振幅を補正するための振幅補正値を、前記第2の補正値として算出し、
前記指令値信号生成手段は、前記位相に関する情報に前記位相補正値を加算した値と、前記振幅に関する情報に前記振幅補正値を加算した値とに基づいて、指令値信号を生成する、
請求項1に記載のインバータ制御回路。 - 前記第1の制御手段は、
前記検出手段により検出される前記インバータ回路の入力電圧の当該入力電圧に対する目標値からの入力電圧偏差量を算出する偏差量算出手段と、
前記入力電圧偏差量に基づいて、第3の補正値を出力する補正値出力手段と、
前記補正値出力手段により出力される第3の補正値に前記第1の重み付け値を乗算して、前記位相補正値を算出する乗算手段と、
を備えている、
請求項2に記載のインバータ制御回路。 - 前記負荷は三相電力系統であり、
前記振幅情報検出手段により検出される前記振幅に関する情報は、三相二相変換におけるdq座標上の振幅に関する情報であり、
前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上の振幅に関する情報に対する補正値である、
請求項3に記載のインバータ制御回路。 - 前記重み付け参照値は、前記インバータ回路の出力有効電力に対する目標値からの偏差量の絶対値であり、
前記位相情報検出手段により検出される前記位相に関する情報は、前記インバータ回路から出力される交流信号の周波数であり、
前記第1の制御手段により算出される前記位相補正値は、前記出力すべき交流信号の周波数の補正値であり、
前記振幅情報検出手段により検出される前記dq座標上の振幅に関する情報は、d軸成分とq軸成分に分解した情報のうちのq軸成分の情報であり、
前記第2の制御手段により算出される前記振幅補正値は、前記dq座標上のq軸成分の補正値である、
請求項4に記載のインバータ制御回路。 - 前記重み付け値算出手段は、前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。 - 前記重み付け値算出手段は、前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記第3の重み付け値に基づいて、前記dq座標上のd軸成分の補正値を算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。 - 前記重み付け値算出手段は、
前記インバータ回路の出力無効電力に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第3の重み付け値を算出し、
前記インバータ回路の出力電圧に対する目標値からの偏差量の絶対値に基づいて、当該絶対値が増加するのに応じて増加する第4の重み付け値を算出し、
前記第3の重み付け値に基づく補正値と前記第4の重み付け値に基づく補正値とを加算して、前記dq座標上のd軸成分の補正値として算出する第3の制御手段をさらに備え、
前記振幅情報検出手段は、前記dq座標上の振幅に関する情報をd軸成分とq軸成分に分解した情報のうちのd軸成分の情報も検出し、
前記指令値信号生成手段は、前記振幅情報検出手段により検出されるd軸成分の情報に前記第3の制御手段により算出される前記d軸成分の補正値を加算した値も入力される、請求項5に記載のインバータ制御回路。 - 直流電源と、前記インバータ回路と、請求項1ないし8のいずれかに記載のインバータ制御回路とを備えている系統連系インバータシステム。
- コンピュータを、
直流電力を交流電力に変換して負荷に出力するインバータ回路をPWM制御するためのインバータ制御手段として機能させるためのプログラムであって、
前記コンピュータを、
検出手段により検出される前記インバータ回路の入出力に関する電気的情報または当該電気的情報から算出される情報のいずれかである第1の状態変数情報を入力する入力手段と、
前記第1の状態変数情報に対する目標値からの偏差量または前記第1の状態変数情報またはこれらの絶対値である重み付け参照値が所定値より大きい場合に、第1の重み付け値が第2の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出し、前記重み付け参照値が前記所定値より小さい場合に、前記第2の重み付け値が前記第1の重み付け値より大きい値となるように当該第1の重み付け値および第2の重み付け値を算出する重み付け値算出手段と、
前記電気的情報または当該電気的情報から算出される情報のいずれかである第2の状態変数情報を制御するための第1の補正値を、前記第1の重み付け値に基づいて算出する第1の制御手段と、
前記第2の状態変数情報を制御するための第2の補正値を、前記第2の重み付け値に基づいて算出する、前記第1の制御手段より制御の速応性の低い第2の制御手段と、
前記第1の補正値と第2の補正値とに基づいて前記インバータ回路から前記負荷に出力すべき交流信号の指令値信号を生成する指令値信号生成手段と、
前記指令値信号に基づいて前記インバータ回路をPWM制御するためのPWM信号を生成するPWM信号生成手段と
して機能させるためのプログラム。 - 請求項10に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199924A JP5498100B2 (ja) | 2009-08-31 | 2009-08-31 | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199924A JP5498100B2 (ja) | 2009-08-31 | 2009-08-31 | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011055591A JP2011055591A (ja) | 2011-03-17 |
JP2011055591A5 JP2011055591A5 (ja) | 2012-09-06 |
JP5498100B2 true JP5498100B2 (ja) | 2014-05-21 |
Family
ID=43944023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199924A Active JP5498100B2 (ja) | 2009-08-31 | 2009-08-31 | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5498100B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6189188B2 (ja) * | 2013-11-20 | 2017-08-30 | 株式会社ダイヘン | インバータ回路を制御する制御回路、当該制御回路を備えたインバータ装置、当該インバータ装置を備えた電力システム、および、制御方法 |
KR101675203B1 (ko) * | 2014-12-10 | 2016-11-10 | 한양대학교 산학협력단 | 위상각을 제어입력으로 사용하는 정지형 무효전력 보상장치의 제어장치 및 제어방법 |
JP7211121B2 (ja) | 2019-01-31 | 2023-01-24 | 東京電力ホールディングス株式会社 | 電力変換器、及び制御方法 |
JP7351620B2 (ja) * | 2019-02-01 | 2023-09-27 | 三菱重工エンジン&ターボチャージャ株式会社 | 複数発電電源システムにおける指令生成装置および指令生成方法 |
CN110045595B (zh) * | 2019-04-16 | 2022-05-20 | 南京智真电子科技股份有限公司 | 稳台尖峰自抑制控制方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0553668A (ja) * | 1991-08-21 | 1993-03-05 | Hitachi Ltd | 無効電力補償装置 |
JP4056852B2 (ja) * | 2002-10-31 | 2008-03-05 | 株式会社日立製作所 | 電力変換装置 |
JP2005341680A (ja) * | 2004-05-25 | 2005-12-08 | Canon Inc | 電力制御装置及び電力制御方法 |
JP4846450B2 (ja) * | 2006-05-23 | 2011-12-28 | 三菱電機株式会社 | インバータ電源制御装置 |
-
2009
- 2009-08-31 JP JP2009199924A patent/JP5498100B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011055591A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Fang et al. | Stability improvement for three-phase grid-connected converters through impedance reshaping in quadrature-axis | |
Mahlooji et al. | A review on modeling and control of grid-connected photovoltaic inverters with LCL filter | |
US9166500B2 (en) | Power decoupling controller and method for power conversion system | |
CN109217335B (zh) | 一种海上风电vsc-hvdc输出***的交流电力***低频振荡阻尼控制方法 | |
Guerrero et al. | Output impedance design of parallel-connected UPS inverters with wireless load-sharing control | |
Kurohane et al. | Control strategy for a distributed DC power system with renewable energy | |
JP5226540B2 (ja) | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム | |
CN109617082B (zh) | 一种抑制微电网电压频率越限的暂态稳定控制方法 | |
JP5498100B2 (ja) | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム | |
Bayhan et al. | A simple control technique for distributed generations in grid-connected and islanded modes | |
JP2016185018A (ja) | 系統電圧抑制制御装置及び系統電圧抑制制御方法 | |
Singh et al. | Multifunctional control for PV-integrated battery energy storage system with improved power quality | |
Thakur et al. | Control of a PMSG wind-turbine under asymmetrical voltage sags using sliding mode approach | |
Bouzid et al. | Structured H∞ design method of PI controller for grid feeding connected voltage source inverter | |
Ebad et al. | Improved design and control of proportional resonant controller for three-phase voltage source inverter | |
JP2011055591A5 (ja) | ||
Mahmoud et al. | Fault‐tolerant modular multilevel converter for a seamless transition between stand‐alone and grid‐connected microgrid | |
JP5776308B2 (ja) | 系統連系電力変換装置 | |
Gupta et al. | AES-FLL control of RES powered microgrid for power quality improvement with synchronization control | |
Liu et al. | Passive islanding detection method for grid-connected inverters based on closed-loop frequency control | |
Kamel et al. | Sliding mode control of grid‐connected wind energy system driven by 2 five‐phase permanent magnet synchronous generators controlled by a new fifteen‐switch converter | |
Lim et al. | PR based output voltage regulation for harmonic compensation under islanded mode of microgrid with magnitude restoration | |
Ram et al. | Enhancement of power quality using U-SOGI based control algorithm for DSTATCOM | |
Anurag et al. | Control of grid connected inverter system for sinusoidal current injection with improved performance | |
Li et al. | An improved dual-loop feedforward control method for the enhancing stability of grid-connected PV and energy storage system under weak grids |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5498100 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |