KR20210062249A - 온도 감지 회로를 포함하는 반도체 장치 - Google Patents

온도 감지 회로를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20210062249A
KR20210062249A KR1020190150219A KR20190150219A KR20210062249A KR 20210062249 A KR20210062249 A KR 20210062249A KR 1020190150219 A KR1020190150219 A KR 1020190150219A KR 20190150219 A KR20190150219 A KR 20190150219A KR 20210062249 A KR20210062249 A KR 20210062249A
Authority
KR
South Korea
Prior art keywords
signal
temperature
temperature sensing
response
resistor
Prior art date
Application number
KR1020190150219A
Other languages
English (en)
Inventor
김다후
이종천
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190150219A priority Critical patent/KR20210062249A/ko
Priority to US16/921,462 priority patent/US11860045B2/en
Priority to CN202011108724.XA priority patent/CN112825258A/zh
Publication of KR20210062249A publication Critical patent/KR20210062249A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/02—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using thermoelectric elements, e.g. thermocouples
    • G01K7/021—Particular circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/026—Means for indicating or recording specially adapted for thermometers arrangements for monitoring a plurality of temperatures, e.g. by multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/0003—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter
    • G01J5/0007—Radiation pyrometry, e.g. infrared or optical thermometry for sensing the radiant heat transfer of samples, e.g. emittance meter of wafers or semiconductor substrates, e.g. using Rapid Thermal Processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/005—Circuits arrangements for indicating a predetermined temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
    • G01K7/20—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer in a specially-adapted circuit, e.g. bridge circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로서, 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 복수의 제어 신호들을 생성하는 제어 신호 생성 회로, 및 온도에 따라 저항 값이 변하는 제1 저항을 포함하고, 상기 복수의 제어 신호들에 각각 응답해 상기 저항 값을 바탕으로 온도 감지 신호를 생성하는 복수의 온도 감지 회로들을 제공한다.

Description

온도 감지 회로를 포함하는 반도체 장치{SEMICONDUCTOR DEVICE INCLUDING TEMPERATURE SENSING CIRCUIT}
본 발명은 온도 감지 회로를 갖는 반도체 장치에 관한 것으로서, 더욱 상세하게는 간단한 구조의 온도 감지 회로를 이용하여 복수 영역들의 온도를 효과적으로 감지할 수 있는 반도체 장치 및 그의 동작 방법에 관한 것이다.
CPU, 메모리, 게이트 어레이, 등과 같이 집적회로 칩으로 구현되는 다양한 반도체 장치들은 소비자용 또는 산업용 여러 전자 장치들, 예를 들면, 컴퓨터, 휴대폰, PDA(portable digital assistant), 디지털 카메라, 게임기, 서버, 및 워크스테이션, 등에 적용되어 사용되고 있다. 이러한 반도체 장치들 중 하나인 메모리는 SRAM(Static RAM), DRAM(Dynamic RAM), 등과 같은 휘발성 메모리 장치와 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), FRAM(Ferroelectric RAM), PRAM(Phase-change RAM), MRAM(Magnetoresistive RAM), RRAM(Resistive RAM), 플래시 메모리, 등과 같은 비휘발성 메모리 장치로 구분될 수 있다.
휘발성 메모리 장치인 DRAM은 전원 공급이 차단되면 메모리 셀에 저장된 데이터가 소실된다. 메모리 셀에 저장된 데이터를 계속적으로 보존하기 위해, DRAM은 주기적으로 리프레시(refresh) 동작을 수행하며, 이로 인한 전력 소모가 발생한다. 이때, DRAM 메모리 셀의 데이터 보유 시간은 온도에 따라 달라지므로, 적절한 주기로 리프레시 동작을 수행해서 DRAM의 전력 소모를 줄이기 위해, DRAM의 온도 변화를 정확히 측정하는 것이 요구된다.
특히, DRAM 공정이 미세화되고 GDDR6(Graphics Double Data Rate 6)와 같이 고속 동작을 요구하는 그래픽 DRAM의 경우, 온도의 변화가 DRAM의 특성 및 성능에도 크게 영향을 끼칠 수 있다. 이로 인해, 테스트 단계에서 DRAM의 영역별 온도를 모니터링하고, 동작시에는 DRAM의 온도 변화와 온도-성능 관계를 분석하는 것이 필요하게 된다.
기존에는 메모리 장치의 특정 영역에 온도 정보 출력 장치, 예를 들면, ODTS(On Die Thermal Sensor)를 배치해 내부 온도를 측정하고 있다. 하지만, 이러한 온도 정보 출력 장치가 차지하는 면적이 상대적으로 크기 때문에, 메모리 장치의 제한된 영역 내에 적용하는 것이 쉽지 않다. 더구나, 메모리 장치 내부의 온도 분포를 상세하게 분석하기 위해서는 복수의 세부 영역들의 온도를 측정하는 것이 요구된다. 따라서, 온도를 모니터링하는 회로의 크기를 최소화하고, 메모리 장치 내부의 온도 분포를 상세하게 분석하기 위한 기술이 개발되고 있다.
본 발명은 온도 감지 회로의 구조를 최소화하여, 반도체 장치의 복수의 영역들에서 온도를 측정하고 세부 영역별 온도를 분석할 수 있는 반도체 장치 및 그의 동작 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 장치는, 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 복수의 제어 신호들을 생성하는 제어 신호 생성 회로; 및 온도에 따라 저항 값이 변하는 제1 저항을 포함하고, 상기 복수의 제어 신호들에 각각 응답해 상기 저항 값을 바탕으로 온도 감지 신호를 생성하는 복수의 온도 감지 회로들을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치는, 테스트 모드 시, 복수의 제어 신호들을 순차적으로 생성하는 제어 신호 생성 회로; 및 상기 복수의 제어 신호들에 각각 응답해 온도에 따라 저항 값이 다른 제1 및 제2 저항들을 바탕으로 온도 감지 신호를 생성하는 복수의 온도 감지 회로들을 포함하고, 상기 복수의 온도 감지 회로들 각각은 선택 신호에 응답해 상기 제1 및 제2 저항들을 바탕으로 각각 제1 및 제2 온도 감지 신호들을 순차적으로 생성하는 온도 감지부; 및 상기 복수의 제어 신호들 중 대응하는 제어 신호에 응답해 상기 제1 및 제2 온도 감지 신호들을 출력하는 출력부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 복수의 제어 신호들을 순차적으로 생성하는 단계; 상기 복수의 제어 신호들을 생성할 때마다, 선택 신호를 순차적으로 로직 하이 레벨 및 로직 로우 레벨로 생성하는 단계; 상기 선택 신호에 응답해 온도에 따라 저항 값이 변하는 제1 저항 및 상기 온도에 따라 저항 값이 일정한 제2 저항을 바탕으로 각각 제1 및 제2 온도 감지 신호들을 생성하는 단계; 및 상기 제1 및 제2 온도 감지 신호들을 비교해서 온도를 측정하는 단계를 포함할 수 있다.
본 기술은 온도 감지 회로의 구조를 반도체 장치의 제한된 영역 내에 적용 가능한 범위로 최소화할 수 있다. 즉, 온도에 따라 저항 값이 변하는 저항을 이용해 온도 감지 회로를 구성하고, 반도체 장치의 복수의 영역들에 배치하여 각 영역별 온도를 측정할 수 있다. 따라서, 반도체 장치의 세부 영역별 측정된 온도를 바탕으로 온도에 의한 동작 불량 및 온도 특성을 분석할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 나타내는 도면.
도 2는 본 발명의 실시예에 따른 도 1의 제어 신호 생성 회로를 나타내는 도면.
도 3은 본 발명의 실시예에 따른 도 1의 복수의 온도 감지 회로들을 나타내는 도면.
도 4a 및 도 4b는 본 발명의 실시예에 따른 도 3의 온도 감지 회로의 동작을 설명하는 도면.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 나타내는 도면이다.
도 1을 참조하면, 복수의 메모리 셀들을 포함하는 메모리 장치(100), 즉, DRAM을 일례로 도시하고 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
메모리 장치(100)는 복수의 메모리 셀들을 포함하는 메모리 뱅크들(BANK, 110) 및 메모리 뱅크들(110) 각각에 대응하는 로우 디코더(RD, 120) 및 컬럼 디코더(CD, 130)를 포함할 수 있다. 도 1에서는 메모리 장치(100)가 4 개의 메모리 뱅크들(110) 및 그에 대응하는 구성들을 포함하는 것을 일례로 도시하였지만, 본 발명이 이에 한정되는 것은 아니다. 또한, 설명의 편의를 위해, 도 1에서 같은 명칭을 갖는 동일한 구성들 중에 하나의 구성만 대표적으로 참조 번호로 표기해서 나타내고 있다.
도 1에 상세히 도시되어 있지는 않으나, 메모리 장치(100)는 크게 메모리 영역, 주변 회로 영역, 및 패드 영역으로 구분될 수 있다. 메모리 장치(100)의 메모리 영역은 데이터를 저장하기 위한 메모리 셀들, 즉, 메모리 뱅크들(110)을 포함할 수 있다. 경우에 따라서는 다르게 분류될 수 있으나, 로우 디코더(120) 및 컬럼 디코더(130) 역시 메모리 영역에 포함될 수 있다.
메모리 장치(100)의 주변 회로 영역은 메모리 장치(100)의 동작에 필요한 다양한 회로들, 예를 들면, 입출력 버퍼, DLL 회로, 파워 제너레이터, 등을 포함할 수 있다. 본 발명의 실시예에 따르면, 메모리 장치(100)는 주변 회로 영역에 제어 신호 생성 회로(CTRL, 140) 및 복수의 온도 감지 회로들(SENSOR, 150)을 포함할 수 있다.
테스트 모드 시, 제어 신호 생성 회로(140)는 복수의 제어 신호들을 순차적으로 생성할 수 있다. 제어 신호 생성 회로(140)에 의해 생성되는 복수의 제어 신호들에 각각 응답해, 복수의 온도 감지 회로들(150)은 온도 감지 신호를 순차적으로 생성할 수 있다. 제어 신호 생성 회로(140) 및 복수의 온도 감지 회로들(150)은 각각 도 2 및 도 3을 통해 보다 더 구체적으로 설명하고자 한다.
메모리 장치(100)는 패드 영역에 복수의 입출력 패드들을 포함할 수 있다. 테스트 모드 시, 메모리 장치(100)는 복수의 입출력 패드들을 통해 테스트 신호들(TCLK, TM, SEL, 및 TS)을 입출력할 수 있다. 그 중에서도, 테스트 클럭 신호(TCLK), 테스트 모드 신호(TM), 및 선택 신호(SEL)는 테스트 모드 시 외부 테스트 장비로부터 메모리 장치(100)로 입력될 수 있다. 메모리 장치(100)는 테스트 클럭 신호(TCLK), 테스트 모드 신호(TM), 및 선택 신호(SEL)에 따라 테스트 동작을 수행하고 온도 감지 신호(TS)를 테스트 장비로 출력할 수 있다.
도 2는 본 발명의 실시예에 따른 도 1의 제어 신호 생성 회로를 나타내는 도면이다.
도 2를 참조하면, 제어 신호 생성 회로(140)는 복수의 온도 감지 회로들(150)에 대응하여 직렬 연결된 복수의 D 플립플롭들(140_1 내지 140_N)을 포함할 수 있다. 복수의 D 플립플롭들(140_1 내지 140_N)은 테스트 클럭 신호(TCLK)에 응답해 앞에 단의 출력 신호를 뒤의 단의 입력 신호로 전달할 수 있다.
이때, 테스트 모드 신호(TM)는 테스트 모드 시 활성화되는 신호일 수 있다. 테스트 모드 신호(TM)가 활성화되면, 테스트 클럭 신호(TCLK)의 첫 번째 토글링에 응답해, 제1 D 플립플롭(140_1)은 테스트 모드 신호(TM)를 시프팅해서 출력 신호, 즉, 제1 제어 신호(CON1)를 활성화할 수 있다. 제1 D 플립플롭(140_1)의 출력 신호가 활성화되면, 테스트 클럭 신호(TCLK)의 두 번째 토글링에 응답해, 제2 D 플립플롭(140_2)은 제1 D 플립플롭(140_1)의 출력 신호를 시프팅해서 출력 신호, 즉, 제2 제어 신호(CON2)를 활성화할 수 있다. 이와 같은 방식으로 테스트 클럭 신호(TCLK)의 N 번째 토글링에 응답해, 제N D 플립플롭(140_N)은 앞에 단의 출력 신호를 시프팅해서 제N 제어 신호(CONN)를 활성화할 수 있다.
제어 신호 생성 회로(140)는 테스트 클럭 신호(TCLK)에 응답해, 테스트 모드 신호(TM)를 시프팅해서 복수의 제어 신호들(CON1 내지 CONN)을 생성할 수 있다. 즉, 테스트 모드 시, 제어 신호 생성 회로(140)는 테스트 클럭 신호(TCLK)가 토글링할 때마다 복수의 제어 신호들(CON1 내지 CONN)을 순차적으로 생성할 수 있다.
도 3은 본 발명의 실시예에 따른 도 1의 복수의 온도 감지 회로들을 나타내는 도면이다.
도 3을 참조하면, 메모리 장치(100)가 N 개의 온도 감지 회로들(150_1 내지 150_N)을 포함하는 것을 일례로 도시하고 있다. N 개의 온도 감지 회로들(150_1 내지 150_N)은 도 2의 N 개의 D 플립플롭들(140_1 내지 140_N)에 각각 대응할 수 있다.
제1 내지 제N 온도 감지 회로들(150_1 내지 150_N)은 동일한 구성을 포함할 수 있다. 따라서, 제1 온도 감지 회로(150-1)를 일례로 그 구성을 설명하고자 한다. 제1 온도 감지 회로(150_1)는 온도 감지부(150_1a) 및 출력부(150_1b)를 포함할 수 있다.
온도 감지부(150_1a)는 제1 저항(R1), 제2 저항(R2), 및 선택부(MUX1)를 포함할 수 있다. 제1 저항(R1)은 온도에 따라 저항 값이 변하는 써미스터(thermistor)를 포함할 수 있다. 반면, 제2 저항(R2)은 온도 변화에 일정한 저항 값을 가지며, 제1 저항(R1)과 병렬로 연결될 수 있다. 본 발명의 실시예에 따르면, 제1 저항(R1)은 온도가 증가할수록 저항 값이 작아지는 네거티브 온도 계수(Negative Temperature Coefficient: NCT) 특성을 갖는 NCT 써미스터를 포함할 수 있다.
선택부(MUX1)는 멀티플렉서(multiplexer)를 포함할 수 있다. 선택부(MUX1)는 선택 신호(SEL)에 응답해 제1 저항(R1) 및 제2 저항(R2) 중 하나를 선택할 수 있다. 예를 들어, 선택 신호(SEL)가 로직 하이 레벨을 가지면, 선택부(MUX1)는 제1 저항(R1)을 선택할 수 있다. 선택 신호(SEL)가 로직 로우 레벨을 가지면, 선택부(MUX1)는 제2 저항(R2)을 선택할 수 있다.
따라서, 선택 신호(SEL)가 로직 하이 및 로직 로우 레벨로 순차적으로 생성되면, 선택부(MUX1)는 제1 저항(R1) 및 제2 저항(R2)을 순차적으로 선택할 수 있다. 온도 감지부(150_1a)는 제1 저항(R1)을 기준으로 하는 제1 온도 감지 신호(TS1) 및 제2 저항(R2)을 기준으로 하는 제2 온도 감지 신호(TS2)를 순차적으로 생성할 수 있다.
출력부(150_1b)는 제1 제어 신호(CON1)에 응답해 온도 감지부(150_1a)를 출력단으로 연결할 수 있다. 즉, 제1 제어 신호(CON1)가 활성화될 때, 출력부(150_1b)는 제1 온도 감지 신호(TS1) 및 제2 온도 감지 신호(TS2)를 출력해서, 온도 감지 신호(TS)를 출력하는 입출력 패드로 전달할 수 있다. 출력부(150_1b)는 인버터(INV1) 및 전송 게이트(TG1)를 포함할 수 있다.
제1 내지 제N 온도 감지 회로들(150_1 내지 150_N)은 복수의 제어 신호들(CON1 내지 CONN) 중 대응하는 제어 신호가 활성화되면, 온도에 따라 저항 값이 서로 다른 저항들을 바탕으로 온도 감지 신호를 생성할 수 있다. 이때, 복수의 제어 신호들(CON1 내지 CONN)은 순차적으로 생성될 수 있다. 또한, 복수의 제어 신호들(CON1 내지 CONN)이 생성될 때마다, 선택 신호(SEL)가 로직 하이 및 로직 로우 레벨로 순차적으로 생성될 수 있다.
따라서, 제1 제어 신호(CON1)가 처음 활성화되면, 온도 감지부(150_1a)가 출력부(150_1b)에 의해 온도 감지 신호(TS)의 입출력 패드로 연결될 수 있다. 이어서, 선택 신호(SEL)가 로직 하이 및 로직 로우 레벨로 순차적으로 생성되면, 온도 감지부(150_1a)는 제1 저항(R1) 및 제2 저항(R2)의 저항 값을 바탕으로 제1 온도 감지 신호(TS1) 및 제2 온도 감지 신호(TS2)를 순차적으로 생성할 수 있다. 따라서, 제1 온도 감지 회로(150_1)가 제1 온도 감지 신호(TS1) 및 제2 온도 감지 신호(TS2)를 온도 감지 신호(TS)의 입출력 패드로 순차적으로 출력할 수 있다.
제2 제어 신호(CON2)가 제1 제어 신호(CON1) 다음에 활성화되면, 마찬가지로 제2 온도 감지 회로(150_2)가 제1 및 제2 온도 감지 신호들을 온도 감지 신호(TS)의 입출력 패드로 순차적으로 출력할 수 있다. 제1 내지 제N 온도 감지 회로들(150_1 내지 150_N)은 순차적으로 제1 및 제2 온도 감지 신호들을 생성하므로, 최종적으로 제N 제어 신호(CONN)가 활성화될 때, 제N 온도 감지 회로(150_N)가 제1 및 제2 온도 감지 신호들을 온도 감지 신호(TS)의 입출력 패드로 순차적으로 출력할 수 있다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 도 3의 온도 감지 회로의 동작을 설명하는 도면이다. 도 4a 및 도 4b는 제1 온도 감지 회로(150_1)를 일례로 도시하고 있다.
도 4a를 참조하면, 제1 제어 신호(CON1)가 활성화되고 선택 신호(SEL)가 로직 하이 레벨을 가지면, 제1 저항(R1)부터 온도 감지 신호(TS)의 입출력 패드까지 제1 경로가 형성될 수 있다. 제1 온도 감지 회로(150_1)는 제1 경로를 통해 제1 온도 감지 신호(TS1)를 출력할 수 있다.
테스트 장비를 이용해서, 입출력 패드를 통해 출력되는 제1 온도 감지 신호(TS1)를 바탕으로 제1 경로의 전압 및 전류를 측정할 수 있다. 측정된 전압 및 전류를 바탕으로 제1 경로의 저항 값 역시 확인할 수 있다.
도 4b를 참조하면, 제1 제어 신호(CON1)가 활성화되고 선택 신호(SEL)가 로직 로우 레벨을 가지면, 제2 저항(R2)부터 온도 감지 신호(TS)의 입출력 패드까지 제2 경로가 형성될 수 있다. 제1 온도 감지 회로(150_1)는 제2 경로를 통해 제2 온도 감지 신호(TS2)를 출력할 수 있다.
마찬가지로 테스트 장비를 이용해서, 입출력 패드를 통해 출력되는 제2 온도 감지 신호(TS2)를 바탕으로 제2 경로의 전압 및 전류를 측정할 수 있다. 측정된 전압 및 전류를 바탕으로 제2 경로의 저항 값 역시 확인할 수 있다.
이와 같이 확인된 제1 경로 및 제2 경로의 저항 값을 바탕으로 제1 저항(R1)의 저항 값을 확인할 수 있다. 제1 저항(R1)은 상대적으로 큰 저항 값을 가질 수 있다. 이에 반해, 제2 저항(R2)은 제1 저항(R1)의 길이에 해당하는 도선 저항을 포함할 수 있다. 따라서, 제1 경로 및 제2 경로의 저항 값의 차이로 제1 저항(R1)의 저항 값을 확인할 수 있다.
앞서 설명한 것과 같이 제1 저항(R1)은 써미스터를 포함할 수 있다. 써미스터는 저항 본체부와 회로에 레이 아웃하기 위한 저항 컨택부를 포함할 수 있다. 써미스터의 저항 본체부와 저항 컨택부는 모두 온도에 비례 또는 반비례하는 저항 값을 가질 수 있다. 즉, 써미스터의 저항 값은 온도 변수를 포함하는 계산식으로 나타낼 수 있다. 따라서, 확인된 제1 저항(R1)의 저항 값을 이용해서, 제1 저항(R1) 온도를 확인할 수 있다.
본 발명의 실시예에 따르면, 테스트 모드 시 테스트 모드 신호(TM)가 활성화될 수 있다. 제어 신호 생성 회로(140)는 테스트 클럭 신호(TCLK)에 응답해 테스트 모드 신호(TM)를 시프팅해서 복수의 제어 신호들(CON1 내지 CONN)을 순차적으로 생성할 수 있다. 비록, 도 1에서는 메모리 장치(100)가 입출력 패드를 통해 선택 신호(SEL)를 수신하는 것으로 도시하였지만, 제어 신호 생성 회로(140)가 테스트 클럭 신호(TLCK)를 바탕으로 선택 신호(SEL)를 생성할 수 있다. 테스트 클럭 신호(TLCK)에 응답해 복수의 제어 신호들(CON1 내지 CONN)을 생성할 때마다, 제어 신호 생성 회로(140)는 선택 신호를 순차적으로 로직 하이 및 로직 로우 레벨로 생성할 수 있다.
선택 신호(SEL)에 응답해, 제1 온도 감지 회로(150_1)는 온도에 따라 저항 값이 변하는 제1 저항(R1) 및 온도에 따라 저항 값이 일정한 제2 저항(R2)을 바탕으로 각각 제1 및 제2 온도 감지 신호들(TS1 및 TS2)을 생성할 수 있다. 제1 온도 감지 회로(150_1)는 제1 제어 신호(CON1)에 응답해, 제1 및 제2 온도 감지 신호들(TS1 및 TS2)을 입출력 패드로 전송할 수 있다. 입출력 패드로 출력되는 제1 및 제2 온도 감지 신호들(TS1 및 TS2)을 비교해서 제1 온도 감지 회로(150_1)의 온도를 측정할 수 있다.
복수의 제어 신호들(CON1 내지 CONN)이 순차적으로 생성됨에 따라, 복수의 온도 감지 회로들(150_1 내지 150_N)이 각각 복수의 제1 및 제2 온도 감지 신호들을 입출력 패드로 순차적으로 전송할 수 있다. 따라서, 입출력 패드로 출력되는 복수의 제1 및 제2 온도 감지 신호들을 비교해서, 복수의 온도 감지 회로들(150_1 내지 150_N)의 온도를 순차적으로 측정할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (18)

  1. 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 복수의 제어 신호들을 생성하는 제어 신호 생성 회로; 및
    온도에 따라 저항 값이 변하는 제1 저항을 포함하고, 상기 복수의 제어 신호들에 각각 응답해 상기 저항 값을 바탕으로 온도 감지 신호를 생성하는 복수의 온도 감지 회로들
    을 포함하는 반도체 장치.
  2. 제1항에 있어서
    상기 복수의 온도 감지 회로들 각각은
    상기 제1 저항과 병렬로 연결되고, 온도 변화에 일정한 저항 값을 갖는 제2 저항;
    선택 신호에 응답해 상기 제1 저항 및 상기 제2 저항 중 하나를 선택하는 선택부; 및
    상기 복수의 제어 신호들 중 대응하는 제어 신호에 응답해 상기 선택된 저항을 출력단에 연결하는 출력부를 더 포함하는 반도체 장치.
  3. 제2항에 있어서
    상기 클럭 신호에 응답해 상기 테스트 모드 신호를 시프팅할 때마다, 상기 제어 신호 생성 회로는 상기 선택 신호를 로직 하이 및 로직 로우 레벨로 순차적으로 생성하는 반도체 장치.
  4. 제2항에 있어서
    상기 대응하는 제어 신호가 활성화되면, 상기 복수의 온도 감지 회로들 각각은 상기 선택 신호에 응답해 제1 온도 감지 신호 및 제2 온도 감지 신호를 순차적으로 생성하는 반도체 장치.
  5. 제4항에 있어서
    상기 제1 온도 감지 신호는 상기 제1 저항의 저항 값에 대응하는 전류 크기를 갖고, 상기 제2 온도 감지 신호는 상기 제2 저항의 저항 값에 대응하는 전류 크기를 갖는 반도체 장치.
  6. 제5항에 있어서
    상기 제1 온도 감지 신호 및 상기 제2 온도 감지 신호를 비교해서 상기 복수의 온도 감지 회로들 각각의 온도를 측정하는 반도체 장치.
  7. 제1항에 있어서
    상기 제1 저항은 온도가 증가할수록 저항 값이 작아지는 네거티브 온도 계수(Negative Temperature Coefficient: NCT) 써미스터를 포함하는 반도체 장치.
  8. 제1항에 있어서
    상기 제어 신호 생성 회로는 상기 복수의 온도 감지 회로들에 각각 대응하고, 직렬 연결된 복수의 디 플립플롭들을 포함하는 반도체 장치.
  9. 제8항에 있어서
    상기 복수의 디 플립플롭들은 상기 클럭 신호에 응답해 앞의 단의 출력 신호를 뒤에 단의 입력 신호로 전달해서 상기 복수의 제어 신호들을 순차적으로 생성하는 반도체 장치.
  10. 테스트 모드 시, 복수의 제어 신호들을 순차적으로 생성하는 제어 신호 생성 회로; 및
    상기 복수의 제어 신호들에 각각 응답해 온도에 따라 저항 값이 다른 제1 및 제2 저항들을 바탕으로 온도 감지 신호를 생성하는 복수의 온도 감지 회로들을 포함하고,
    상기 복수의 온도 감지 회로들 각각은
    선택 신호에 응답해 상기 제1 및 제2 저항들을 바탕으로 각각 제1 및 제2 온도 감지 신호들을 순차적으로 생성하는 온도 감지부; 및
    상기 복수의 제어 신호들 중 대응하는 제어 신호에 응답해 상기 제1 및 제2 온도 감지 신호들을 출력하는 출력부
    를 포함하는 반도체 장치.
  11. 제10항에 있어서
    상기 온도 감지부는
    온도에 따라 저항 값이 변하는 상기 제1 저항;
    상기 제1 저항과 병렬로 연결되고, 온도 변화에 일정한 저항 값을 갖는 상기 제2 저항; 및
    상기 선택 신호에 응답해 상기 제1 저항 및 상기 제2 저항 중 하나를 선택하는 선택부를 포함하는 반도체 장치.
  12. 제10항에 있어서
    상기 제1 온도 감지 신호 및 상기 제2 온도 감지 신호를 비교해서 상기 복수의 온도 감지 회로들 각각의 온도를 측정하는 반도체 장치.
  13. 제10항에 있어서
    상기 제1 저항은 온도가 증가할수록 저항 값이 작아지는 네거티브 온도 계수(Negative Temperature Coefficient: NCT) 써미스터를 포함하는 반도체 장치.
  14. 제10항에 있어서
    상기 제어 신호 생성 회로는 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 상기 복수의 제어 신호들을 각각 생성하는 복수의 디 플립플롭들을 포함하는 반도체 장치.
  15. 제14항에 있어서
    상기 클럭 신호에 응답해 상기 테스트 모드 신호를 시프팅할 때마다, 상기 제어 신호 생성 회로는 상기 선택 신호를 로직 하이 및 로직 로우 레벨로 순차적으로 생성하는 반도체 장치.
  16. 클럭 신호에 응답해 테스트 모드 신호를 시프팅해서 복수의 제어 신호들을 순차적으로 생성하는 단계;
    상기 복수의 제어 신호들을 생성할 때마다, 선택 신호를 순차적으로 로직 하이 레벨 및 로직 로우 레벨로 생성하는 단계;
    상기 선택 신호에 응답해 온도에 따라 저항 값이 변하는 제1 저항 및 상기 온도에 따라 저항 값이 일정한 제2 저항을 바탕으로 각각 제1 및 제2 온도 감지 신호들을 생성하는 단계; 및
    상기 제1 및 제2 온도 감지 신호들을 비교해서 온도를 측정하는 단계
    를 포함하는 반도체 장치의 동작 방법.
  17. 제16항에 있어서
    상기 복수의 제어 신호들 중 대응하는 제어 신호에 응답해, 복수의 제1 및 제2 온도 감지 신호들 중 상기 제1 및 제2 온도 감지 신호들을 입출력 패드로 전송하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  18. 제17항에 있어서
    상기 순차적으로 생성되는 복수의 제어 신호들에 응답해, 상기 복수의 제1 및 제2 온도 감지 신호들이 순차적으로 상기 입출력 패드로 전송되는 반도체 장치의 동작 방법.
KR1020190150219A 2019-11-21 2019-11-21 온도 감지 회로를 포함하는 반도체 장치 KR20210062249A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190150219A KR20210062249A (ko) 2019-11-21 2019-11-21 온도 감지 회로를 포함하는 반도체 장치
US16/921,462 US11860045B2 (en) 2019-11-21 2020-07-06 Semiconductor device including temperature sensing circuit
CN202011108724.XA CN112825258A (zh) 2019-11-21 2020-10-16 包括温度感测电路的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190150219A KR20210062249A (ko) 2019-11-21 2019-11-21 온도 감지 회로를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20210062249A true KR20210062249A (ko) 2021-05-31

Family

ID=75907741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190150219A KR20210062249A (ko) 2019-11-21 2019-11-21 온도 감지 회로를 포함하는 반도체 장치

Country Status (3)

Country Link
US (1) US11860045B2 (ko)
KR (1) KR20210062249A (ko)
CN (1) CN112825258A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230036255A (ko) 2021-09-07 2023-03-14 에스케이하이닉스 주식회사 누설 전류를 보상할 수 있는 반도체 집적 회로 및 그 구동 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2717249B2 (ja) * 1987-12-29 1998-02-18 セイコーインスツルメンツ株式会社 画像読取印字装置
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
KR100475736B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
KR100685000B1 (ko) * 2005-06-16 2007-02-20 삼성전자주식회사 온도 감지장치 및 이를 포함하는 컴퓨터
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
JPWO2010073523A1 (ja) * 2008-12-25 2012-06-07 パナソニック株式会社 半導体集積回路
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
JP5128625B2 (ja) * 2010-03-24 2013-01-23 株式会社沖データ 駆動装置、プリントヘッド及び画像形成装置
US9194754B2 (en) * 2014-03-28 2015-11-24 Darryl G. Walker Power up of semiconductor device having a temperature circuit and method therefor
KR102482023B1 (ko) * 2016-01-28 2022-12-28 삼성전자주식회사 적층 메모리 칩 전기적 단락 검출 장치 및 방법
KR102563969B1 (ko) * 2016-05-30 2023-08-07 엘지디스플레이 주식회사 표시장치와 그 게이트 구동 회로

Also Published As

Publication number Publication date
US20210156746A1 (en) 2021-05-27
CN112825258A (zh) 2021-05-21
US11860045B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
US9455013B2 (en) System and method to trim reference levels in a resistive memory
US10678885B2 (en) Memory device for matrix-vector multiplications
US8493799B2 (en) Semiconductor memory device, semiconductor memory module and semiconductor memory system including the semiconductor memory device
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
CN105390481A (zh) 半导体器件
US9990991B2 (en) Resistive memory device and method relating to a read voltage in accordance with variable situations
CN105931665B (zh) 一种相变存储器读出电路及方法
US20180232267A1 (en) Memory device, memory controller and operation method thereof
US10891998B2 (en) Memory device operating based on a write current for a given operation condition and a method of driving the write current
US11488641B2 (en) Memory device including variable reference resistor and method of calibrating the variable reference resistor
KR20130021739A (ko) 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
KR20210062249A (ko) 온도 감지 회로를 포함하는 반도체 장치
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
US9043620B2 (en) Resolution programmable dynamic IR-drop sensor with peak IR-drop tracking abilities
US10749529B2 (en) Memory device including integrated deterministic pattern recognition circuitry
KR20110088114A (ko) 반도체 메모리 장치
Merkel et al. Towards thermal profiling in CMOS/memristor hybrid RRAM architectures
US20050030784A1 (en) Optically accessible phase change memory
JP2010282317A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
CN106448727B (zh) 电阻式存储器装置及其读取方法
EP4174461A1 (en) Semiconductor apparatus
JP2016081547A (ja) 不揮発性記憶装置及び不揮発性記憶装置の制御方法
CN113870917B (zh) 半导体装置
EP4092675A1 (en) Semiconductor device
US20180246560A1 (en) Power-gating control and method