JP5493591B2 - クロック分周回路および方法 - Google Patents
クロック分周回路および方法 Download PDFInfo
- Publication number
- JP5493591B2 JP5493591B2 JP2009192997A JP2009192997A JP5493591B2 JP 5493591 B2 JP5493591 B2 JP 5493591B2 JP 2009192997 A JP2009192997 A JP 2009192997A JP 2009192997 A JP2009192997 A JP 2009192997A JP 5493591 B2 JP5493591 B2 JP 5493591B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- division ratio
- signal
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
このうち整数分周回路は、カウンタ回路を用いて容易に実現することができるが、有理数分周回路は、その回路構成が複雑となる。
クロック分配回路210は、例えばクロックツリー回路から構成され、クロックBの分配対象までの分配遅延が同一になるように設計レイアウトを行うことによって、クロックBのクロックスキューを低減する。これによって、クロックBで駆動する回路が同期的に動作することを実現する。
このように、関連技術では、サイクル時間が一定のクロックCの生成に必要なタイミングで、クロックSのクロック・パルスをマスクすることにより、クロックSを有理数分周比を有するクロックBを生成しているため、クロックBからクロックCを生成することができない。
[第1の実施の形態]
まず、図1を参照して、本発明の第1の実施の形態にかかるクロック分周回路について説明する。図1は、第1の実施の形態にかかるクロック分周回路の構成を示すブロック図である。
図1のクロック分配システムには、本実施の形態にかかるクロック分周回路100A、100B、およびクロック分配回路110が設けられている。
マスク回路10Aは、入力されたマスク信号25Aに応じて、クロックSのクロック・パルスのうちのいずれか1つ以上をマスクして、クロックSのクロック・パルス列から除去することによりクロックBを生成して出力する機能を有する。
マスク制御回路20Aは、分周比設定情報40Aを参照して、生成するクロックBの分周比N/Mを入力する。さらに、分周比設定情報40Bおよび位相信号30を参照して、クロックCのクロック・パルスに同期したタイミングを入力する。
マスク回路10Bは、入力されたマスク信号25Bに応じて、クロックBのクロック・パルスのうちのいずれか1つ以上をマスクして、クロックBのクロック・パルス列から除去することによりクロックCを生成して出力する機能を有する。
ここで、マスク信号25Bは、クロックBの連続するN個のクロック・パルスのタイミングのうち、サイクル時間を一定のクロックCを生成するのに必要なクロック・パルスのタイミングを除く他のタイミングに対して、N−K個分のクロック・パルスをマスクするマスクタイミングを割り当てた信号である。
なお、クロックS、分周比設定情報40A、分周比設定情報40B、および位相信号30については、上位回路(図示せず)から供給されるものとする。
次に、図2を参照して、本発明の第1の実施の形態にかかるクロック分周回路の動作について説明する。図2は、第1の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。ここでは、クロックBの分周比を規定するN/Mにおいて、分周比分母M=12、分周比分子N=11〜4としている。また、クロックCの分周比を規定するK/Mにおいて、分周比分母M=12、分周比分子K=4としている。
このとき、クロックCとクロックBの位相関係は、クロックSの12サイクルで一巡する。図2では、この位相関係が一巡する12サイクルのタイミングがT0〜T11で示されている。
また、クロック分周回路100Aは、クロック分周回路100Bがサイクル時間が一定のクロックCを生成するのに必要なタイミングT0、T3、T6、T9におけるクロック・パルスはマスクせず、それ以外のクロック・パルスをマスクすることでクロックBを生成する。
例えば、クロックSのタイミングT0〜T11にある12個のクロック・パルスのうち、T0、T3、T6、T9以外のタイミング、例えばタイミングT2に対してマスクタイミングを割り当てれば、分周比11/12のクロックBを生成できる。さらに、T8に対してマスクタイミングを追加割り当てすれば、分周比10/12のクロックBを生成できる。さらにT5に対して追加割り当てすれば、分周比の9/12のクロックBを生成できる。さらにT11に対して追加割り当てすれば、分周比の8/12のクロックBを生成できる。
例えば、クロックSのタイミングT0〜T11にある12個のクロック・パルスのうち、T0、T4、T8以外のタイミング、例えばタイミングT9に対してマスクタイミングを割り当てれば、分周比11/12のクロックBを生成できる。さらに、T5に対してマスクタイミングを追加割り当てすれば、分周比10/12のクロックBを生成できる。さらにT1に対して追加割り当てすれば、分周比の9/12のクロックBを生成できる。さらにT7に対して追加割り当てすれば、分周比の8/12のクロックBを生成できる。
このように、本実施の形態では、クロック分周回路100Aを構成するマスク制御回路20Aにより、マスク信号25Aを生成してマスク回路10Aへ出力している。この際、マスク信号25Aは、クロック分周回路100Bが生成するサイクル時間が一定のクロックCのクロック・パルスに同期したタイミングに基づいて、当該クロックCのクロック・パルスのタイミングを除く他のタイミングに対して、クロックSのクロック・パルスをマスクするマスクタイミングを割り当てた信号である。
次に、図4および図5を参照して、本発明の第2の実施の形態にかかるクロック分周回路について説明する。
本発明の第2の実施の形態では、第1の実施の形態にかかるクロック分周回路100Aを構成するマスク回路10Aおよびマスク制御回路20Aの具体例、およびクロック分周回路100Bを構成するマスク回路10Bおよびマスク制御回路20Bの具体例について説明する。
図4において、マスク回路10Aは、入力するマスク信号25Aを参照して、クロックSのクロック・パルスをマスクするか、あるいはマスクせずにそのままクロックBに出力するか、のいずれかを選択する機能を有している。
このマスク回路10Aは、ラッチ回路11とゲート回路12とから構成されている。
ゲート回路12は、ラッチ回路11でラッチされたマスク信号25Aに基づいてクロックSをマスクする機能を有する。マスク信号25Aの値が「0」の場合、クロックSをマスクする。マスク信号25Aの値が「1」の場合、クロックSをマスクしない。
このマスク制御回路20Aは、カウンタ21とテーブル回路22とから構成されている。
位相信号30は、クロックBとクロックCとの相対的な位相関係を示す信号である。
図5は、第2の実施の形態にかかる他のクロック分周回路の構成を示すブロック図である。クロック分周回路100Bは、図4で示したクロック分周回路100Aと同様の構成であり、同一の構成要素には同一の符号を付してある。
このマスク制御回路20Bは、カウンタ21とテーブル回路22とから構成されている。
位相信号30は、クロックBとクロックCとの相対的な位相関係を示す信号である。
次に、図6を参照して、本発明の第2の実施の形態にかかるクロック分周回路の動作について説明する。図6は、第2の実施の形態にかかるクロック分周回路の動作を示すタイミングチャートである。ここでは、クロックSから分周比9/12のクロックBを生成する場合について説明する。なお、クロック分周回路100BがクロックBを分周して生成するクロックCの分周比は3/12であるとする。このとき、図3に示したように、クロックCにはタイミングT0、T4、T8にクロック・パルスが存在するとする。
ここでは、クロック分周回路100Aが生成した分周比9/12のクロックBから、分周比3/12のクロックCを生成する場合について説明する。このとき、クロックCにはタイミングT0、T4、T8にクロック・パルスが存在するとする。
入力クロック信号であるクロックBの分周比N/Mは9/12であるので、分周比分子Nには値9が設定されている。
このように、本実施の形態では、マスク制御回路において、入力クロック信号のクロック・パルスをカウンタでカウントするとともに、出力クロック信号と、出力クロック信号から生成するサイクル時間が一定のクロック信号(以下、サイクル時間一定クロック信号と表記する)との位相関係が一巡した時点でカウント値をリセットすることにより、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいてマスクタイミングを割り当てたマスク信号を生成するようにした。そのため、カウンタという極めて簡単な回路構成で、入力クロック信号に対するサイクル時間一定クロック信号の相対的な位相を導出でき、サイクル時間一定クロック信号のクロック・パルスのタイミング以外のタイミングからマスクタイミングを正確に割り当てることが可能となる。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
Claims (7)
- N/M(Nは正整数,MはNより大きい正整数)により規定された分周比に基づいて、入力クロック信号のM個のクロック・パルスのうち、M−N個分のクロック・パルスを除去することにより、当該入力クロック信号をN/M分周した第1の出力クロック信号を生成し、この第1の出力クロック信号をK/N(KはNより小さい正整数)分周して当該入力クロック信号をK/M分周した、サイクル時間が一定の第2の出力クロック信号を生成する後段クロック分周回路に対して、前記第1の出力クロック信号を出力するクロック分周回路であって、
前記入力クロック信号のM個のクロック・パルスのうち、前記第2の出力クロック信号として用いられるクロック・パルスが存在するタイミング以外のクロック・パルスを、前記除去するクロック・パルスとして選択し、選択したクロック・パルスのタイミングを示す制御信号を生成する制御回路と、
前記制御回路で生成された前記制御信号に応じて、前記入力クロック信号のクロック・パルスを除去することにより前記第1の出力クロック信号を生成する処理回路と
を備えることを特徴とするクロック分周回路。 - 請求項1に記載のクロック分周回路において、
前記処理回路は、前記入力クロック信号に含まれる複数のクロック・パルスのうち、前記制御信号に応じた一部のクロック・パルスをマスクすることによって前記出力クロック信号を生成する処理回路を備えることを特徴とするクロック分周回路。 - 請求項2に記載のクロック分周回路において、
前記制御回路は、少なくとも前記分周比を規定する分周比分母Mおよび分周比分子Nの組合せごとにマスクの要否を示すテーブルデータを予め保持するテーブル回路を備え、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とするクロック分周回路。 - 請求項3に記載のクロック分周回路において、
前記テーブル回路は、前記分周比分母Mおよび前記分周比分子Nに、前記出力クロック信号から生成するサイクル時間が一定のクロック信号の分周比を規定するK/M(Kは正整数,MはKより大きい正整数)の分周比分子Kを加えた組合せごとにマスクの要否を示すテーブルデータを予め保持することを特徴とするクロック分周回路。 - 請求項2〜請求項4のいずれか1つに記載のクロック分周回路において、
前記制御回路は、前記入力クロック信号のクロック・パルスをカウンタでカウントするとともに、当該カウント値が分周比分母Mに達した時点でカウント値をリセットすることにより、当該出力クロック信号に対する前記出力クロック信号から生成するサイクル時間が一定のクロック信号の相対的な位相を示すカウント値を生成し、このカウント値に基づいて前記制御信号を生成することを特徴とするクロック分周回路。 - 請求項2に記載のクロック分周回路において、
前記テーブル回路は、前記分周比分母M、前記分周比分子Nおよび前記分周比分子Kに、前記カウント値を加えた組合せごとにマスクの要否を示すテーブルデータを予めテーブル回路で保持し、入力されたこれら組合せに応じて前記テーブル回路から出力されたテーブルデータを前記制御信号として出力することを特徴とするクロック分周回路。 - N/M(Nは正整数,MはNより大きい正整数)により規定された分周比に基づいて、入力クロック信号のM個のクロック・パルスのうち、(M−N)個分のクロック・パルスを除去することにより、当該入力クロック信号をN/M分周した第1の出力クロック信号を生成し、この第1の出力クロック信号をK/N(KはNより小さい正整数)分周して当該入力クロック信号をK/M分周した、サイクル時間が一定の第2の出力クロック信号を生成する後段クロック分周回路に対して、前記第1の出力クロック信号を出力するクロック分周方法であって、
前記入力クロック信号のM個のクロック・パルスのうち、前記第2の出力クロック信号として用いられるクロック・パルスが存在するタイミング以外のクロック・パルスを決定するステップと、
決定された前記クロック・パルスを除去することにより前記第1の出力クロック信号を生成するステップと
を備えることを特徴とするクロック分周方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192997A JP5493591B2 (ja) | 2009-08-24 | 2009-08-24 | クロック分周回路および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192997A JP5493591B2 (ja) | 2009-08-24 | 2009-08-24 | クロック分周回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044996A JP2011044996A (ja) | 2011-03-03 |
JP5493591B2 true JP5493591B2 (ja) | 2014-05-14 |
Family
ID=43832075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192997A Active JP5493591B2 (ja) | 2009-08-24 | 2009-08-24 | クロック分周回路および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5493591B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8671380B2 (en) * | 2011-07-18 | 2014-03-11 | Apple Inc. | Dynamic frequency control using coarse clock gating |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
JPH05160721A (ja) * | 1991-12-05 | 1993-06-25 | Toshiba Corp | 分周回路 |
JPH08125644A (ja) * | 1994-10-27 | 1996-05-17 | Fujitsu Ltd | クロックの同期化回路 |
JPH0946222A (ja) * | 1995-07-25 | 1997-02-14 | Nippon Steel Corp | 可変クロック発生回路 |
JP2000035832A (ja) * | 1998-07-21 | 2000-02-02 | Nec Corp | 半導体集積回路及びそのクロック分配方法 |
JP3440922B2 (ja) * | 2000-05-10 | 2003-08-25 | 日本電気株式会社 | 集積回路 |
JP2003330568A (ja) * | 2002-05-09 | 2003-11-21 | Toshiba Corp | 半導体集積回路および回路設計システム |
JP2005045507A (ja) * | 2003-07-28 | 2005-02-17 | Yamaha Corp | 非整数分周器 |
JP4371046B2 (ja) * | 2004-11-24 | 2009-11-25 | ソニー株式会社 | クロック分周回路 |
-
2009
- 2009-08-24 JP JP2009192997A patent/JP5493591B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011044996A (ja) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
JP5488470B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US7205800B2 (en) | Clock frequency divider circuit | |
JP5338819B2 (ja) | クロック分周回路、及びクロック分周方法 | |
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JP4418954B2 (ja) | データ・パターン発生装置 | |
US6667638B1 (en) | Apparatus and method for a frequency divider with an asynchronous slip | |
CN108039885B (zh) | 一种高速分频方法及具有占空比调节功能的高速分频器 | |
JP2005045507A (ja) | 非整数分周器 | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
JP2006318002A (ja) | クロック分周回路 | |
JP5223696B2 (ja) | クロック分周回路、及びクロック分周方法 | |
CN108111163B (zh) | 一种高速分频器 | |
JP6254465B2 (ja) | 分周クロック生成回路 | |
CN116491071A (zh) | 具有任意频率获取的低抖动时钟倍频器电路和方法 | |
JP2877433B2 (ja) | 波形生成回路 | |
JP2014086951A (ja) | 分周パルス生成回路 | |
JPH03131120A (ja) | 非整数分周装置 | |
JPH03186013A (ja) | 位相同期回路 | |
WO2009116399A1 (ja) | クロック信号分周回路および方法 | |
JPH0548436A (ja) | クロツク作成回路 | |
KR20030083921A (ko) | 시스템 온 칩의 피크(peak) 전력 소모를 줄이기 위한클럭 신호 발생 방법 및 장치 | |
JP2010258761A (ja) | クロック分周回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5493591 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |