JP5491579B2 - マルチ−チャンバーシステムで半導体素子を製造する方法 - Google Patents
マルチ−チャンバーシステムで半導体素子を製造する方法 Download PDFInfo
- Publication number
- JP5491579B2 JP5491579B2 JP2012137348A JP2012137348A JP5491579B2 JP 5491579 B2 JP5491579 B2 JP 5491579B2 JP 2012137348 A JP2012137348 A JP 2012137348A JP 2012137348 A JP2012137348 A JP 2012137348A JP 5491579 B2 JP5491579 B2 JP 5491579B2
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- wafer
- load lock
- transfer
- rectangular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 165
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 43
- 235000012431 wafers Nutrition 0.000 claims description 230
- 238000012546 transfer Methods 0.000 claims description 206
- 230000008569 process Effects 0.000 claims description 146
- 238000005530 etching Methods 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 11
- 230000007246 mechanism Effects 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 2
- 230000007723 transport mechanism Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 12
- 238000009434 installation Methods 0.000 description 8
- 230000032258 transport Effects 0.000 description 5
- 230000001174 ascending effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 241000884009 Hyporhamphus unifasciatus Species 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Description
図1に示すように、従来の半導体素子製造用エッチング設備の集中型マルチチャンバーシステムは、中央に6角柱型の中央チャンバー16が設置され、中央チャンバー16の側面にそれぞれ工程が行われる4つの工程チャンバー15が連結される構成である。中央チャンバー16とそれぞれの工程チャンバー15の間には、ウェハの選択的な出入が自由である図示しない多数個のゲートが設置される。そのゲートを通じ中央チャンバー16に設置されたチャンバー内移送装置14がウェハを選択的にそれぞれの工程チャンバー15にローディング及びアンローディングすることが可能である。
従って、必要な工程チャンバーの個数が増加すると、前述のような集中型マルチチャンバーシステムをさらに一つ追加して設置するようになる。
従って、マルチチャンバーシステムの工程チャンバーの個数を増やす方法が多角度から考えられた。
また、本発明の請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法によると、長方形のウェハ移送チャンバーの短辺側に隣接する長方形のカセットステージ上に、多数個の第1ウェハが積載されたカセットを提供する段階と、第1ウェハを、カセットステージから長方形のウェハ移送チャンバーを通じて少なくとも一つのロードロックチャンバーに、長方形の移送チャンバーに位置する移送メカニズムによって移送させるが、ロードロックチャンバーは、長方形のウェハ移送チャンバーと隣接して長方形のウェハ移送チャンバーの片側の長辺に沿って多数個配置され、長方形のウェハ移送チャンバーは、カセットステージとロードロックチャンバーとの間で第1ウェハの移送のための空間を提供し、移送メカニズムはカセットステージから第1ウェハを取り出し、ロードロックチャンバーの内部に第1ウェハを挿入させる段階と、ロードロックチャンバー内に真空圧を提供する段階と、第1ウェハを、ロードロックチャンバーに設置された移送アーム及び移送アームを移動させるための内部移送装置を使って、ロードロックチャンバーから、長方形のウェハ移送チャンバーの片側の長辺に沿って配置されロードロックチャンバーに隣接するように配置された多数個の工程チャンバーのうちの少なくとも1つの工程チャンバーに直接的に移送させる段階と、工程チャンバー内に真空圧を提供する段階と、工程チャンバーで第1ウェハを加工する段階と、第1ウェハを、ロードロックチャンバーに配置された移送アーム及び内部移送装置を用いて、工程チャンバーから、前記ロードロックチャンバーと同一のロードロックチャンバーに再び移送する段階と、を含み、カセットステージの長方形のウェハ移送チャンバーに接する側の辺の長さより、長方形のウェハ移送チャンバーの片側の長辺に沿って配置された工程チャンバーの最外郭にある側壁と長方形のウェハ移送チャンバーの工程チャンバーが配置された片側の長辺と反対側の長辺との間のカセットステージの前記辺方向に測った距離が、小さいか、または、同一であることを特徴とする。
本発明の第1実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムを図4に示す。
本発明の第2実施例による半導体素子製造用エッチング設備のマルチチャンバーシステムは、図7に示すように、加工前のウェハを積載するカセットが安着される第1カセットステージ60と、加工後のウェハを積載するカセットが安着される第2カセットステージ70と、ウェハの移送に必要な空間である長方形移送通路の両側面に多層をなして並んで配列されウェハの加工が行われる多数個の工程チャンバー45と、移送通路に設置されて垂直及び水平往復運動が可能で、第1カセットステージ60に積載されたウェハを多数個の工程チャンバー45にそれぞれ移送し、加工を終えたウェハを第2カセットステージ70に移送することが可能な移送ロボットを含むウェハ移送装置52と、を備える。
これは本実施例が半導体製造ライン内に設置される一例であって、本実施例が製造ライン内に設置される場合、多様な形態の適用が可能であることを示している。
10 ・・・集中型マルチチャンバーシステム、
11、41 ・・・カセット、
12、42 ・・・カセットステージ、
13、43 ・・・ロードロックチャンバー、
14、44 ・・・チャンバー内移送装置、
15、45 ・・・工程チャンバー、
16 ・・・中央チャンバー、
17 ・・・連結ロードロックチャンバー、
20 ・・・他工程設備、
40 ・・・直列型マルチチャンバーシステム、
46、47、48、49、50、51・・・ゲート、
52 ・・・ウェハ移送装置、
53 ・・・真空吸着移送アーム、
54 ・・・移送アーム、
60 ・・・第1カセットステージ、
62 ・・・第1ウェハ移送装置、
70 ・・・第2カセットステージ、
72 ・・・第2ウェハ移送装置、
w、W ・・・設備幅。
Claims (17)
- 長方形のウェハ移送チャンバーと隣接する長方形のカセットステージ上に、複数個の第1ウェハが積載されたカセットを安着させるが、前記カセットステージは前記長方形のウェハ移送チャンバーの短辺側に隣接する段階と、
前記第1ウェハを、前記カセットステージから前記長方形のウェハ移送チャンバーを通じて少なくとも一つのロードロックチャンバーに、前記長方形のウェハ移送チャンバーに位置する移送メカニズムによって移送するが、前記ロードロックチャンバーは、前記長方形のウェハ移送チャンバーと隣接して前記長方形のウェハ移送チャンバーの両側の長辺に沿って多数個配置され、前記長方形のウェハ移送チャンバーは、前記カセットステージと前記ロードロックチャンバーとの間で前記第1ウェハの移送のための空間を提供し、前記移送メカニズムは前記カセットステージから前記第1ウェハを取り出し、前記ロードロックの内部に前記第1ウェハを挿入させる段階と、
前記ロードロックチャンバー内に真空圧を提供する段階と、
前記第1ウェハを、前記ロードロックチャンバーに配置された移送アーム及び前記移送アームを移動させるための内部移送装置を用いて、前記ロードロックチャンバーから、前記長方形のウェハ移送チャンバーの両側の長辺に沿って配置され前記ロードロックチャンバーと隣接するように配置された多数個の工程チャンバーのうちの少なくとも1つの工程チャンバーに直接的に移送する段階と、
前記工程チャンバー内に真空圧を提供する段階と、
前記工程チャンバーで前記第1ウェハを加工する段階と、
前記第1ウェハを、前記ロードロックチャンバーに配置された前記移送アーム及び前記内部移送装置を用いて、前記工程チャンバーから、前記ロードロックチャンバーと同一のロードロックチャンバーに再び移送する段階と、を含み、
前記カセットステージの前記長方形のウェハ移送チャンバーに接する側の辺の長さより、前記長方形のウェハ移送チャンバーの両側の長辺に沿って配置された前記工程チャンバーの最外郭にある側壁の間の前記カセットステージの前記辺方向に測った距離が、小さいか、または、同一であることを特徴とするマルチ−チャンバーシステムで半導体素子を製造する方法。 - 前記長方形のウェハ移送チャンバーは、大気圧環境に維持されることを特徴とする請求項1記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記第1ウェハは前記長方形のウェハ移送チャンバー内で前記移送メカニズムの移送アームによって真空吸着した状態で移送されることを特徴とする請求項2に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記長方形の移送チャンバーと前記ロードロックチャンバーとの間に形成されたゲートは選択的に開閉されて前記第1ウェハを第1方向に通過させ、前記ロードロックチャンバーと前記工程チャンバーとの間に形成されたゲートも選択的に開閉されて前記第1ウェハを前記第1方向と直交する第2方向に通過させることを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 少なくとも一つの前記カセット、前記ロードロックチャンバー及び前記工程チャンバーが前記長方形の移送チャンバーの長辺の延長方向に沿って並んで配置されることを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記マルチ−チャンバーシステムの幅は、前記カセットステージの前記長方形のウェハ移送チャンバーに接する側の辺の長さと同一であることを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記長方形のウェハ移送チャンバーを通じて前記移送メカニズムによって第2ウェハを前記カセットステージから前記ロードロックチャンバーに移送させる段階をさらに含むが、前記長方形のウェハ移送チャンバーは、前記カセットステージと前記ロードロックチャンバーとの間で大気圧環境で前記第2ウェハの移送のための空間を提供し、前記第1及び第2ウェハは前記長方形のウェハ移送チャンバーを通じて個別的に移送されることを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記第1ウェハを加工する段階は、前記第1ウェハをエッチングするか、または、アッシングする段階を含むことを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記工程チャンバーには、前記ロードロックチャンバー内に提供される真空圧より高い高真空圧が提供されることを特徴とする請求項1に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 長方形のウェハ移送チャンバーの短辺側に隣接する長方形のカセットステージ上に、多数個の第1ウェハが積載されたカセットを提供する段階と、
前記第1ウェハを、前記カセットステージから前記長方形のウェハ移送チャンバーを通じて少なくとも一つのロードロックチャンバーに、前記長方形の移送チャンバーに位置する移送メカニズムによって移送させるが、前記ロードロックチャンバーは、前記長方形のウェハ移送チャンバーと隣接して前記長方形のウェハ移送チャンバーの片側の長辺に沿って多数個配置され、前記長方形のウェハ移送チャンバーは、前記カセットステージと前記ロードロックチャンバーとの間で前記第1ウェハの移送のための空間を提供し、前記移送メカニズムは前記カセットステージから前記第1ウェハを取り出し、前記ロードロックチャンバーの内部に前記第1ウェハを挿入させる段階と、
前記ロードロックチャンバー内に真空圧を提供する段階と、
前記第1ウェハを、前記ロードロックチャンバーに設置された移送アーム及び前記移送アームを移動させるための内部移送装置を使って、前記ロードロックチャンバーから、前記長方形のウェハ移送チャンバーの片側の長辺に沿って配置され前記ロードロックチャンバーに隣接するように配置された多数個の工程チャンバーのうちの少なくとも1つの工程チャンバーに直接的に移送させる段階と、
前記工程チャンバー内に真空圧を提供する段階と、
前記工程チャンバーで前記第1ウェハを加工する段階と、
前記第1ウェハを、前記ロードロックチャンバーに配置された前記移送アーム及び前記内部移送装置を用いて、前記工程チャンバーから、前記ロードロックチャンバーと同一のロードロックチャンバーに再び移送する段階と、を含み、
前記カセットステージの前記長方形のウェハ移送チャンバーに接する側の辺の長さより、前記長方形のウェハ移送チャンバーの片側の長辺に沿って配置された前記工程チャンバーの最外郭にある側壁と前記長方形のウェハ移送チャンバーの前記工程チャンバーが配置された片側の長辺と反対側の長辺との間の前記カセットステージの前記辺方向に測った距離が、小さいか、または、同一であることを特徴とするマルチ−チャンバーシステムで半導体素子を製造する方法。 - 前記長方形のウェハ移送チャンバーは、大気圧環境に維持することを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記第1ウェハは前記長方形のウェハ移送チャンバー内で前記移送メカニズムの移送アームによって真空吸着した状態で移送されることを特徴とする請求項11に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記長方形の移送チャンバーと前記ロードロックチャンバーとの間に形成されたゲートは選択的に開閉されて前記第1ウェハを第1方向に通過させ、前記ロードロックチャンバーと前記工程チャンバーとの間に形成されたゲートも選択的に開閉されて前記第1ウェハを前記第1方向と直交する第2方向に通過させることを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 少なくとも一つの前記カセット、前記ロードロックチャンバー、及び前記工程チャンバーが前記長方形の移送チャンバーの長辺の延長方向に沿って並んで配置されることを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記マルチ−チャンバーシステムの幅は、前記カセットステージの前記長方形のウェハ移送チャンバーに接する側の辺の長さと同一であることを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記第1ウェハを加工する前に、前記多数個の工程チャンバーのうち、前記1つの工程チャンバー内に前記ロードロックチャンバー内の真空圧より高い高真空圧を提供する段階をさらに含むことを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
- 前記長方形のウェハ移送チャンバーを通じて前記移送メカニズムによって第2ウェハを前記カセットステージから前記ロードロックチャンバーに移送させる段階をさらに含むが、前記長方形のウェハ移送チャンバーは前記カセットステージと前記ロードロックチャンバーとの間で大気圧環境で前記第2ウェハの移送のための空間を提供することを特徴とする請求項10に記載のマルチ−チャンバーシステムで半導体素子を製造する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014228A KR100265287B1 (ko) | 1998-04-21 | 1998-04-21 | 반도체소자 제조용 식각설비의 멀티챔버 시스템 |
KR1998P14228 | 1998-04-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009062953A Division JP5134575B2 (ja) | 1998-04-21 | 2009-03-16 | マルチ−チャンバーシステムで半導体素子を製造する方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012186506A JP2012186506A (ja) | 2012-09-27 |
JP5491579B2 true JP5491579B2 (ja) | 2014-05-14 |
JP5491579B6 JP5491579B6 (ja) | 2014-06-11 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
JP5134575B2 (ja) | 2013-01-30 |
US7776226B2 (en) | 2010-08-17 |
DE19901426B4 (de) | 2008-04-03 |
JP2009147368A (ja) | 2009-07-02 |
JPH11307614A (ja) | 1999-11-05 |
US6503365B1 (en) | 2003-01-07 |
US20090203211A1 (en) | 2009-08-13 |
US20030073323A1 (en) | 2003-04-17 |
JP2007036284A (ja) | 2007-02-08 |
US20050236092A1 (en) | 2005-10-27 |
US6930050B2 (en) | 2005-08-16 |
TW502284B (en) | 2002-09-11 |
KR19990080759A (ko) | 1999-11-15 |
DE19901426A1 (de) | 1999-11-04 |
KR100265287B1 (ko) | 2000-10-02 |
US20090291558A1 (en) | 2009-11-26 |
JP2012186506A (ja) | 2012-09-27 |
DE19964479B4 (de) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5134575B2 (ja) | マルチ−チャンバーシステムで半導体素子を製造する方法 | |
TWI571953B (zh) | 真空處理裝置 | |
JP4220173B2 (ja) | 基板の搬送方法 | |
US6235634B1 (en) | Modular substrate processing system | |
JPH0936198A (ja) | 真空処理装置およびそれを用いた半導体製造ライン | |
JPH04190840A (ja) | 真空処理装置 | |
KR102164404B1 (ko) | 기판 처리 장치 | |
KR20020064918A (ko) | 웨이퍼 이송 시스템 | |
US6364592B1 (en) | Small footprint carrier front end loader | |
US20060026857A1 (en) | Multi-chambers system having compact installation set-up for an etching facility for semiconductor device manufacturing | |
JP5491579B6 (ja) | マルチ−チャンバーシステムで半導体素子を製造する方法 | |
KR100717990B1 (ko) | 반도체 자재 처리를 위한 이송 시스템 | |
KR101702901B1 (ko) | 베어 스토커용 자동 취급 버퍼 | |
JPH06132186A (ja) | 半導体製造装置 | |
JP3512404B2 (ja) | 真空処理装置および試料の真空処理方法 | |
JP3469230B2 (ja) | 真空処理装置 | |
JP2004096075A (ja) | 真空処理装置 | |
JPH1012701A (ja) | 半導体製造設備 | |
KR20220075596A (ko) | 기판 반송 장치 및 이를 구비하는 기판 처리 시스템 | |
KR20230034457A (ko) | 기판 처리 시스템 | |
JP2003086650A (ja) | 真空処理装置およびそれを用いた半導体製造ラインおよび試料の真空処理方法 | |
JP2000223561A (ja) | 半導体ウエハカセット用ストッカー | |
JP2001358192A (ja) | 半導体製造設備 | |
JPH04332150A (ja) | 搬送装置及び搬送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491579 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |