JP5488445B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP5488445B2 JP5488445B2 JP2010283356A JP2010283356A JP5488445B2 JP 5488445 B2 JP5488445 B2 JP 5488445B2 JP 2010283356 A JP2010283356 A JP 2010283356A JP 2010283356 A JP2010283356 A JP 2010283356A JP 5488445 B2 JP5488445 B2 JP 5488445B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- power supply
- source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、一組の2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、一組の2本のデータ線のうち他方のデータ線を介して供給される、正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、第1及び第2のソースフォロワトランジスタと、第1のソースフォロワトランジスタを通して入力される第1の保持容量に保持された正極性映像信号電圧と、第2のソースフォロワトランジスタを通して入力される第2の保持容量に保持された負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて画素電極に交互に印加する第1及び第2のスイッチングトランジスタと、画素電極と第1及び第2のスイッチングトランジスタとの共通接続点にドレインが接続されており、第1の電流供給端子に第1の電源電圧が印加されて、第1及び第2のソースフォロワトランジスタの定電流負荷として動作する定電流負荷用トランジスタとを備え、
第1の電流供給端子に第1の電源電圧を印加する第1の電源と、画素内のトランジスタの各ウェル端子に第2の電源電圧を印加する第2の電源とを有し、同じ1ラインの複数の各画素内の定電流負荷用トランジスタは、電流参照元のトランジスタと電流出力側のトランジスタのゲート長が互いに等しく、かつ、電流参照元のトランジスタと電流出力側のトランジスタのゲート幅の比率に応じて電流参照元のトランジスタに流れる電流を電流出力側のトランジスタに流す機能を有するカレントミラー回路の電流出力側のトランジスタをそれぞれ構成しており、カレントミラー回路は電流参照元のトランジスタに接続された第2の電流供給端子に、第1の電源から第1の電源電圧が印加され、トランジスタのソースが抵抗を介して第3の電流供給端子に接続されたソースフォロワ回路内のトランジスタのソースと抵抗との接続点に、電流参照元のトランジスタのゲートが接続され、かつ、電流参照元のトランジスタのドレインがソースフォロワ回路内のトランジスタのゲートに接続されており、第1〜第3の電流供給端子に、第1の電源から第1の電源電圧が印加されることを特徴とする。
20 電流作成回路
101 Nウェル
102、Tr10 定電流負荷用PMOSトランジスタ
103、Tr5、Tr6 スイッチング用PMOSトランジスタ
105、Y カレントミラー回路の電流供給端子
109 Nウェル端子
Tr1、Tr2 画素選択用NMOSトランジスタ
Tr3、Tr4 ソースフォロワ用PMOSトランジスタ
Tr10
Tr11、Tr12、Tr15、Tr17 PMOSトランジスタ
Tr13、Tr14、Tr16 NMOSトランジスタ
R1、R2 抵抗
PIX 画素電極配線
LC 液晶表示素子
LCM 液晶層
PE 画素電極
CE 共通電極
Di+、Di- データ線(列信号線)
Gj ゲート線(行走査線)
S+、S- ゲート制御信号用配線
B 負荷特性制御信号用配線
Cs1、Cs2 保持容量
VDD、VD2 電源電圧
X 定電流負荷用PMOSトランジスタTr10の電流供給端子
Z ソースフォロワ回路の電流供給端子
Claims (2)
- 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
第1及び第2のソースフォロワトランジスタと、
前記第1のソースフォロワトランジスタを通して入力される前記第1の保持容量に保持された正極性映像信号電圧と、前記第2のソースフォロワトランジスタを通して入力される前記第2の保持容量に保持された負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加する第1及び第2のスイッチングトランジスタと、
前記画素電極と前記第1及び第2のスイッチングトランジスタとの共通接続点にドレインが接続されており、第1の電流供給端子に第1の電源電圧が印加されて、前記第1及び第2のソースフォロワトランジスタの定電流負荷として動作する定電流負荷用トランジスタと、
を備え、前記第1の電流供給端子に前記第1の電源電圧を印加する第1の電源と、前記画素内のトランジスタの各ウェル端子に第2の電源電圧を印加する第2の電源とを有し、
同じ1ラインの複数の前記各画素内の前記定電流負荷用トランジスタは、電流参照元のトランジスタと電流出力側のトランジスタのゲート長が互いに等しく、かつ、前記電流参照元のトランジスタと前記電流出力側のトランジスタのゲート幅の比率に応じて前記電流参照元のトランジスタに流れる電流を前記電流出力側のトランジスタに流す機能を有するカレントミラー回路の前記電流出力側のトランジスタをそれぞれ構成しており、前記カレントミラー回路は前記電流参照元のトランジスタに接続された第2の電流供給端子に、前記第1の電源から前記第1の電源電圧が印加され、
トランジスタのソースが抵抗を介して第3の電流供給端子に接続されたソースフォロワ回路内の前記トランジスタのソースと前記抵抗との接続点に、前記電流参照元のトランジスタのゲートが接続され、かつ、前記電流参照元のトランジスタのドレインが前記ソースフォロワ回路内の前記トランジスタのゲートに接続されており、前記第1〜第3の電流供給端子に、前記第1の電源から前記第1の電源電圧が印加されることを特徴とする液晶表示装置。 - 2本のデータ線を一組とする複数組のデータ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶層が挟持された表示素子と、
一組の前記2本のデータ線のうち一方のデータ線を介して供給される正極性映像信号をサンプリングして一定期間第1の保持容量に保持する第1のサンプリング及び保持手段と、
一組の前記2本のデータ線のうち他方のデータ線を介して供給される、前記正極性映像信号とは逆極性の負極性映像信号をサンプリングして一定期間第2の保持容量に保持する第2のサンプリング及び保持手段と、
それぞれPチャネルMOS型トランジスタにより構成された第1及び第2のソースフォロワトランジスタと、
前記第1のソースフォロワトランジスタを通して入力される前記第1の保持容量に保持された正極性映像信号電圧と、前記第2のソースフォロワトランジスタを通して入力される前記第2の保持容量に保持された負極性映像信号電圧とを、垂直走査周期より短い所定の周期で切り替えて前記画素電極に交互に印加する第1及び第2のスイッチングトランジスタと、
前記画素電極と前記第1及び第2のスイッチングトランジスタとの共通接続点にドレインが接続されており、第1の電流供給端子に第1の電源電圧が印加されて、前記第1及び第2のソースフォロワトランジスタの定電流負荷として動作する、それぞれPチャネルMOS型トランジスタにより構成された定電流負荷用トランジスタと、
を備え、前記第1の電流供給端子に前記第1の電源電圧を印加する第1の電源と、前記画素内のトランジスタの各ウェル端子に第2の電源電圧を印加する第2の電源とを有し、
前記第1の電源から前記第1の電流供給端子に印加される第1の電源電圧と、前記第1の電源とは異なる前記第2の電源から前記定電流負荷用トランジスタと前記第1及び第2のソースフォロワトランジスタの各Nウェル端子に印加される第2の電源電圧とは、同一電圧値であり、
同じ1ラインの複数の前記各画素内の前記定電流負荷用トランジスタは、電流参照元のトランジスタと電流出力側のトランジスタのゲート長が互いに等しく、かつ、前記電流参照元のトランジスタと前記電流出力側のトランジスタのゲート幅の比率に応じて前記電流参照元のトランジスタに流れる電流を前記電流出力側のトランジスタに流す機能を有するカレントミラー回路の前記電流出力側のトランジスタをそれぞれ構成しており、前記カレントミラー回路は前記電流参照元のトランジスタに接続された第2の電流供給端子に、前記第1の電源から前記第1の電源電圧が印加され、
トランジスタのソースが抵抗を介して第3の電流供給端子に接続されたソースフォロワ回路内の前記トランジスタのソースと前記抵抗との接続点に、前記電流参照元のトランジスタのゲートが接続され、かつ、前記電流参照元のトランジスタのドレインが前記ソースフォロワ回路内の前記トランジスタのゲートに接続されており、前記第1〜第3の電流供給端子に、前記第1の電源から前記第1の電源電圧が印加されることを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283356A JP5488445B2 (ja) | 2010-12-20 | 2010-12-20 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283356A JP5488445B2 (ja) | 2010-12-20 | 2010-12-20 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012133010A JP2012133010A (ja) | 2012-07-12 |
JP5488445B2 true JP5488445B2 (ja) | 2014-05-14 |
Family
ID=46648708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010283356A Active JP5488445B2 (ja) | 2010-12-20 | 2010-12-20 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5488445B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5691776B2 (ja) * | 2011-04-14 | 2015-04-01 | 株式会社Jvcケンウッド | 液晶表示装置及びその駆動方法 |
CN111710291B (zh) * | 2020-07-06 | 2023-11-10 | 天津中科新显科技有限公司 | 一种适用于多电源的电流型像素驱动电路及方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340243A (ja) * | 1995-06-14 | 1996-12-24 | Canon Inc | バイアス回路 |
JP3571887B2 (ja) * | 1996-10-18 | 2004-09-29 | キヤノン株式会社 | アクティブマトリクス基板及び液晶装置 |
JP2000155617A (ja) * | 1998-11-19 | 2000-06-06 | Mitsubishi Electric Corp | 内部電圧発生回路 |
WO2004001713A1 (ja) * | 2002-06-19 | 2003-12-31 | Mitsubishi Denki Kabushiki Kaisha | 表示装置 |
JP2007011095A (ja) * | 2005-07-01 | 2007-01-18 | Hitachi Displays Ltd | 液晶表示装置 |
JP5184760B2 (ja) * | 2006-06-05 | 2013-04-17 | ラピスセミコンダクタ株式会社 | 電流駆動回路 |
JP5206397B2 (ja) * | 2008-02-19 | 2013-06-12 | 株式会社Jvcケンウッド | 液晶表示装置及び液晶表示装置の駆動方法 |
-
2010
- 2010-12-20 JP JP2010283356A patent/JP5488445B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012133010A (ja) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6388653B1 (en) | Liquid crystal display device with influences of offset voltages reduced | |
JP5549614B2 (ja) | 液晶表示装置 | |
JP5187363B2 (ja) | 液晶表示装置 | |
US20090015533A1 (en) | Liquid crystal device and electronic apparatus | |
US6924782B1 (en) | Liquid crystal display device | |
US20080238843A1 (en) | Liquid crystal device, driving circuit for liquid crystal device, method of driving liquid crystal device, and electronic apparatus | |
JP4334353B2 (ja) | 画像表示装置 | |
JP4676507B2 (ja) | 負荷容量の駆動回路 | |
JP5285255B2 (ja) | 電気光学装置及び電子機器 | |
JP2012113072A (ja) | 液晶表示装置及びその駆動方法 | |
JP5488445B2 (ja) | 液晶表示装置 | |
CN113228147B (zh) | 液晶显示装置及其制造方法 | |
JP5515465B2 (ja) | 液晶表示装置 | |
JP4508122B2 (ja) | 電気光学装置及び電子機器 | |
JP2008096915A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP2008216425A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP5691776B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP6844041B2 (ja) | 共通電圧発生回路及び液晶ディスプレイ | |
JP3943687B2 (ja) | 表示装置 | |
JP5782941B2 (ja) | 液晶表示装置 | |
KR100237887B1 (ko) | 액정판넬용 전압발생회로 | |
JP2012088527A (ja) | 液晶表示装置 | |
JP6372137B2 (ja) | 電気光学装置、電気光学装置の制御方法、及び、電子機器 | |
JP3575872B2 (ja) | 表示装置用駆動回路および表示装置 | |
JP5870707B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130416 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20140210 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5488445 Free format text: JAPANESE INTERMEDIATE CODE: R150 Country of ref document: JP |