JP3575872B2 - 表示装置用駆動回路および表示装置 - Google Patents
表示装置用駆動回路および表示装置 Download PDFInfo
- Publication number
- JP3575872B2 JP3575872B2 JP15369295A JP15369295A JP3575872B2 JP 3575872 B2 JP3575872 B2 JP 3575872B2 JP 15369295 A JP15369295 A JP 15369295A JP 15369295 A JP15369295 A JP 15369295A JP 3575872 B2 JP3575872 B2 JP 3575872B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply terminal
- display device
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【産業上の利用分野】
本発明は、電極の電位を周期的にシフトさせる表示用駆動回路および表示装置に関する。
【0002】
【従来の技術】
近年では、液晶表示装置に代表される平面表示装置が薄型軽量、さらに低消費電力という利点からかなり普及しつつある。一般的な液晶表示装置は、液晶組成物がアレイ基板および対向基板間に保持される構造を有する。アレイ基板および対向基板は例えば各々絶縁性および光透過性を有し、液晶セルがアレイ基板と対向基板との間隙に液晶組成物を充填して形成される。アレイ基板は複数の画素電極のマトリスクアレイと、これら画素電極の行に沿ってそれぞれ形成される複数の走査線と、これら画素電極の列に沿ってそれぞれ形成され複数の信号線と、複数の画素電極のマトリスクアレイを全体的に覆う第1配向膜とを有する。複数の走査線はそれぞれ画素電極の行を選択し、複数の信号線はそれぞれ選択行の画素電極に信号電圧を印加するために設けられる。対向基板は複数の画素電極のマトリクスアレイに対向するコモン電極と、このコモン電極を全体的に覆う第2配向膜とを有する。第1および第2配向膜は画素電極およびコモン電極間に電位差がないときに液晶セル内の液晶分子をツイストネマチック(TN)配向させるために設けられる。偏光が一方の基板側から液晶層に入射すると、この偏光が液晶層の厚さ方向に配列される液晶分子のねじれに沿って旋回し、他方の基板へ導かれ、さらに偏光板を介して選択的に透過される。電位差が画素電極およびコモン電極間に与えられると、液晶分子が画像が表示される基板表面に平行な平面からこの電位差に比例した角度だけチルトアップし、偏光の透過率を変化させる。
【0003】
アクティブマトリクス型液晶表示装置では、複数の薄膜トランジスタ(TFT)が走査線および信号線の交差位置に隣接してそれぞれ形成され、各々対応する画素電極を選択的に駆動するスイッチング素子として用いられる。各TFTのゲートは1走査線に接続され、ドレインは1信号線に接続され、ソースは1画素電極に接続される。このTFTは走査線からの走査パルスの立ち上がりに伴って導通したときに信号線からの信号電圧を画素電極に供給する。画素電極およびコモン電極間の液晶容量CLCには電位差が充電され、TFTが走査パルスの立ち下がりに伴って非導通となった後も保持される。
【0004】
ところで、電界方向が一方向に維持されると、液晶以外の物質がこの電界によって液晶セル内を移動し、一方の電極側に集まってしまう。これは液晶セルの寿命を短縮する原因となる。従来、この解決策として、例えば1フレーム期間毎に電界方向を反対方向にするためにコモン電極の電位を基準電位として信号電圧を極性反転させる技術が知られる。さらに、信号電圧の極性反転はフリッカーを低減するために例えば1水平走査期間毎にも行われることがある。コモン電極駆動回路はこの信号電圧振幅の増大を回避する目的で積極的に基準電位をシフトさせるために用いられ、コモン電極の電位はコモン電極駆動回路から発生されるコモン電圧VCOMにより制御される。この場合、信号電圧はその中心レベルを基準にしてレベル反転され、コモン電圧VCOMはこの信号電圧のレベル反転毎に高レベルVCOMHおよび低レベルVCOMLの一方から他方に反転される。但し、画素電極の電位はTFTが非導通になったときにゲート・ソース間容量CGSの影響を受ける。すなわち、画素電極上の電荷が容量CGSを充電するために移動し、これが画素電極の電位を所定レベルVP(1.3V程度)だけ変動させてしまう。TFTがNチャネル型であって信号電圧が0Vから+5Vの範囲で変化する場合には、高レベルVCOMHを+3.7Vに設定し、低レベルVCOMLを−1.3Vに設定する必要がある。
【0005】
【発明が解決しようとする課題】
従来のコモン電極駆動回路は上述のようなコモン電圧VCOMをプッシュプル回路から得ている。このプッシュプル回路は、+3.7Vの高レベルVCOMHを出力するために正の電源端子および出力端子間に接続されるNPNトランジスタと、−1.3Vの低レベルVCOMLを出力するために出力端子および負の電源端子間に接続されるPNPトランジスタを有し、これらトランジスタのベースに供給される極性反転信号POLに応じて高レベルVCOMHおよび低レベルVCOMLの一方が選択される。トランジスタのベースエミッタ間電圧VBEに対応する電圧降下を考慮すると、正および負の電源端子の電圧はそれぞれ+6.5V、−5V程度に固定されなければならない。しかし、これら電源電圧はコモン電極駆動回路を除いて表示装置で使用されない。従って、これら電源電圧の使用が通常+5Vに設定される外部供給電圧から表示装置に必要とされる様々な電源電圧を生成するDC/DCコンバータの構造を複雑化する結果となる。また、電圧VBEに対応する電圧降下は電力損失となる。
【0006】
本発明の目的は、電源電圧レベルを制約することなく電力損失を低減できる表示装置用駆動回路および表示装置を提供することにある。
【0007】
【課題を解決するための手段】
本発明の目的は、第1電源端子および第2電源端子間に直列に接続されるCMOSトランジスタを有し、これらCMOSトランジスタを所定周期で交互に導通させ、これらCMOSトランジスタの接続点の電圧を表示装置の駆動電圧として出力するインバータ部と、第1電源端子からインバータ部に印加される第1電圧および第2電源端子からインバータ部に印加される第2電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備える表示装置用駆動回路により達成される。
【0008】
さらに、本発明の目的は第1絶縁基板上に第1電極が配置された第1電極基板と、第2絶縁基板上に第2電極電極が配置された第2電極基板と、第1および第2電極基板間に保持される光変調層と、第1電極を駆動する第1電極駆動回路と、第2電極を駆動する第2電極駆動回路とを備えた表示装置において、第2電極駆動回路は、第1電源端子と第2電源端子との間に直列に接続されるCMOSトランジスタを所定周期で交互に導通させてCMOSトランジスタの接続点の電圧を第2電極に出力するインバータ部と、第1電源端子に第1電圧を供給し第2電源端子に第2電圧をそれぞれ供給する電圧供給部とを含み、電圧供給部は外部から供給される電源電圧を抵抗分割して第1電圧および第2電圧と成す抵抗分割手段を備える表示装置により達成される。
【0009】
【作用】
この表示装置用駆動回路では、インバータ部が第1電源端子および第2電源端子間に直列に接続されるCMOSトランジスタを有し、可変電圧降下手段が第1電源端子からインバータ部に印加される第1電圧および第2電源端子からインバータ部に印加される第2電圧の少なくとも一方を所望レベルに調整する。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、電源電圧は可変電圧降下手段によって調整されるため、安定化された状態で電源端子に供給される必要がない。このため、表示装置に供給される外部電源電圧あるいは表示装置において外部電源電圧から生成される様々な電源電圧をこの駆動回路の電源電圧とすることができる。いいかえれば、この駆動回路だけに使用されるような電源電圧を表示装置において生成する必要をなくすことができる。
【0010】
この表示装置では、インバータ部が第1電源端子と第2電源端子との間に直列に接続されるCMOSトランジスタを所定周期で交互に導通させてCMOSトランジスタの接続点の電圧を第2電極に出力し、電圧供給部が第1電源端子に第1電圧を供給し第2電源端子に第2電圧をそれぞれ供給する。電圧供給部の抵抗分割手段は外部から供給される電源電圧を抵抗分割して第1電圧および第2電圧とする。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、第1電圧および第2電圧が抵抗分割により得られるため、様々な電源電圧を表示装置の電源電圧とすることができる。いいかえれば、不必要に多くの電源電圧に生成する必要をなくすことができる。
【0011】
【実施例】
以下、本発明の第1実施例に係るコモン電極駆動回路を図面を参照して説明する。図1はこのコモン電極駆動回路の回路構成を示し、図2はこのコモン電極駆動回路を使用するアクティブマトリクス型液晶表示装置の回路構成を概略的に示す。
【0012】
図2に示す液晶表示装置は、例えばカラー表示可能なノーマリホワイトモードの液晶パネル10と、この液晶パネル10に電気的に接続されるXドライバ12およびYドライバ14と、これらXドライバ12およびYドライバ14を制御する液晶コントローラ16とを備える。
【0013】
液晶パネル10は、光透過性を有するアレイ基板および対向基板間に液晶組成物が保持される従来と同様な構造を有する。アレイ基板は(640×3)×480個の画素電極20のマトリスクアレイと、これら画素電極20の行に沿ってそれぞれ形成される走査線Y1からY480と、これら画素電極20の列に沿ってそれぞれ形成され信号線X1からX640×3と、これら画素電極20のマトリスクアレイを全体的に覆う第1配向膜とを有する。走査線Y1からY480はそれぞれ画素電極20の行を選択し、信号線X1からX640×3はそれぞれ選択行の画素電極20に信号電圧を印加するために設けられる。対向基板は画素電極20のマトリクスアレイに対向するコモン電極22と、このコモン電極22を全体的に覆う第2配向膜とを有する。第1および第2配向膜は画素電極20およびコモン電極22間に電位差がないときに液晶セル内の液晶分子をツイストネマチック(TN)配向させるために設けられる。アレイ基板および対向基板の外側表面には、互いに直交する向きに設定される2枚の偏光板が貼り付けられている。
【0014】
アレイ基板については、(640×3)×480個の薄膜トランジスタ(TFT)24がさらに走査線Y1からY480および信号線X1からX640×3の交差位置に隣接してそれぞれ形成され、各々対応する画素電極20を選択的に駆動するスイッチング素子として用いられる。各TFT24のゲートは走査線Y1からY480のうちの1本に接続され、ドレインは信号線X1からX640×3のうちの1本に接続され、ソースは全画素電極20のうちの1個に接続される。また、補助容量線26が画素電極20の行に沿って形成される。各画素電極20はコモン電極22との容量結合により液晶容量CLCを形成し、補助容量線26との容量結合により補助容量CSを形成する。また、各TFT24のゲートおよびソースはこれらの間に形成される寄生容量CGSを不可避的に持つ。
【0015】
液晶コントローラ16は外部から画素単位に供給される階調データを受け取り、階調データの供給タイミングに同期してスタートパルスSTおよびシフトクロックCKを発生し、階調データをスタートパルスSTおよびシフトクロックCKと共にXドライバ12に供給する。スタートパルスSTは1水平走査期間毎に発生され、シフトクロックCKはスタートパルスSTに同期して順次に供給される640×3個の階調データの各供給タイミング毎に発生される。液晶コントローラ16はさらに1水平走査期間毎に走査線Y1からY480のうちの1本を選択する選択信号を発生し、これをYドライバ14に供給する。シフトクロックCKは階調データが外部から供給されなくなったときに停止される。この場合、液晶組成物の劣化を防止するよう液晶コントローラ16は完全な黒を表す所定値に固定された階調データをXドライバ12に供給し、これと同時に0Vから+5Vに立ち上がるシャットダウン信号SHUTを図1に示すコモン電極駆動回路に供給する。また、液晶コントローラ16は画素電極のフレーム反転駆動およびライン反転駆動を行うために1フレーム期間および1水平走査期間毎に交互に0Vおよび+5Vの一方から他方に変化する極性反転信号POLをXドライバ12に供給する。この極性反転信号POLは図1に示すコモン電極駆動回路にも供給される。
【0016】
Xドライバ12は640×3段のシフトレジスタ、A/D変換器、および640×3個のラッチ回路等で構成される。シフトレジスタはシフトクロックCKに応答してスタートパルスSTを後段に転送する。A/D変換器はシフトクロックCKに応答し、電源電圧+VDD(+5V)から得られる0Vから+5Vまでの範囲において階調データを信号電圧レベルに変換する。640×3個のラッチ回路は各々シフトレジスタの対応段に転送されたスタートパルスSTに応答してA/D変換器の出力をラッチし、液晶コントローラ16から次に供給されるスタートパルスSTに応答してラッチ電圧を信号電圧としてそれぞれ信号線X1からX640×3に持続的に供給する。尚、階調データが液晶コントローラ16によって所定値に固定された場合、A/D変換器はこの階調データを+5Vの信号電圧レベルに変換する。また、A/D変換器は液晶コントローラ16から供給される極性反転信号POLが+5Vであるときに階調データから変換される信号電圧レベルを0Vから+5Vの範囲の中心レベルである+2.5Vを基準にして反転する。
【0017】
Yドライバ14は液晶コントローラ16からの選択信号に基づいて走査線Y1からY480を順次選択し、電源電圧−VOFFに等しい−12Vから電源電圧+VONに等しい+19Vに立ち上がる走査パルスを選択走査線に供給する。非選択走査線の電位は電源電圧−VOFFに等しい−12Vに維持される。
【0018】
各TFT24は対応走査線からの走査パルスの立ち上がりに伴って導通したときに対応信号線からの信号電圧を画素電極20に供給する。画素電極20およびコモン電極22間の液晶容量CLCおよび画素電極20および補助容量線26間の補助容量CSはこの信号電圧によって充電される。TFT24は走査パルスの立ち下がりに伴って非導通となるが、画素電極20の電位はこの後もコモン電極22の電位を基準にして保持され、TFT24が1フレーム期間後に再び導通したときにキャンセルされる。
【0019】
図1に示すコモン電極駆動回路は図2に示す液晶パネルのコモン電極22および補助容量線26を駆動するために上述の液晶表示装置に組み込まれる。この液晶表示装置では、図1に示すように+5Vの電源電圧がコンピュータ等から外部電源端子VEXを介してDC/DCコンバータCNVおよび電源端子+VDDに供給される。DC/DCコンバータCNVは外部電源端子VEXからの+5Vの電源電圧を安定な+19V、−12V、および−3Vの電源電圧に変換し、それぞれ電源端子+VON、−VOFF、および−VEEに供給する。コモン電極駆動回路は電源端子+VON、−VEE、+VDDに供給される+19V、−3Vおよび+5Vの電源電圧で動作する。ここで、+19Vおよび−3Vの電源電圧はDC/DCコンバータCNVにより安定化されているが、+5Vの電源電圧は外部電源端子VEXから直接供給されるため安定化されていない。言い換えると、製品間で+5Vの電源電圧にはばらつきが生じる。
【0020】
コモン電極駆動回路は図1に示すようにMOSトランジスタTR1−TR4、固定抵抗R1−R10、平滑コンデンサC1およびC2、可変抵抗VR1およびVR2、オペアンプOP1−OP4、並びにマルチプレクサMPXを有する。MOSトランジスタTR1およびTR3はPチャネル型で構成され、MOSトランジスタTR2およびTR4はNチャネル型で構成される。オペアンプOP1−OP4は+5Vおよび−3Vの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサMPXは例えば+5Vの電源電圧で動作するHC4053型で構成される。
【0021】
PチャネルMOSトランジスタTR1のカレントパスは電源端子+VDDおよび抵抗R9の一端間に接続され、PチャネルMOSトランジスタTR3のカレントパスは抵抗R9の他端およびコモン電圧出力端子VCOM間に接続される。NチャネルMOSトランジスタTR4のカレントパスはコモン電圧出力端子VCOMおよび抵抗R10の一端間に接続され、NチャネルMOSトランジスタTR2のカレントパスは抵抗R10の他端および電源端子−VEE間に接続される。MOSトランジスタTR3およびTR4はマルチプレクサMPXによって制御されるゲート電圧に応じて相補的な関係で導通し、電源端子+VDDからMOSトランジスタTR1および抵抗R9を介して印加される正電圧(VCOMH)および電源端子−VEEからMOSトランジスタTR2および抵抗R10を介して印加される負電圧(VCOML)の一方をコモン電圧出力端子VCOMに出力するCMOSインバータを構成する。平滑コンデンサC1はCMOSインバータに印加される正電圧を平滑化するためMOSトランジスタTR1と抵抗R9との接続点および接地端子(0V)間に接続される。平滑コンデンサC2はCMOSインバータに印加される負電圧を平滑化するためにMOSトランジスタTR4と抵抗R10との接続点および接地端子間に接続される。
【0022】
マルチプレクサMPXは図2に示す液晶コントローラ16からの極性反転信号POLが+5Vに立ち上がったときに電源端子−VEEから得られる−3Vの電源電圧を選択し、この極性反転信号POLが0Vに立ち上がったときに電源端子+VDDから得られる+5Vの電源電圧を選択し、こうして選択される電圧をゲート電圧としてMOSトランジスタTR3およびTR4に供給する。また、マルチプレクサMPXは液晶コントローラ16からのシャットダウン信号SHUTが+5Vに立ち上がったときに電源端子−VEEから得られる−3Vの電源電圧を選択し、シャットダウン信号SHUTが0Vに立ち下がったときにオペアンプOP1の出力電圧を選択し、こうして選択された電圧をゲート電圧としてMOSトランジスタTR1に供給し、さらにMOSトランジスタTR3およびTR4にも供給する。
【0023】
オペアンプOP1−OP4は各々非反転入力端子および反転入力端子間の電位差に応じた出力電圧を出力端子から発生する。オペアンプOP1の出力端子はマルチプレクサMPXに接続され、オペアンプOP1の出力端子はMOSトランジスタTR2のゲートに接続される。オペアンプOP1の非反転入力端子は抵抗R9とMOSトランジスタTR3との接続点に抵抗R6を介して接続され、オペアンプOP2の非反転入力端子は抵抗R10とMOSトランジスタTR4との接続点に抵抗R8を介して接続される。抵抗R3は電源端子+VDDおよび可変抵抗VR2の一端間に接続され、抵抗R4は可変抵抗VR2の他端および接地端子間に接続され、可変抵抗VR2の中間タップはオペアンプOP1の反転入力端子およびオペアンプOP2の反転入力端子に接続される。オペアンプOP3の出力端子は抵抗R5を介してオペアンプOP1の非反転入力端子に接続されると共に、オペアンプOP3の反転入力端子に接続される。オペアンプOP4の出力端子は抵抗R7を介してオペアンプOP2の非反転入力端子に接続されると共に、オペアンプOP4の反転入力端子に接続される。抵抗R1は電源端子−VEEおよびオペアンプOP3の非反転入力端子間に接続され、可変抵抗VR1はオペアンプOP3の非反転入力端子およびオペアンプOP4の非反転入力端子間に接続され、抵抗R2はオペアンプOP4の非反転入力端子および電源端子+VON間に接続される。可変抵抗VR1の中間タップは可変抵抗VR1の一端に接続される。
【0024】
すなわち、抵抗R3、可変抵抗VR2、および抵抗R4は電源端子+VDDおよび接地端子間の電圧を抵抗比により分圧する分圧回路を構成し、コモンセンター電圧VCOMC、すなわちコモン電圧VCOMの高レベルVCOMHおよび低レベルVCOMLの平均を設定するために用いられる。他方、抵抗R1、可変抵抗VR1、および抵抗R2は電源端子−VEEおよび+VON間の電圧を抵抗比により分圧する分圧回路を構成し、コモン電圧VCOMの振幅VCOM(p−p)、すなわち高レベルVCOMHおよび低レベルVCOMLの差を設定するために用いられる。
【0025】
ここで、実際VCOMH、VCOML、VCOMC、およびVCOM(p−p)の値について説明する。この実施例の液晶パネル10では、信号電圧が電源端子+VDDの電圧から生成され、階調データに応じて0Vから+5Vの範囲で変化する。図4に示すように、例えば走査線Y1がYドライバ14からの走査パルスにより−12Vから+19Vに立ち上がると、対応TFT24が導通し、Xドライバ12から第1信号線Y1に供給される信号電圧を対応画素電極20に印加する。このとき、信号電圧が+5Vであると、画素電極20の画素電位は+5Vまで変化する。ところが、TFT24のゲートおよびソース、さらには画素電極および走査線はこれらの間に形成される寄生容量CGSを持つため、TFT24が非導通になったときに、画素電極20上の電荷が容量CGSを充電するために移動し、これが画素電極20の電位を所定レベルVP(1.3V程度)だけ低下させ、+3.7Vにしてしまう。また、信号電圧のレベル変換がフレーム反転駆動およびライン反転駆動のために行われた場合には、画素電極20の画素電位0Vとなる。この場合、TFT24が非導通になった後寄生容量CGSのためにさらに所定レベルVP(1.3V程度)だけ低下し、−1.3Vにしてしまう。画素電極20およびコモン電極22間に必要とされる5Vの電位差を得るため、VCOMHはVP+3.7Vに設定され、VCOMLは−1.3Vに設定される。この場合、VCOM(p−p)は+5Vに設定され、VCOMCは+1.2Vに設定される。
【0026】
例えば抵抗R5,R6,R7およびR8の抵抗値をそれぞれ次の関係を満足するよう選定する。
【0027】
R5:R6=R7:R8 …(1)
コモン電圧VCOMの高レベルVCOMHおよび低レベルVCOMLはそれぞれMOSトランジスタTR1のソース電圧およびMOSトランジスタTR4のソース電圧に等しい。これらVCOMH、VCOML、VCOMC、およびVCOM(p−p)はオペアンプOP1およびOP2の各反転入力電圧V0、オペアンプOP3の出力電圧V1、およびオペアンプOP4の出力電圧V2を用いて次のように表される。
【0028】
ところで、電圧V0は電源端子+VDDの電圧変動により変化し、図3に示す関係でコモンセンター電圧VCOMCを設定する。すなわち、電源端子+VDDおよび接地端子間の電圧は抵抗R3、可変抵抗VR2、および抵抗R4の分圧回路によって分圧されるため、電圧V0の変動率はこの分圧回路の分圧比(抵抗比)に依存する。このため、電圧V0はコモンセンター電圧VCOMCが電源端子+VDDの電圧変動時に液晶パネル10の種類によって決まる最適値にシフトするよう予め決定される。電圧V1およびV2は液晶パネル10にそれぞれ固有のVCOM(p−p)およびVCOMCと、電源電圧変動時にコモンセンター電圧VCOMCを最適値とする電圧V0、および式(4)および式(5)から決定される。抵抗R1およびR2はこうして決定された電圧V1およびV2が得られるように選定される。
【0029】
実際の抵抗値としては、抵抗R1=8.2kΩ,R2=68kΩ,R3=47kΩ,R4=6.8kΩ,R5=4.7kΩ,R6=4.7kΩ,VR1=22kΩ,VR2=47kΩに選定されている。
【0030】
ここで、このコモン電極駆動回路の動作を説明する。
【0031】
オペアンプOP3およびOP4は可変抵抗VR1でコモン電圧振幅VCOM(p−p)を設定した分圧回路によって分圧された電圧に応じた出力電圧を低インピーダンス化してそれぞれ出力する。オペアンプOP1の非反転入力端子は抵抗R5を介して供給されるオペアンプOP3の出力電圧および抵抗R6を介して供給されるMOSトランジスタTR3のソース電圧に応じた電位に設定され、オペアンプOP1の反転入力端子は可変抵抗VR2でコモンセンター電圧VCOMCを設定した分圧回路によって分圧された電圧に応じた電位に設定される。オペアンプOP1はこれらの電位差に応じた出力電圧を発生し、マルチプレクサMPXに供給する。マルチプレクサMPXはシャットダウン信号SHUTが0Vに維持されるときこのオペアンプOP1の出力電圧をゲート電圧としてMOSトランジスタTR1に供給する。これにより、MOSトランジスタTR1での電圧降下が制御され、MOSトランジスタTR3のソース電圧を上述のVCOMHに安定化する。他方、オペアンプOP2の非反転入力端子は抵抗R7を介して供給されるオペアンプOP4の出力電圧および抵抗R8を介して供給されるMOSトランジスタTR4のソース電圧に応じた電位に設定され、オペアンプOP2の反転入力端子の電位は上述のコモンセンター電圧VCOMCが得られるように可変抵抗VR2を調整した分圧回路からの電圧に応じた電位に設定される。オペアンプOP2はこれらの電位差に応じた出力電圧を発生し、この出力電圧をゲート電圧としてMOSトランジスタTR2に供給する。これにより、MOSトランジスタTR1での電圧降下が制御されMOSトランジスタTR3のソース電圧を上述のVCOMLに安定化する。
【0032】
マルチプレクサMPXは極性反転信号POLが画素電極20の画素電位のレベル反転に伴って変化する毎にゲート電圧をMOSトランジスタTR3のゲート電圧を−3Vおよび+5Vの一方から他方に変化させる。MOSトランジスタTR3はゲート電圧が−3Vに設定されたときに導通し、ゲート電圧が+5Vに設定されたときに非導通となる。また、MOSトランジスタTR4はゲート電圧が+5Vに設定されたときに導通し、ゲート電圧が−3Vに設定されたときに非導通となる。すなわち、安定な+3.7VのVCOMHおよび安定な−1.3VのVCOMLがそれぞれMOSトランジスタTR3およびTR4を介して交互にコモン電圧端子VCOMに印加される。これにより、液晶セル内の電界方向は画素電極20およびコモン電極22間の電位差を変化させずに逆転される。
【0033】
もし、電源端子+VDDの電源電圧が変動すると、オペアンプOP1およびOP2の非反転入力端子の電位がこの電圧変動に伴って変化し、コモンセンター電圧VCOMCが最適値にシフトし、VCOMHおよびVCOMLがこのコモンセンター電圧VCOMCのシフトに対応してシフトする。
【0034】
また、シャットダウン信号SHUTがシフトクロックCKの停止に伴って+5Vに変化すると、マルチプレクサMPXは−3Vのゲート電圧をMOSトランジスタTR1,TR3,およびTR4に供給する。このため、コモン電圧VCOMがMOSトランジスタTR1およびTR3を介して+5Vに設定される。
【0035】
上述の実施例のコモン電極駆動回路では、CMOSインバータが電源端子+VDDおよび電源端子−VEE間に直列に接続されるCMOSトランジスタTR3およびTR4を有し、オペアンプOP1およびMOSトランジスタTR1のフィードバックループが可変電圧降下手段として電源端子+VDDからCMOSインバータに印加される正電圧および負電源端子−VEEからCMOSインバータに印加される負電圧をそれぞれを所望レベルVCOMHおよびVCOMLに調整する。この場合、CMOSインバータでの電圧降下がほとんど生じないため、液晶表示装置のDC/DCコンバータCNVから得られるVCOMHおよびVCOMLに近い+5Vおよび−3Vを利用することができ、これによりコモン電極駆動回路の電力損失を低減できる。さらに、電源端子+VDDおよび−VEEの電源電圧は可変電圧降下手段によって調整されるため、安定化された状態でこの電源端子+VDDに供給される必要がない。従って、液晶表示装置に供給される外部電源電圧あるいは液晶表示装置において外部電源電圧から生成される様々な電源電圧をこのコモン電極駆動回路の電源電圧とすることができる。いいかえれば、コモン電極駆動回路だけに使用されるような電源電圧を液晶表示装置において生成する必要をなくすことができる。
【0036】
また、この実施例では、液晶パネル10においてVCOMHおよびVCOMLの差が適切となるようにVR1を調整することよりコモン電圧振幅VCOM(p−p)を設定し、液晶パネル10においてフリッカーが無くなるようにVR2の調整することによりコモンセンター電圧VCOMCを設定すれば、この後で電源端子+VDDの電圧が変動しても、コモンセンター電圧VCOMCがこの電圧変動に応じてシフトされる。このため、フリッカーが電源端子+VDDの電圧変動のために発生することを防止できる。
【0037】
さらに、この実施例では、シフトクロックCKが液晶表示装置において停止したときに、コモン電圧VCOMがこのときの信号電圧+5Vに等く設定されるため、不必要な直流電圧の印加から液晶セルを保護することができる。
【0038】
次に、本発明の第2実施例に係るコモン電極駆動回路を図5を参照して説明する。このコモン電極駆動回路は第1実施例と同様に図2に示す液晶パネル10のコモン電極22を駆動するために上述の液晶表示装置に組み込まれる。この実施例は、コモン電極駆動回路専用の電源電圧を液晶表示装置のDC/DCコンバータCNVにおいて生成することが許される場合に適用される。尚、このコモン電極駆動回路は以下に述べることを除いて第1実施例と同様に構成される。第1実施例と共通部分は図5において同一参照符号で示され、その説明が省略される。
【0039】
液晶表示装置では、図5に示すように+5Vの電源電圧がコンピュータ等から外部電源端子VEXを介してDC/DCコンバータCNVおよび電源端子+VDDに供給される。DC/DCコンバータCNVは外部電源端子VEXからの+5Vの電源電圧を安定な+19V、−12V、−1.3Vおよび−3Vの電源電圧に変換し、それぞれ電源端子+VON、−VOFF、−VBBおよび−VEEに供給する。コモン電極駆動回路は電源端子−VBB、−VEE、+VDDに供給される−1.3V、−3Vおよび+5Vの電源電圧で動作する。ここで、−3Vの電源電圧はDC/DCコンバータCNVにより安定化されているが、+5Vの電源電圧は外部電源端子VEXから直接供給されるため安定化されていない。また、DC/DCコンバータCNVはVCOMLに等しい−1.3Vの電源電圧が外部電源端子VEXから供給される電源電圧の変動に対応して変化し、この変化の割合が調整信号ADJによって可変できるよう構成される。電源端子−VBBの電源電圧の変化割合はフリッカー現象を生じさせなくするために信号電圧の中心レベルに対応して適切に調整される。
【0040】
図5に示すコモン電極駆動回路はMOSトランジスタTR1,TR3およびTR4、固定抵抗R3,R6,R9、平滑コンデンサC1、可変抵抗VR、オペアンプOP1、マルチプレクサMPX、並びにツェナーダイオードZDを有する。MOSトランジスタTR1およびTR3はPチャネル型で構成され、MOSトランジスタTR4はNチャネル型で構成される。オペアンプOP1は+5Vおよび−1.3Vの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサMPXは例えば+5Vの電源電圧で動作するHC4053型で構成される。
【0041】
このコモン電極駆動回路では、抵抗R3が電源端子+VDDおよびオペアンプOP1の反転入力端子間に接続され、ツェナーダイオードZDがコモン電圧振幅の基準を設定するためにオペアンプOP1の反転入力端子および電源端子−VBB間に逆方向接続される。オペアンプOP1の非反転入力端子は抵抗R9とMOSトランジスタTR3との接続点に抵抗R6を介して接続され、さらにコモン電圧振幅を調整するための可変抵抗VRを介して電源端子−VBBに接続される。可変抵抗VRの中間タップは可変抵抗VRの一端に接続される。MOSトランジスタTR4のカレントパスはコモン電極出力端子VCOMおよび電源端子−VBB間に接続される。オペアンプOP1の反転入力端子は電源端子−VBBよりもツェナーダイオードZDのツェナー電圧VD1だけ高い電位に設定され、オペアンプOP1の非反転入力端子は抵抗R6および可変抵抗VRによって分圧された電位に設定される。
【0042】
MOSトランジスタTR3のソース電圧はコモン電圧VCOMの高レベルVCOMHとして用いられ、次のように表される。
【0043】
VCOMH=VCOML+(1+R6/VR1)VD1 …(6)
すなわち、VCOMHおよびVCOMLの差は可変抵抗VR1を調整することにより設定される。
【0044】
動作において、オペアンプOP1は非反転入力端子の電位が反転入力端子の電位に等しくなるような出力電圧を発生し、マルチプレクサMPXに供給する。マルチプレクサMPXはシャットダウン信号SHUTが0Vに維持されるときこのオペアンプOP1の出力電圧をゲート電圧としてMOSトランジスタTR1に供給する。これにより、MOSトランジスタTR1での電圧降下が制御され、MOSトランジスタTR3のソース電圧を上述のVCOMHに安定化する。
【0045】
マルチプレクサMPXは極性反転信号POLが画素電極20の画素電位のレベル反転に伴って変化する毎にゲート電圧をMOSトランジスタTR3のゲート電圧を−3Vおよび+5Vの一方から他方に変化させる。MOSトランジスタTR3はゲート電圧が−3Vに設定されたときに導通し、ゲート電圧が+5Vに設定されたときに非導通となる。また、MOSトランジスタTR4はゲート電圧が+5Vに設定されたときに導通し、ゲート電圧が−3Vに設定されたときに非導通となる。すなわち、安定な+3.7VのVCOMHおよび安定な−1.3VのVCOMLがそれぞれMOSトランジスタTR3およびTR4を介して交互にコモン電圧端子VCOMに印加される。これにより、液晶セル内の電界方向は画素電極20およびコモン電極22間の電位差を変化させずに逆転される。
【0046】
もし、電源端子+VDDの電源電圧が変動すると、電源端子−VBBの電位がこの電圧変動に伴って変化し、コモンセンター電圧VCOMCが最適値にシフトし、VCOMHおよびVCOMLがこのコモンセンター電圧VCOMCのシフトに対応してシフトする。
【0047】
また、シャットダウン信号SHUTがシフトクロックCKの停止に伴って+5Vに変化すると、マルチプレクサMPXは−3Vのゲート電圧をMOSトランジスタTR1,TR3,およびTR4に供給する。このため、コモン電圧VCOMがMOSトランジスタTR1およびTR3を介して+5Vに設定される
上述の第2実施例によれば、少ない部品数でコモン電極駆動回路を構成することができ、かつ第1実施例と同様の効果が得られる。
【0048】
尚、本発明は上述の実施例に限定されず、その要旨を逸脱しない範囲で様々に変形することができる。
【0049】
【発明の効果】
本発明によれば、電源電圧レベルを制約することなく電力損失を低減することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係るコモン電極駆動回路の構成を示す回路図である。
【図2】図1に示すコモン電極駆動回路が組み込まれる液晶表示装置の構成を概略的にを示す回路図である。
【図3】図1に示すコモン電極駆動回路において電源電圧+VDDに依存するコモンセンター電圧を示すグラフである。
【図4】図1に示すコモン電極駆動回路の動作を説明するためのタイムチャートである。
【図5】本発明の第2実施例に係るコモン電極駆動回路の構成を示す回路図である。
【符号の説明】
OP1−OP4…オペアンプ、TR1−TR4…MOSトランジスタ、MPX…マルチプレクサ、R1−R10…固定抵抗、VR1,VR2…可変抵抗。
Claims (9)
- 第1電源端子および第2電源端子間に直列に接続されるCMOSトランジスタを有し、これらCMOSトランジスタを所定周期で交互に導通させ、これらCMOSトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第1電源端子から前記インバータ部に印加される第1電圧および前記第2電源端子から前記インバータ部に印加される第2電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、前記可変電圧降下手段は前記第1電源端子および前記インバータ部間に挿入されるPチャネルMOSトランジスタと、前記インバータ部に印加される第1電圧に応じてこのPチャネルMOSトランジスタのゲート電圧を制御するレールトゥレールオペアンプとを含むことを特徴とする表示装置用駆動回路。
- 前記可変電圧降下手段はさらに前記負電源端子および前記インバータ部間に挿入されるNチャネルMOSトランジスタと、前記インバータ部に印加される負電圧に応じてNチャネルMOSトランジスタのゲート電圧を制御するオペアンプとを含むことを特徴とする請求項1に記載の表示装置用駆動回路。
- 第1電源端子および第2電源端子間に直列に接続されるCMOSトランジスタを有し、これらCMOSトランジスタを所定周期で交互に導通させ、これらCMOSトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第1電源端子から前記インバータ部に印加される第1電圧および前記第2電源端子から前記インバータ部に印加される第2電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、前記コモン電極に対向する画素電極に印加される信号電圧を得るために用いられる前記第1電源端子の電源電圧が変動したときにこの変動に対応して前記駆動電圧のセンタレベルおよび振幅をシフトさせる電圧修正手段をさらに備えることを特徴とする表示装置用駆動回路。
- 第1電源端子および第2電源端子間に直列に接続されるCMOSトランジスタを有し、これらCMOSトランジスタを所定周期で交互に導通させ、これらCMOSトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第1電源端子から前記インバータ部に印加される第1電圧および前記第2電源端子から前記インバータ部に印加される第2電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、クロック停止時に前記コモン電極およびこのコモン電極に対向する画素電極間の電界をキャンセルするために前記コモン電圧を前記画素電極に印加される信号電圧に等しい電圧に固定する液晶保護手段をさらに備えることを特徴とする表示装置用駆動回路。
- 第1絶縁基板上に画素電極が配置された第1電極基板と、第2絶縁基板上に前記画素電極に対向するコモン電極が配置された第2電極基板と、前記第1および第2電極基板間に保持される光変調層と、前記画素電極を駆動する第1電極駆動回路と、前記コモン電極を駆動する第2電極駆動回路とを備えた表示装置において、
前記第2電極駆動回路は、第1電源端子と第2電源端子との間に直列に接続されるCMOSトランジスタを所定周期で交互に導通させてCMOSトランジスタの接続点の電圧をコモン電極に出力するインバータ部と、前記第1電源端子に第1電圧を供給し前記第2電源端子に第2電圧をそれぞれ供給する電圧供給部とを含み、
前記電圧供給部は外部から供給される電源電圧を抵抗分割して前記第1電圧および前記第2電圧と成す抵抗分割手段を備えることを特徴とする表示装置。 - 前記第1電極基板の前記画素電極は信号線および走査線にスイッチ素子を介して接続されマトリクス状に配列されて成ることを特徴とする請求項5に記載の表示装置。
- 前記信号線を駆動するXドライバおよび前記走査線を駆動するYドライバを含み、前記Xドライバは外部から供給される前記電源電圧に基づいて信号電圧を出力することを特徴とする請求項6に記載の表示装置。
- 前記抵抗分割手段は、前記電源電圧の変動に伴う前記画素電極の寄生容量に起因する電位変化量の変動に対して前記第1電圧と前記第2電圧が追従するよう前記第1電圧と第2電圧とを設定して成ることを特徴とする請求項7に記載の表示装置。
- 前記画素電極は前記コモン電極と共に前記第2電圧により駆動される補助容量線に容量結合していることを特徴とする請求項6に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15369295A JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15369295A JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH095704A JPH095704A (ja) | 1997-01-10 |
JP3575872B2 true JP3575872B2 (ja) | 2004-10-13 |
Family
ID=15568057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15369295A Expired - Fee Related JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3575872B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100590746B1 (ko) * | 1998-11-06 | 2006-10-04 | 삼성전자주식회사 | 서로다른공통전압을가지는액정표시장치 |
KR20020058653A (ko) * | 2000-12-30 | 2002-07-12 | 이형도 | 엘시디의 백라이트용 인버터 |
JP4400588B2 (ja) | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
-
1995
- 1995-06-20 JP JP15369295A patent/JP3575872B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH095704A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100777705B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
KR100272723B1 (ko) | 평면표시장치 | |
US5864328A (en) | Driving method for a liquid crystal display apparatus | |
CN100388344C (zh) | 图像显示装置 | |
TWI404027B (zh) | 顯示裝置及顯示方法 | |
CN210136714U (zh) | 公共电压驱动电路及显示装置 | |
JP4536190B2 (ja) | 液晶表示装置 | |
US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
JPH06289817A (ja) | 表示装置の駆動方法及び駆動回路 | |
JP3943687B2 (ja) | 表示装置 | |
KR100864491B1 (ko) | 액정 표시 장치의 구동 장치 | |
JP3307308B2 (ja) | 出力回路 | |
KR0180271B1 (ko) | 단순매트릭스형 액정표시소자 | |
JP3575872B2 (ja) | 表示装置用駆動回路および表示装置 | |
KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
KR20110045947A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
CN114267309B (zh) | 公共电压检测电路、显示模组和显示装置 | |
KR100368777B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
KR101015163B1 (ko) | 공통전압 발생회로 | |
JP2001272959A (ja) | 液晶表示装置 | |
JPH11194320A (ja) | 表示装置 | |
JP2003084718A (ja) | 液晶表示素子 | |
KR101528922B1 (ko) | 액정표시장치와 그 구동방법 | |
KR100900540B1 (ko) | 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치 | |
JPH0455889A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
LAPS | Cancellation because of no payment of annual fees |