JP3575872B2 - 表示装置用駆動回路および表示装置 - Google Patents
表示装置用駆動回路および表示装置 Download PDFInfo
- Publication number
- JP3575872B2 JP3575872B2 JP15369295A JP15369295A JP3575872B2 JP 3575872 B2 JP3575872 B2 JP 3575872B2 JP 15369295 A JP15369295 A JP 15369295A JP 15369295 A JP15369295 A JP 15369295A JP 3575872 B2 JP3575872 B2 JP 3575872B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply terminal
- display device
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電極の電位を周期的にシフトさせる表示用駆動回路および表示装置に関する。
【０００２】
【従来の技術】
近年では、液晶表示装置に代表される平面表示装置が薄型軽量、さらに低消費電力という利点からかなり普及しつつある。一般的な液晶表示装置は、液晶組成物がアレイ基板および対向基板間に保持される構造を有する。アレイ基板および対向基板は例えば各々絶縁性および光透過性を有し、液晶セルがアレイ基板と対向基板との間隙に液晶組成物を充填して形成される。アレイ基板は複数の画素電極のマトリスクアレイと、これら画素電極の行に沿ってそれぞれ形成される複数の走査線と、これら画素電極の列に沿ってそれぞれ形成され複数の信号線と、複数の画素電極のマトリスクアレイを全体的に覆う第１配向膜とを有する。複数の走査線はそれぞれ画素電極の行を選択し、複数の信号線はそれぞれ選択行の画素電極に信号電圧を印加するために設けられる。対向基板は複数の画素電極のマトリクスアレイに対向するコモン電極と、このコモン電極を全体的に覆う第２配向膜とを有する。第１および第２配向膜は画素電極およびコモン電極間に電位差がないときに液晶セル内の液晶分子をツイストネマチック（ＴＮ）配向させるために設けられる。偏光が一方の基板側から液晶層に入射すると、この偏光が液晶層の厚さ方向に配列される液晶分子のねじれに沿って旋回し、他方の基板へ導かれ、さらに偏光板を介して選択的に透過される。電位差が画素電極およびコモン電極間に与えられると、液晶分子が画像が表示される基板表面に平行な平面からこの電位差に比例した角度だけチルトアップし、偏光の透過率を変化させる。
【０００３】
アクティブマトリクス型液晶表示装置では、複数の薄膜トランジスタ（ＴＦＴ）が走査線および信号線の交差位置に隣接してそれぞれ形成され、各々対応する画素電極を選択的に駆動するスイッチング素子として用いられる。各ＴＦＴのゲートは１走査線に接続され、ドレインは１信号線に接続され、ソースは１画素電極に接続される。このＴＦＴは走査線からの走査パルスの立ち上がりに伴って導通したときに信号線からの信号電圧を画素電極に供給する。画素電極およびコモン電極間の液晶容量ＣＬＣには電位差が充電され、ＴＦＴが走査パルスの立ち下がりに伴って非導通となった後も保持される。
【０００４】
ところで、電界方向が一方向に維持されると、液晶以外の物質がこの電界によって液晶セル内を移動し、一方の電極側に集まってしまう。これは液晶セルの寿命を短縮する原因となる。従来、この解決策として、例えば１フレーム期間毎に電界方向を反対方向にするためにコモン電極の電位を基準電位として信号電圧を極性反転させる技術が知られる。さらに、信号電圧の極性反転はフリッカーを低減するために例えば１水平走査期間毎にも行われることがある。コモン電極駆動回路はこの信号電圧振幅の増大を回避する目的で積極的に基準電位をシフトさせるために用いられ、コモン電極の電位はコモン電極駆動回路から発生されるコモン電圧ＶＣＯＭにより制御される。この場合、信号電圧はその中心レベルを基準にしてレベル反転され、コモン電圧ＶＣＯＭはこの信号電圧のレベル反転毎に高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの一方から他方に反転される。但し、画素電極の電位はＴＦＴが非導通になったときにゲート・ソース間容量ＣＧＳの影響を受ける。すなわち、画素電極上の電荷が容量ＣＧＳを充電するために移動し、これが画素電極の電位を所定レベルＶＰ（１．３Ｖ程度）だけ変動させてしまう。ＴＦＴがＮチャネル型であって信号電圧が０Ｖから＋５Ｖの範囲で変化する場合には、高レベルＶＣＯＭＨを＋３．７Ｖに設定し、低レベルＶＣＯＭＬを−１．３Ｖに設定する必要がある。
【０００５】
【発明が解決しようとする課題】
従来のコモン電極駆動回路は上述のようなコモン電圧ＶＣＯＭをプッシュプル回路から得ている。このプッシュプル回路は、＋３．７Ｖの高レベルＶＣＯＭＨを出力するために正の電源端子および出力端子間に接続されるＮＰＮトランジスタと、−１．３Ｖの低レベルＶＣＯＭＬを出力するために出力端子および負の電源端子間に接続されるＰＮＰトランジスタを有し、これらトランジスタのベースに供給される極性反転信号ＰＯＬに応じて高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの一方が選択される。トランジスタのベースエミッタ間電圧ＶＢＥに対応する電圧降下を考慮すると、正および負の電源端子の電圧はそれぞれ＋６．５Ｖ、−５Ｖ程度に固定されなければならない。しかし、これら電源電圧はコモン電極駆動回路を除いて表示装置で使用されない。従って、これら電源電圧の使用が通常＋５Ｖに設定される外部供給電圧から表示装置に必要とされる様々な電源電圧を生成するＤＣ／ＤＣコンバータの構造を複雑化する結果となる。また、電圧ＶＢＥに対応する電圧降下は電力損失となる。
【０００６】
本発明の目的は、電源電圧レベルを制約することなく電力損失を低減できる表示装置用駆動回路および表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の目的は、第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、これらＣＭＯＳトランジスタを所定周期で交互に導通させ、これらＣＭＯＳトランジスタの接続点の電圧を表示装置の駆動電圧として出力するインバータ部と、第１電源端子からインバータ部に印加される第１電圧および第２電源端子からインバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備える表示装置用駆動回路により達成される。
【０００８】
さらに、本発明の目的は第１絶縁基板上に第１電極が配置された第１電極基板と、第２絶縁基板上に第２電極電極が配置された第２電極基板と、第１および第２電極基板間に保持される光変調層と、第１電極を駆動する第１電極駆動回路と、第２電極を駆動する第２電極駆動回路とを備えた表示装置において、第２電極駆動回路は、第１電源端子と第２電源端子との間に直列に接続されるＣＭＯＳトランジスタを所定周期で交互に導通させてＣＭＯＳトランジスタの接続点の電圧を第２電極に出力するインバータ部と、第１電源端子に第１電圧を供給し第２電源端子に第２電圧をそれぞれ供給する電圧供給部とを含み、電圧供給部は外部から供給される電源電圧を抵抗分割して第１電圧および第２電圧と成す抵抗分割手段を備える表示装置により達成される。
【０００９】
【作用】
この表示装置用駆動回路では、インバータ部が第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、可変電圧降下手段が第１電源端子からインバータ部に印加される第１電圧および第２電源端子からインバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、電源電圧は可変電圧降下手段によって調整されるため、安定化された状態で電源端子に供給される必要がない。このため、表示装置に供給される外部電源電圧あるいは表示装置において外部電源電圧から生成される様々な電源電圧をこの駆動回路の電源電圧とすることができる。いいかえれば、この駆動回路だけに使用されるような電源電圧を表示装置において生成する必要をなくすことができる。
【００１０】
この表示装置では、インバータ部が第１電源端子と第２電源端子との間に直列に接続されるＣＭＯＳトランジスタを所定周期で交互に導通させてＣＭＯＳトランジスタの接続点の電圧を第２電極に出力し、電圧供給部が第１電源端子に第１電圧を供給し第２電源端子に第２電圧をそれぞれ供給する。電圧供給部の抵抗分割手段は外部から供給される電源電圧を抵抗分割して第１電圧および第２電圧とする。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、第１電圧および第２電圧が抵抗分割により得られるため、様々な電源電圧を表示装置の電源電圧とすることができる。いいかえれば、不必要に多くの電源電圧に生成する必要をなくすことができる。
【００１１】
【実施例】
以下、本発明の第１実施例に係るコモン電極駆動回路を図面を参照して説明する。図１はこのコモン電極駆動回路の回路構成を示し、図２はこのコモン電極駆動回路を使用するアクティブマトリクス型液晶表示装置の回路構成を概略的に示す。
【００１２】
図２に示す液晶表示装置は、例えばカラー表示可能なノーマリホワイトモードの液晶パネル１０と、この液晶パネル１０に電気的に接続されるＸドライバ１２およびＹドライバ１４と、これらＸドライバ１２およびＹドライバ１４を制御する液晶コントローラ１６とを備える。
【００１３】
液晶パネル１０は、光透過性を有するアレイ基板および対向基板間に液晶組成物が保持される従来と同様な構造を有する。アレイ基板は（６４０×３）×４８０個の画素電極２０のマトリスクアレイと、これら画素電極２０の行に沿ってそれぞれ形成される走査線Ｙ１からＹ４８０と、これら画素電極２０の列に沿ってそれぞれ形成され信号線Ｘ１からＸ６４０×３と、これら画素電極２０のマトリスクアレイを全体的に覆う第１配向膜とを有する。走査線Ｙ１からＹ４８０はそれぞれ画素電極２０の行を選択し、信号線Ｘ１からＸ６４０×３はそれぞれ選択行の画素電極２０に信号電圧を印加するために設けられる。対向基板は画素電極２０のマトリクスアレイに対向するコモン電極２２と、このコモン電極２２を全体的に覆う第２配向膜とを有する。第１および第２配向膜は画素電極２０およびコモン電極２２間に電位差がないときに液晶セル内の液晶分子をツイストネマチック（ＴＮ）配向させるために設けられる。アレイ基板および対向基板の外側表面には、互いに直交する向きに設定される２枚の偏光板が貼り付けられている。
【００１４】
アレイ基板については、（６４０×３）×４８０個の薄膜トランジスタ（ＴＦＴ）２４がさらに走査線Ｙ１からＹ４８０および信号線Ｘ１からＸ６４０×３の交差位置に隣接してそれぞれ形成され、各々対応する画素電極２０を選択的に駆動するスイッチング素子として用いられる。各ＴＦＴ２４のゲートは走査線Ｙ１からＹ４８０のうちの１本に接続され、ドレインは信号線Ｘ１からＸ６４０×３のうちの１本に接続され、ソースは全画素電極２０のうちの１個に接続される。また、補助容量線２６が画素電極２０の行に沿って形成される。各画素電極２０はコモン電極２２との容量結合により液晶容量ＣＬＣを形成し、補助容量線２６との容量結合により補助容量ＣＳを形成する。また、各ＴＦＴ２４のゲートおよびソースはこれらの間に形成される寄生容量ＣＧＳを不可避的に持つ。
【００１５】
液晶コントローラ１６は外部から画素単位に供給される階調データを受け取り、階調データの供給タイミングに同期してスタートパルスＳＴおよびシフトクロックＣＫを発生し、階調データをスタートパルスＳＴおよびシフトクロックＣＫと共にＸドライバ１２に供給する。スタートパルスＳＴは１水平走査期間毎に発生され、シフトクロックＣＫはスタートパルスＳＴに同期して順次に供給される６４０×３個の階調データの各供給タイミング毎に発生される。液晶コントローラ１６はさらに１水平走査期間毎に走査線Ｙ１からＹ４８０のうちの１本を選択する選択信号を発生し、これをＹドライバ１４に供給する。シフトクロックＣＫは階調データが外部から供給されなくなったときに停止される。この場合、液晶組成物の劣化を防止するよう液晶コントローラ１６は完全な黒を表す所定値に固定された階調データをＸドライバ１２に供給し、これと同時に０Ｖから＋５Ｖに立ち上がるシャットダウン信号ＳＨＵＴを図１に示すコモン電極駆動回路に供給する。また、液晶コントローラ１６は画素電極のフレーム反転駆動およびライン反転駆動を行うために１フレーム期間および１水平走査期間毎に交互に０Ｖおよび＋５Ｖの一方から他方に変化する極性反転信号ＰＯＬをＸドライバ１２に供給する。この極性反転信号ＰＯＬは図１に示すコモン電極駆動回路にも供給される。
【００１６】
Ｘドライバ１２は６４０×３段のシフトレジスタ、Ａ／Ｄ変換器、および６４０×３個のラッチ回路等で構成される。シフトレジスタはシフトクロックＣＫに応答してスタートパルスＳＴを後段に転送する。Ａ／Ｄ変換器はシフトクロックＣＫに応答し、電源電圧＋ＶＤＤ（＋５Ｖ）から得られる０Ｖから＋５Ｖまでの範囲において階調データを信号電圧レベルに変換する。６４０×３個のラッチ回路は各々シフトレジスタの対応段に転送されたスタートパルスＳＴに応答してＡ／Ｄ変換器の出力をラッチし、液晶コントローラ１６から次に供給されるスタートパルスＳＴに応答してラッチ電圧を信号電圧としてそれぞれ信号線Ｘ１からＸ６４０×３に持続的に供給する。尚、階調データが液晶コントローラ１６によって所定値に固定された場合、Ａ／Ｄ変換器はこの階調データを＋５Ｖの信号電圧レベルに変換する。また、Ａ／Ｄ変換器は液晶コントローラ１６から供給される極性反転信号ＰＯＬが＋５Ｖであるときに階調データから変換される信号電圧レベルを０Ｖから＋５Ｖの範囲の中心レベルである＋２．５Ｖを基準にして反転する。
【００１７】
Ｙドライバ１４は液晶コントローラ１６からの選択信号に基づいて走査線Ｙ１からＹ４８０を順次選択し、電源電圧−ＶＯＦＦに等しい−１２Ｖから電源電圧＋ＶＯＮに等しい＋１９Ｖに立ち上がる走査パルスを選択走査線に供給する。非選択走査線の電位は電源電圧−ＶＯＦＦに等しい−１２Ｖに維持される。
【００１８】
各ＴＦＴ２４は対応走査線からの走査パルスの立ち上がりに伴って導通したときに対応信号線からの信号電圧を画素電極２０に供給する。画素電極２０およびコモン電極２２間の液晶容量ＣＬＣおよび画素電極２０および補助容量線２６間の補助容量ＣＳはこの信号電圧によって充電される。ＴＦＴ２４は走査パルスの立ち下がりに伴って非導通となるが、画素電極２０の電位はこの後もコモン電極２２の電位を基準にして保持され、ＴＦＴ２４が１フレーム期間後に再び導通したときにキャンセルされる。
【００１９】
図１に示すコモン電極駆動回路は図２に示す液晶パネルのコモン電極２２および補助容量線２６を駆動するために上述の液晶表示装置に組み込まれる。この液晶表示装置では、図１に示すように＋５Ｖの電源電圧がコンピュータ等から外部電源端子ＶＥＸを介してＤＣ／ＤＣコンバータＣＮＶおよび電源端子＋ＶＤＤに供給される。ＤＣ／ＤＣコンバータＣＮＶは外部電源端子ＶＥＸからの＋５Ｖの電源電圧を安定な＋１９Ｖ、−１２Ｖ、および−３Ｖの電源電圧に変換し、それぞれ電源端子＋ＶＯＮ、−ＶＯＦＦ、および−ＶＥＥに供給する。コモン電極駆動回路は電源端子＋ＶＯＮ、−ＶＥＥ、＋ＶＤＤに供給される＋１９Ｖ、−３Ｖおよび＋５Ｖの電源電圧で動作する。ここで、＋１９Ｖおよび−３Ｖの電源電圧はＤＣ／ＤＣコンバータＣＮＶにより安定化されているが、＋５Ｖの電源電圧は外部電源端子ＶＥＸから直接供給されるため安定化されていない。言い換えると、製品間で＋５Ｖの電源電圧にはばらつきが生じる。
【００２０】
コモン電極駆動回路は図１に示すようにＭＯＳトランジスタＴＲ１−ＴＲ４、固定抵抗Ｒ１−Ｒ１０、平滑コンデンサＣ１およびＣ２、可変抵抗ＶＲ１およびＶＲ２、オペアンプＯＰ１−ＯＰ４、並びにマルチプレクサＭＰＸを有する。ＭＯＳトランジスタＴＲ１およびＴＲ３はＰチャネル型で構成され、ＭＯＳトランジスタＴＲ２およびＴＲ４はＮチャネル型で構成される。オペアンプＯＰ１−ＯＰ４は＋５Ｖおよび−３Ｖの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサＭＰＸは例えば＋５Ｖの電源電圧で動作するＨＣ４０５３型で構成される。
【００２１】
ＰチャネルＭＯＳトランジスタＴＲ１のカレントパスは電源端子＋ＶＤＤおよび抵抗Ｒ９の一端間に接続され、ＰチャネルＭＯＳトランジスタＴＲ３のカレントパスは抵抗Ｒ９の他端およびコモン電圧出力端子ＶＣＯＭ間に接続される。ＮチャネルＭＯＳトランジスタＴＲ４のカレントパスはコモン電圧出力端子ＶＣＯＭおよび抵抗Ｒ１０の一端間に接続され、ＮチャネルＭＯＳトランジスタＴＲ２のカレントパスは抵抗Ｒ１０の他端および電源端子−ＶＥＥ間に接続される。ＭＯＳトランジスタＴＲ３およびＴＲ４はマルチプレクサＭＰＸによって制御されるゲート電圧に応じて相補的な関係で導通し、電源端子＋ＶＤＤからＭＯＳトランジスタＴＲ１および抵抗Ｒ９を介して印加される正電圧（ＶＣＯＭＨ）および電源端子−ＶＥＥからＭＯＳトランジスタＴＲ２および抵抗Ｒ１０を介して印加される負電圧（ＶＣＯＭＬ）の一方をコモン電圧出力端子ＶＣＯＭに出力するＣＭＯＳインバータを構成する。平滑コンデンサＣ１はＣＭＯＳインバータに印加される正電圧を平滑化するためＭＯＳトランジスタＴＲ１と抵抗Ｒ９との接続点および接地端子（０Ｖ）間に接続される。平滑コンデンサＣ２はＣＭＯＳインバータに印加される負電圧を平滑化するためにＭＯＳトランジスタＴＲ４と抵抗Ｒ１０との接続点および接地端子間に接続される。
【００２２】
マルチプレクサＭＰＸは図２に示す液晶コントローラ１６からの極性反転信号ＰＯＬが＋５Ｖに立ち上がったときに電源端子−ＶＥＥから得られる−３Ｖの電源電圧を選択し、この極性反転信号ＰＯＬが０Ｖに立ち上がったときに電源端子＋ＶＤＤから得られる＋５Ｖの電源電圧を選択し、こうして選択される電圧をゲート電圧としてＭＯＳトランジスタＴＲ３およびＴＲ４に供給する。また、マルチプレクサＭＰＸは液晶コントローラ１６からのシャットダウン信号ＳＨＵＴが＋５Ｖに立ち上がったときに電源端子−ＶＥＥから得られる−３Ｖの電源電圧を選択し、シャットダウン信号ＳＨＵＴが０Ｖに立ち下がったときにオペアンプＯＰ１の出力電圧を選択し、こうして選択された電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給し、さらにＭＯＳトランジスタＴＲ３およびＴＲ４にも供給する。
【００２３】
オペアンプＯＰ１−ＯＰ４は各々非反転入力端子および反転入力端子間の電位差に応じた出力電圧を出力端子から発生する。オペアンプＯＰ１の出力端子はマルチプレクサＭＰＸに接続され、オペアンプＯＰ１の出力端子はＭＯＳトランジスタＴＲ２のゲートに接続される。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９とＭＯＳトランジスタＴＲ３との接続点に抵抗Ｒ６を介して接続され、オペアンプＯＰ２の非反転入力端子は抵抗Ｒ１０とＭＯＳトランジスタＴＲ４との接続点に抵抗Ｒ８を介して接続される。抵抗Ｒ３は電源端子＋ＶＤＤおよび可変抵抗ＶＲ２の一端間に接続され、抵抗Ｒ４は可変抵抗ＶＲ２の他端および接地端子間に接続され、可変抵抗ＶＲ２の中間タップはオペアンプＯＰ１の反転入力端子およびオペアンプＯＰ２の反転入力端子に接続される。オペアンプＯＰ３の出力端子は抵抗Ｒ５を介してオペアンプＯＰ１の非反転入力端子に接続されると共に、オペアンプＯＰ３の反転入力端子に接続される。オペアンプＯＰ４の出力端子は抵抗Ｒ７を介してオペアンプＯＰ２の非反転入力端子に接続されると共に、オペアンプＯＰ４の反転入力端子に接続される。抵抗Ｒ１は電源端子−ＶＥＥおよびオペアンプＯＰ３の非反転入力端子間に接続され、可変抵抗ＶＲ１はオペアンプＯＰ３の非反転入力端子およびオペアンプＯＰ４の非反転入力端子間に接続され、抵抗Ｒ２はオペアンプＯＰ４の非反転入力端子および電源端子＋ＶＯＮ間に接続される。可変抵抗ＶＲ１の中間タップは可変抵抗ＶＲ１の一端に接続される。
【００２４】
すなわち、抵抗Ｒ３、可変抵抗ＶＲ２、および抵抗Ｒ４は電源端子＋ＶＤＤおよび接地端子間の電圧を抵抗比により分圧する分圧回路を構成し、コモンセンター電圧ＶＣＯＭＣ、すなわちコモン電圧ＶＣＯＭの高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの平均を設定するために用いられる。他方、抵抗Ｒ１、可変抵抗ＶＲ１、および抵抗Ｒ２は電源端子−ＶＥＥおよび＋ＶＯＮ間の電圧を抵抗比により分圧する分圧回路を構成し、コモン電圧ＶＣＯＭの振幅ＶＣＯＭ（ｐ−ｐ）、すなわち高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの差を設定するために用いられる。
【００２５】
ここで、実際ＶＣＯＭＨ、ＶＣＯＭＬ、ＶＣＯＭＣ、およびＶＣＯＭ（ｐ−ｐ）の値について説明する。この実施例の液晶パネル１０では、信号電圧が電源端子＋ＶＤＤの電圧から生成され、階調データに応じて０Ｖから＋５Ｖの範囲で変化する。図４に示すように、例えば走査線Ｙ１がＹドライバ１４からの走査パルスにより−１２Ｖから＋１９Ｖに立ち上がると、対応ＴＦＴ２４が導通し、Ｘドライバ１２から第１信号線Ｙ１に供給される信号電圧を対応画素電極２０に印加する。このとき、信号電圧が＋５Ｖであると、画素電極２０の画素電位は＋５Ｖまで変化する。ところが、ＴＦＴ２４のゲートおよびソース、さらには画素電極および走査線はこれらの間に形成される寄生容量ＣＧＳを持つため、ＴＦＴ２４が非導通になったときに、画素電極２０上の電荷が容量ＣＧＳを充電するために移動し、これが画素電極２０の電位を所定レベルＶＰ（１．３Ｖ程度）だけ低下させ、＋３．７Ｖにしてしまう。また、信号電圧のレベル変換がフレーム反転駆動およびライン反転駆動のために行われた場合には、画素電極２０の画素電位０Ｖとなる。この場合、ＴＦＴ２４が非導通になった後寄生容量ＣＧＳのためにさらに所定レベルＶＰ（１．３Ｖ程度）だけ低下し、−１．３Ｖにしてしまう。画素電極２０およびコモン電極２２間に必要とされる５Ｖの電位差を得るため、ＶＣＯＭＨはＶＰ＋３．７Ｖに設定され、ＶＣＯＭＬは−１．３Ｖに設定される。この場合、ＶＣＯＭ（ｐ−ｐ）は＋５Ｖに設定され、ＶＣＯＭＣは＋１．２Ｖに設定される。
【００２６】
例えば抵抗Ｒ５，Ｒ６，Ｒ７およびＲ８の抵抗値をそれぞれ次の関係を満足するよう選定する。
【００２７】
Ｒ５：Ｒ６＝Ｒ７：Ｒ８ …（１）
コモン電圧ＶＣＯＭの高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬはそれぞれＭＯＳトランジスタＴＲ１のソース電圧およびＭＯＳトランジスタＴＲ４のソース電圧に等しい。これらＶＣＯＭＨ、ＶＣＯＭＬ、ＶＣＯＭＣ、およびＶＣＯＭ（ｐ−ｐ）はオペアンプＯＰ１およびＯＰ２の各反転入力電圧Ｖ０、オペアンプＯＰ３の出力電圧Ｖ１、およびオペアンプＯＰ４の出力電圧Ｖ２を用いて次のように表される。
【００２８】
ところで、電圧Ｖ０は電源端子＋ＶＤＤの電圧変動により変化し、図３に示す関係でコモンセンター電圧ＶＣＯＭＣを設定する。すなわち、電源端子＋ＶＤＤおよび接地端子間の電圧は抵抗Ｒ３、可変抵抗ＶＲ２、および抵抗Ｒ４の分圧回路によって分圧されるため、電圧Ｖ０の変動率はこの分圧回路の分圧比（抵抗比）に依存する。このため、電圧Ｖ０はコモンセンター電圧ＶＣＯＭＣが電源端子＋ＶＤＤの電圧変動時に液晶パネル１０の種類によって決まる最適値にシフトするよう予め決定される。電圧Ｖ１およびＶ２は液晶パネル１０にそれぞれ固有のＶＣＯＭ（ｐ−ｐ）およびＶＣＯＭＣと、電源電圧変動時にコモンセンター電圧ＶＣＯＭＣを最適値とする電圧Ｖ０、および式（４）および式（５）から決定される。抵抗Ｒ１およびＲ２はこうして決定された電圧Ｖ１およびＶ２が得られるように選定される。
【００２９】
実際の抵抗値としては、抵抗Ｒ１＝８．２ｋΩ，Ｒ２＝６８ｋΩ，Ｒ３＝４７ｋΩ，Ｒ４＝６．８ｋΩ，Ｒ５＝４．７ｋΩ，Ｒ６＝４．７ｋΩ，ＶＲ１＝２２ｋΩ，ＶＲ２＝４７ｋΩに選定されている。
【００３０】
ここで、このコモン電極駆動回路の動作を説明する。
【００３１】
オペアンプＯＰ３およびＯＰ４は可変抵抗ＶＲ１でコモン電圧振幅ＶＣＯＭ（ｐ−ｐ）を設定した分圧回路によって分圧された電圧に応じた出力電圧を低インピーダンス化してそれぞれ出力する。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ５を介して供給されるオペアンプＯＰ３の出力電圧および抵抗Ｒ６を介して供給されるＭＯＳトランジスタＴＲ３のソース電圧に応じた電位に設定され、オペアンプＯＰ１の反転入力端子は可変抵抗ＶＲ２でコモンセンター電圧ＶＣＯＭＣを設定した分圧回路によって分圧された電圧に応じた電位に設定される。オペアンプＯＰ１はこれらの電位差に応じた出力電圧を発生し、マルチプレクサＭＰＸに供給する。マルチプレクサＭＰＸはシャットダウン信号ＳＨＵＴが０Ｖに維持されるときこのオペアンプＯＰ１の出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御され、ＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＨに安定化する。他方、オペアンプＯＰ２の非反転入力端子は抵抗Ｒ７を介して供給されるオペアンプＯＰ４の出力電圧および抵抗Ｒ８を介して供給されるＭＯＳトランジスタＴＲ４のソース電圧に応じた電位に設定され、オペアンプＯＰ２の反転入力端子の電位は上述のコモンセンター電圧ＶＣＯＭＣが得られるように可変抵抗ＶＲ２を調整した分圧回路からの電圧に応じた電位に設定される。オペアンプＯＰ２はこれらの電位差に応じた出力電圧を発生し、この出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ２に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御されＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＬに安定化する。
【００３２】
マルチプレクサＭＰＸは極性反転信号ＰＯＬが画素電極２０の画素電位のレベル反転に伴って変化する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲート電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させる。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに設定されたときに導通し、ゲート電圧が＋５Ｖに設定されたときに非導通となる。また、ＭＯＳトランジスタＴＲ４はゲート電圧が＋５Ｖに設定されたときに導通し、ゲート電圧が−３Ｖに設定されたときに非導通となる。すなわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な−１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタＴＲ３およびＴＲ４を介して交互にコモン電圧端子ＶＣＯＭに印加される。これにより、液晶セル内の電界方向は画素電極２０およびコモン電極２２間の電位差を変化させずに逆転される。
【００３３】
もし、電源端子＋ＶＤＤの電源電圧が変動すると、オペアンプＯＰ１およびＯＰ２の非反転入力端子の電位がこの電圧変動に伴って変化し、コモンセンター電圧ＶＣＯＭＣが最適値にシフトし、ＶＣＯＭＨおよびＶＣＯＭＬがこのコモンセンター電圧ＶＣＯＭＣのシフトに対応してシフトする。
【００３４】
また、シャットダウン信号ＳＨＵＴがシフトクロックＣＫの停止に伴って＋５Ｖに変化すると、マルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトランジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。このため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ１およびＴＲ３を介して＋５Ｖに設定される。
【００３５】
上述の実施例のコモン電極駆動回路では、ＣＭＯＳインバータが電源端子＋ＶＤＤおよび電源端子−ＶＥＥ間に直列に接続されるＣＭＯＳトランジスタＴＲ３およびＴＲ４を有し、オペアンプＯＰ１およびＭＯＳトランジスタＴＲ１のフィードバックループが可変電圧降下手段として電源端子＋ＶＤＤからＣＭＯＳインバータに印加される正電圧および負電源端子−ＶＥＥからＣＭＯＳインバータに印加される負電圧をそれぞれを所望レベルＶＣＯＭＨおよびＶＣＯＭＬに調整する。この場合、ＣＭＯＳインバータでの電圧降下がほとんど生じないため、液晶表示装置のＤＣ／ＤＣコンバータＣＮＶから得られるＶＣＯＭＨおよびＶＣＯＭＬに近い＋５Ｖおよび−３Ｖを利用することができ、これによりコモン電極駆動回路の電力損失を低減できる。さらに、電源端子＋ＶＤＤおよび−ＶＥＥの電源電圧は可変電圧降下手段によって調整されるため、安定化された状態でこの電源端子＋ＶＤＤに供給される必要がない。従って、液晶表示装置に供給される外部電源電圧あるいは液晶表示装置において外部電源電圧から生成される様々な電源電圧をこのコモン電極駆動回路の電源電圧とすることができる。いいかえれば、コモン電極駆動回路だけに使用されるような電源電圧を液晶表示装置において生成する必要をなくすことができる。
【００３６】
また、この実施例では、液晶パネル１０においてＶＣＯＭＨおよびＶＣＯＭＬの差が適切となるようにＶＲ１を調整することよりコモン電圧振幅ＶＣＯＭ（ｐ−ｐ）を設定し、液晶パネル１０においてフリッカーが無くなるようにＶＲ２の調整することによりコモンセンター電圧ＶＣＯＭＣを設定すれば、この後で電源端子＋ＶＤＤの電圧が変動しても、コモンセンター電圧ＶＣＯＭＣがこの電圧変動に応じてシフトされる。このため、フリッカーが電源端子＋ＶＤＤの電圧変動のために発生することを防止できる。
【００３７】
さらに、この実施例では、シフトクロックＣＫが液晶表示装置において停止したときに、コモン電圧ＶＣＯＭがこのときの信号電圧＋５Ｖに等く設定されるため、不必要な直流電圧の印加から液晶セルを保護することができる。
【００３８】
次に、本発明の第２実施例に係るコモン電極駆動回路を図５を参照して説明する。このコモン電極駆動回路は第１実施例と同様に図２に示す液晶パネル１０のコモン電極２２を駆動するために上述の液晶表示装置に組み込まれる。この実施例は、コモン電極駆動回路専用の電源電圧を液晶表示装置のＤＣ／ＤＣコンバータＣＮＶにおいて生成することが許される場合に適用される。尚、このコモン電極駆動回路は以下に述べることを除いて第１実施例と同様に構成される。第１実施例と共通部分は図５において同一参照符号で示され、その説明が省略される。
【００３９】
液晶表示装置では、図５に示すように＋５Ｖの電源電圧がコンピュータ等から外部電源端子ＶＥＸを介してＤＣ／ＤＣコンバータＣＮＶおよび電源端子＋ＶＤＤに供給される。ＤＣ／ＤＣコンバータＣＮＶは外部電源端子ＶＥＸからの＋５Ｖの電源電圧を安定な＋１９Ｖ、−１２Ｖ、−１．３Ｖおよび−３Ｖの電源電圧に変換し、それぞれ電源端子＋ＶＯＮ、−ＶＯＦＦ、−ＶＢＢおよび−ＶＥＥに供給する。コモン電極駆動回路は電源端子−ＶＢＢ、−ＶＥＥ、＋ＶＤＤに供給される−１．３Ｖ、−３Ｖおよび＋５Ｖの電源電圧で動作する。ここで、−３Ｖの電源電圧はＤＣ／ＤＣコンバータＣＮＶにより安定化されているが、＋５Ｖの電源電圧は外部電源端子ＶＥＸから直接供給されるため安定化されていない。また、ＤＣ／ＤＣコンバータＣＮＶはＶＣＯＭＬに等しい−１．３Ｖの電源電圧が外部電源端子ＶＥＸから供給される電源電圧の変動に対応して変化し、この変化の割合が調整信号ＡＤＪによって可変できるよう構成される。電源端子−ＶＢＢの電源電圧の変化割合はフリッカー現象を生じさせなくするために信号電圧の中心レベルに対応して適切に調整される。
【００４０】
図５に示すコモン電極駆動回路はＭＯＳトランジスタＴＲ１，ＴＲ３およびＴＲ４、固定抵抗Ｒ３，Ｒ６，Ｒ９、平滑コンデンサＣ１、可変抵抗ＶＲ、オペアンプＯＰ１、マルチプレクサＭＰＸ、並びにツェナーダイオードＺＤを有する。ＭＯＳトランジスタＴＲ１およびＴＲ３はＰチャネル型で構成され、ＭＯＳトランジスタＴＲ４はＮチャネル型で構成される。オペアンプＯＰ１は＋５Ｖおよび−１．３Ｖの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサＭＰＸは例えば＋５Ｖの電源電圧で動作するＨＣ４０５３型で構成される。
【００４１】
このコモン電極駆動回路では、抵抗Ｒ３が電源端子＋ＶＤＤおよびオペアンプＯＰ１の反転入力端子間に接続され、ツェナーダイオードＺＤがコモン電圧振幅の基準を設定するためにオペアンプＯＰ１の反転入力端子および電源端子−ＶＢＢ間に逆方向接続される。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９とＭＯＳトランジスタＴＲ３との接続点に抵抗Ｒ６を介して接続され、さらにコモン電圧振幅を調整するための可変抵抗ＶＲを介して電源端子−ＶＢＢに接続される。可変抵抗ＶＲの中間タップは可変抵抗ＶＲの一端に接続される。ＭＯＳトランジスタＴＲ４のカレントパスはコモン電極出力端子ＶＣＯＭおよび電源端子−ＶＢＢ間に接続される。オペアンプＯＰ１の反転入力端子は電源端子−ＶＢＢよりもツェナーダイオードＺＤのツェナー電圧ＶＤ１だけ高い電位に設定され、オペアンプＯＰ１の非反転入力端子は抵抗Ｒ６および可変抵抗ＶＲによって分圧された電位に設定される。
【００４２】
ＭＯＳトランジスタＴＲ３のソース電圧はコモン電圧ＶＣＯＭの高レベルＶＣＯＭＨとして用いられ、次のように表される。
【００４３】
ＶＣＯＭＨ＝ＶＣＯＭＬ＋（１＋Ｒ６／ＶＲ１）ＶＤ１ …（６）
すなわち、ＶＣＯＭＨおよびＶＣＯＭＬの差は可変抵抗ＶＲ１を調整することにより設定される。
【００４４】
動作において、オペアンプＯＰ１は非反転入力端子の電位が反転入力端子の電位に等しくなるような出力電圧を発生し、マルチプレクサＭＰＸに供給する。マルチプレクサＭＰＸはシャットダウン信号ＳＨＵＴが０Ｖに維持されるときこのオペアンプＯＰ１の出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御され、ＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＨに安定化する。
【００４５】
マルチプレクサＭＰＸは極性反転信号ＰＯＬが画素電極２０の画素電位のレベル反転に伴って変化する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲート電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させる。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに設定されたときに導通し、ゲート電圧が＋５Ｖに設定されたときに非導通となる。また、ＭＯＳトランジスタＴＲ４はゲート電圧が＋５Ｖに設定されたときに導通し、ゲート電圧が−３Ｖに設定されたときに非導通となる。すなわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な−１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタＴＲ３およびＴＲ４を介して交互にコモン電圧端子ＶＣＯＭに印加される。これにより、液晶セル内の電界方向は画素電極２０およびコモン電極２２間の電位差を変化させずに逆転される。
【００４６】
もし、電源端子＋ＶＤＤの電源電圧が変動すると、電源端子−ＶＢＢの電位がこの電圧変動に伴って変化し、コモンセンター電圧ＶＣＯＭＣが最適値にシフトし、ＶＣＯＭＨおよびＶＣＯＭＬがこのコモンセンター電圧ＶＣＯＭＣのシフトに対応してシフトする。
【００４７】
また、シャットダウン信号ＳＨＵＴがシフトクロックＣＫの停止に伴って＋５Ｖに変化すると、マルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトランジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。このため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ１およびＴＲ３を介して＋５Ｖに設定される
上述の第２実施例によれば、少ない部品数でコモン電極駆動回路を構成することができ、かつ第１実施例と同様の効果が得られる。
【００４８】
尚、本発明は上述の実施例に限定されず、その要旨を逸脱しない範囲で様々に変形することができる。
【００４９】
【発明の効果】
本発明によれば、電源電圧レベルを制約することなく電力損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るコモン電極駆動回路の構成を示す回路図である。
【図２】図１に示すコモン電極駆動回路が組み込まれる液晶表示装置の構成を概略的にを示す回路図である。
【図３】図１に示すコモン電極駆動回路において電源電圧＋ＶＤＤに依存するコモンセンター電圧を示すグラフである。
【図４】図１に示すコモン電極駆動回路の動作を説明するためのタイムチャートである。
【図５】本発明の第２実施例に係るコモン電極駆動回路の構成を示す回路図である。
【符号の説明】
ＯＰ１−ＯＰ４…オペアンプ、ＴＲ１−ＴＲ４…ＭＯＳトランジスタ、ＭＰＸ…マルチプレクサ、Ｒ１−Ｒ１０…固定抵抗、ＶＲ１，ＶＲ２…可変抵抗。
【産業上の利用分野】
本発明は、電極の電位を周期的にシフトさせる表示用駆動回路および表示装置に関する。
【０００２】
【従来の技術】
近年では、液晶表示装置に代表される平面表示装置が薄型軽量、さらに低消費電力という利点からかなり普及しつつある。一般的な液晶表示装置は、液晶組成物がアレイ基板および対向基板間に保持される構造を有する。アレイ基板および対向基板は例えば各々絶縁性および光透過性を有し、液晶セルがアレイ基板と対向基板との間隙に液晶組成物を充填して形成される。アレイ基板は複数の画素電極のマトリスクアレイと、これら画素電極の行に沿ってそれぞれ形成される複数の走査線と、これら画素電極の列に沿ってそれぞれ形成され複数の信号線と、複数の画素電極のマトリスクアレイを全体的に覆う第１配向膜とを有する。複数の走査線はそれぞれ画素電極の行を選択し、複数の信号線はそれぞれ選択行の画素電極に信号電圧を印加するために設けられる。対向基板は複数の画素電極のマトリクスアレイに対向するコモン電極と、このコモン電極を全体的に覆う第２配向膜とを有する。第１および第２配向膜は画素電極およびコモン電極間に電位差がないときに液晶セル内の液晶分子をツイストネマチック（ＴＮ）配向させるために設けられる。偏光が一方の基板側から液晶層に入射すると、この偏光が液晶層の厚さ方向に配列される液晶分子のねじれに沿って旋回し、他方の基板へ導かれ、さらに偏光板を介して選択的に透過される。電位差が画素電極およびコモン電極間に与えられると、液晶分子が画像が表示される基板表面に平行な平面からこの電位差に比例した角度だけチルトアップし、偏光の透過率を変化させる。
【０００３】
アクティブマトリクス型液晶表示装置では、複数の薄膜トランジスタ（ＴＦＴ）が走査線および信号線の交差位置に隣接してそれぞれ形成され、各々対応する画素電極を選択的に駆動するスイッチング素子として用いられる。各ＴＦＴのゲートは１走査線に接続され、ドレインは１信号線に接続され、ソースは１画素電極に接続される。このＴＦＴは走査線からの走査パルスの立ち上がりに伴って導通したときに信号線からの信号電圧を画素電極に供給する。画素電極およびコモン電極間の液晶容量ＣＬＣには電位差が充電され、ＴＦＴが走査パルスの立ち下がりに伴って非導通となった後も保持される。
【０００４】
ところで、電界方向が一方向に維持されると、液晶以外の物質がこの電界によって液晶セル内を移動し、一方の電極側に集まってしまう。これは液晶セルの寿命を短縮する原因となる。従来、この解決策として、例えば１フレーム期間毎に電界方向を反対方向にするためにコモン電極の電位を基準電位として信号電圧を極性反転させる技術が知られる。さらに、信号電圧の極性反転はフリッカーを低減するために例えば１水平走査期間毎にも行われることがある。コモン電極駆動回路はこの信号電圧振幅の増大を回避する目的で積極的に基準電位をシフトさせるために用いられ、コモン電極の電位はコモン電極駆動回路から発生されるコモン電圧ＶＣＯＭにより制御される。この場合、信号電圧はその中心レベルを基準にしてレベル反転され、コモン電圧ＶＣＯＭはこの信号電圧のレベル反転毎に高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの一方から他方に反転される。但し、画素電極の電位はＴＦＴが非導通になったときにゲート・ソース間容量ＣＧＳの影響を受ける。すなわち、画素電極上の電荷が容量ＣＧＳを充電するために移動し、これが画素電極の電位を所定レベルＶＰ（１．３Ｖ程度）だけ変動させてしまう。ＴＦＴがＮチャネル型であって信号電圧が０Ｖから＋５Ｖの範囲で変化する場合には、高レベルＶＣＯＭＨを＋３．７Ｖに設定し、低レベルＶＣＯＭＬを−１．３Ｖに設定する必要がある。
【０００５】
【発明が解決しようとする課題】
従来のコモン電極駆動回路は上述のようなコモン電圧ＶＣＯＭをプッシュプル回路から得ている。このプッシュプル回路は、＋３．７Ｖの高レベルＶＣＯＭＨを出力するために正の電源端子および出力端子間に接続されるＮＰＮトランジスタと、−１．３Ｖの低レベルＶＣＯＭＬを出力するために出力端子および負の電源端子間に接続されるＰＮＰトランジスタを有し、これらトランジスタのベースに供給される極性反転信号ＰＯＬに応じて高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの一方が選択される。トランジスタのベースエミッタ間電圧ＶＢＥに対応する電圧降下を考慮すると、正および負の電源端子の電圧はそれぞれ＋６．５Ｖ、−５Ｖ程度に固定されなければならない。しかし、これら電源電圧はコモン電極駆動回路を除いて表示装置で使用されない。従って、これら電源電圧の使用が通常＋５Ｖに設定される外部供給電圧から表示装置に必要とされる様々な電源電圧を生成するＤＣ／ＤＣコンバータの構造を複雑化する結果となる。また、電圧ＶＢＥに対応する電圧降下は電力損失となる。
【０００６】
本発明の目的は、電源電圧レベルを制約することなく電力損失を低減できる表示装置用駆動回路および表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の目的は、第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、これらＣＭＯＳトランジスタを所定周期で交互に導通させ、これらＣＭＯＳトランジスタの接続点の電圧を表示装置の駆動電圧として出力するインバータ部と、第１電源端子からインバータ部に印加される第１電圧および第２電源端子からインバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備える表示装置用駆動回路により達成される。
【０００８】
さらに、本発明の目的は第１絶縁基板上に第１電極が配置された第１電極基板と、第２絶縁基板上に第２電極電極が配置された第２電極基板と、第１および第２電極基板間に保持される光変調層と、第１電極を駆動する第１電極駆動回路と、第２電極を駆動する第２電極駆動回路とを備えた表示装置において、第２電極駆動回路は、第１電源端子と第２電源端子との間に直列に接続されるＣＭＯＳトランジスタを所定周期で交互に導通させてＣＭＯＳトランジスタの接続点の電圧を第２電極に出力するインバータ部と、第１電源端子に第１電圧を供給し第２電源端子に第２電圧をそれぞれ供給する電圧供給部とを含み、電圧供給部は外部から供給される電源電圧を抵抗分割して第１電圧および第２電圧と成す抵抗分割手段を備える表示装置により達成される。
【０００９】
【作用】
この表示装置用駆動回路では、インバータ部が第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、可変電圧降下手段が第１電源端子からインバータ部に印加される第１電圧および第２電源端子からインバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、電源電圧は可変電圧降下手段によって調整されるため、安定化された状態で電源端子に供給される必要がない。このため、表示装置に供給される外部電源電圧あるいは表示装置において外部電源電圧から生成される様々な電源電圧をこの駆動回路の電源電圧とすることができる。いいかえれば、この駆動回路だけに使用されるような電源電圧を表示装置において生成する必要をなくすことができる。
【００１０】
この表示装置では、インバータ部が第１電源端子と第２電源端子との間に直列に接続されるＣＭＯＳトランジスタを所定周期で交互に導通させてＣＭＯＳトランジスタの接続点の電圧を第２電極に出力し、電圧供給部が第１電源端子に第１電圧を供給し第２電源端子に第２電圧をそれぞれ供給する。電圧供給部の抵抗分割手段は外部から供給される電源電圧を抵抗分割して第１電圧および第２電圧とする。この場合、インバータ部での電圧降下がほとんど生じないため、所望レベルに近い電源電圧を選定することにより駆動回路の電力損失を低減できる。さらに、第１電圧および第２電圧が抵抗分割により得られるため、様々な電源電圧を表示装置の電源電圧とすることができる。いいかえれば、不必要に多くの電源電圧に生成する必要をなくすことができる。
【００１１】
【実施例】
以下、本発明の第１実施例に係るコモン電極駆動回路を図面を参照して説明する。図１はこのコモン電極駆動回路の回路構成を示し、図２はこのコモン電極駆動回路を使用するアクティブマトリクス型液晶表示装置の回路構成を概略的に示す。
【００１２】
図２に示す液晶表示装置は、例えばカラー表示可能なノーマリホワイトモードの液晶パネル１０と、この液晶パネル１０に電気的に接続されるＸドライバ１２およびＹドライバ１４と、これらＸドライバ１２およびＹドライバ１４を制御する液晶コントローラ１６とを備える。
【００１３】
液晶パネル１０は、光透過性を有するアレイ基板および対向基板間に液晶組成物が保持される従来と同様な構造を有する。アレイ基板は（６４０×３）×４８０個の画素電極２０のマトリスクアレイと、これら画素電極２０の行に沿ってそれぞれ形成される走査線Ｙ１からＹ４８０と、これら画素電極２０の列に沿ってそれぞれ形成され信号線Ｘ１からＸ６４０×３と、これら画素電極２０のマトリスクアレイを全体的に覆う第１配向膜とを有する。走査線Ｙ１からＹ４８０はそれぞれ画素電極２０の行を選択し、信号線Ｘ１からＸ６４０×３はそれぞれ選択行の画素電極２０に信号電圧を印加するために設けられる。対向基板は画素電極２０のマトリクスアレイに対向するコモン電極２２と、このコモン電極２２を全体的に覆う第２配向膜とを有する。第１および第２配向膜は画素電極２０およびコモン電極２２間に電位差がないときに液晶セル内の液晶分子をツイストネマチック（ＴＮ）配向させるために設けられる。アレイ基板および対向基板の外側表面には、互いに直交する向きに設定される２枚の偏光板が貼り付けられている。
【００１４】
アレイ基板については、（６４０×３）×４８０個の薄膜トランジスタ（ＴＦＴ）２４がさらに走査線Ｙ１からＹ４８０および信号線Ｘ１からＸ６４０×３の交差位置に隣接してそれぞれ形成され、各々対応する画素電極２０を選択的に駆動するスイッチング素子として用いられる。各ＴＦＴ２４のゲートは走査線Ｙ１からＹ４８０のうちの１本に接続され、ドレインは信号線Ｘ１からＸ６４０×３のうちの１本に接続され、ソースは全画素電極２０のうちの１個に接続される。また、補助容量線２６が画素電極２０の行に沿って形成される。各画素電極２０はコモン電極２２との容量結合により液晶容量ＣＬＣを形成し、補助容量線２６との容量結合により補助容量ＣＳを形成する。また、各ＴＦＴ２４のゲートおよびソースはこれらの間に形成される寄生容量ＣＧＳを不可避的に持つ。
【００１５】
液晶コントローラ１６は外部から画素単位に供給される階調データを受け取り、階調データの供給タイミングに同期してスタートパルスＳＴおよびシフトクロックＣＫを発生し、階調データをスタートパルスＳＴおよびシフトクロックＣＫと共にＸドライバ１２に供給する。スタートパルスＳＴは１水平走査期間毎に発生され、シフトクロックＣＫはスタートパルスＳＴに同期して順次に供給される６４０×３個の階調データの各供給タイミング毎に発生される。液晶コントローラ１６はさらに１水平走査期間毎に走査線Ｙ１からＹ４８０のうちの１本を選択する選択信号を発生し、これをＹドライバ１４に供給する。シフトクロックＣＫは階調データが外部から供給されなくなったときに停止される。この場合、液晶組成物の劣化を防止するよう液晶コントローラ１６は完全な黒を表す所定値に固定された階調データをＸドライバ１２に供給し、これと同時に０Ｖから＋５Ｖに立ち上がるシャットダウン信号ＳＨＵＴを図１に示すコモン電極駆動回路に供給する。また、液晶コントローラ１６は画素電極のフレーム反転駆動およびライン反転駆動を行うために１フレーム期間および１水平走査期間毎に交互に０Ｖおよび＋５Ｖの一方から他方に変化する極性反転信号ＰＯＬをＸドライバ１２に供給する。この極性反転信号ＰＯＬは図１に示すコモン電極駆動回路にも供給される。
【００１６】
Ｘドライバ１２は６４０×３段のシフトレジスタ、Ａ／Ｄ変換器、および６４０×３個のラッチ回路等で構成される。シフトレジスタはシフトクロックＣＫに応答してスタートパルスＳＴを後段に転送する。Ａ／Ｄ変換器はシフトクロックＣＫに応答し、電源電圧＋ＶＤＤ（＋５Ｖ）から得られる０Ｖから＋５Ｖまでの範囲において階調データを信号電圧レベルに変換する。６４０×３個のラッチ回路は各々シフトレジスタの対応段に転送されたスタートパルスＳＴに応答してＡ／Ｄ変換器の出力をラッチし、液晶コントローラ１６から次に供給されるスタートパルスＳＴに応答してラッチ電圧を信号電圧としてそれぞれ信号線Ｘ１からＸ６４０×３に持続的に供給する。尚、階調データが液晶コントローラ１６によって所定値に固定された場合、Ａ／Ｄ変換器はこの階調データを＋５Ｖの信号電圧レベルに変換する。また、Ａ／Ｄ変換器は液晶コントローラ１６から供給される極性反転信号ＰＯＬが＋５Ｖであるときに階調データから変換される信号電圧レベルを０Ｖから＋５Ｖの範囲の中心レベルである＋２．５Ｖを基準にして反転する。
【００１７】
Ｙドライバ１４は液晶コントローラ１６からの選択信号に基づいて走査線Ｙ１からＹ４８０を順次選択し、電源電圧−ＶＯＦＦに等しい−１２Ｖから電源電圧＋ＶＯＮに等しい＋１９Ｖに立ち上がる走査パルスを選択走査線に供給する。非選択走査線の電位は電源電圧−ＶＯＦＦに等しい−１２Ｖに維持される。
【００１８】
各ＴＦＴ２４は対応走査線からの走査パルスの立ち上がりに伴って導通したときに対応信号線からの信号電圧を画素電極２０に供給する。画素電極２０およびコモン電極２２間の液晶容量ＣＬＣおよび画素電極２０および補助容量線２６間の補助容量ＣＳはこの信号電圧によって充電される。ＴＦＴ２４は走査パルスの立ち下がりに伴って非導通となるが、画素電極２０の電位はこの後もコモン電極２２の電位を基準にして保持され、ＴＦＴ２４が１フレーム期間後に再び導通したときにキャンセルされる。
【００１９】
図１に示すコモン電極駆動回路は図２に示す液晶パネルのコモン電極２２および補助容量線２６を駆動するために上述の液晶表示装置に組み込まれる。この液晶表示装置では、図１に示すように＋５Ｖの電源電圧がコンピュータ等から外部電源端子ＶＥＸを介してＤＣ／ＤＣコンバータＣＮＶおよび電源端子＋ＶＤＤに供給される。ＤＣ／ＤＣコンバータＣＮＶは外部電源端子ＶＥＸからの＋５Ｖの電源電圧を安定な＋１９Ｖ、−１２Ｖ、および−３Ｖの電源電圧に変換し、それぞれ電源端子＋ＶＯＮ、−ＶＯＦＦ、および−ＶＥＥに供給する。コモン電極駆動回路は電源端子＋ＶＯＮ、−ＶＥＥ、＋ＶＤＤに供給される＋１９Ｖ、−３Ｖおよび＋５Ｖの電源電圧で動作する。ここで、＋１９Ｖおよび−３Ｖの電源電圧はＤＣ／ＤＣコンバータＣＮＶにより安定化されているが、＋５Ｖの電源電圧は外部電源端子ＶＥＸから直接供給されるため安定化されていない。言い換えると、製品間で＋５Ｖの電源電圧にはばらつきが生じる。
【００２０】
コモン電極駆動回路は図１に示すようにＭＯＳトランジスタＴＲ１−ＴＲ４、固定抵抗Ｒ１−Ｒ１０、平滑コンデンサＣ１およびＣ２、可変抵抗ＶＲ１およびＶＲ２、オペアンプＯＰ１−ＯＰ４、並びにマルチプレクサＭＰＸを有する。ＭＯＳトランジスタＴＲ１およびＴＲ３はＰチャネル型で構成され、ＭＯＳトランジスタＴＲ２およびＴＲ４はＮチャネル型で構成される。オペアンプＯＰ１−ＯＰ４は＋５Ｖおよび−３Ｖの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサＭＰＸは例えば＋５Ｖの電源電圧で動作するＨＣ４０５３型で構成される。
【００２１】
ＰチャネルＭＯＳトランジスタＴＲ１のカレントパスは電源端子＋ＶＤＤおよび抵抗Ｒ９の一端間に接続され、ＰチャネルＭＯＳトランジスタＴＲ３のカレントパスは抵抗Ｒ９の他端およびコモン電圧出力端子ＶＣＯＭ間に接続される。ＮチャネルＭＯＳトランジスタＴＲ４のカレントパスはコモン電圧出力端子ＶＣＯＭおよび抵抗Ｒ１０の一端間に接続され、ＮチャネルＭＯＳトランジスタＴＲ２のカレントパスは抵抗Ｒ１０の他端および電源端子−ＶＥＥ間に接続される。ＭＯＳトランジスタＴＲ３およびＴＲ４はマルチプレクサＭＰＸによって制御されるゲート電圧に応じて相補的な関係で導通し、電源端子＋ＶＤＤからＭＯＳトランジスタＴＲ１および抵抗Ｒ９を介して印加される正電圧（ＶＣＯＭＨ）および電源端子−ＶＥＥからＭＯＳトランジスタＴＲ２および抵抗Ｒ１０を介して印加される負電圧（ＶＣＯＭＬ）の一方をコモン電圧出力端子ＶＣＯＭに出力するＣＭＯＳインバータを構成する。平滑コンデンサＣ１はＣＭＯＳインバータに印加される正電圧を平滑化するためＭＯＳトランジスタＴＲ１と抵抗Ｒ９との接続点および接地端子（０Ｖ）間に接続される。平滑コンデンサＣ２はＣＭＯＳインバータに印加される負電圧を平滑化するためにＭＯＳトランジスタＴＲ４と抵抗Ｒ１０との接続点および接地端子間に接続される。
【００２２】
マルチプレクサＭＰＸは図２に示す液晶コントローラ１６からの極性反転信号ＰＯＬが＋５Ｖに立ち上がったときに電源端子−ＶＥＥから得られる−３Ｖの電源電圧を選択し、この極性反転信号ＰＯＬが０Ｖに立ち上がったときに電源端子＋ＶＤＤから得られる＋５Ｖの電源電圧を選択し、こうして選択される電圧をゲート電圧としてＭＯＳトランジスタＴＲ３およびＴＲ４に供給する。また、マルチプレクサＭＰＸは液晶コントローラ１６からのシャットダウン信号ＳＨＵＴが＋５Ｖに立ち上がったときに電源端子−ＶＥＥから得られる−３Ｖの電源電圧を選択し、シャットダウン信号ＳＨＵＴが０Ｖに立ち下がったときにオペアンプＯＰ１の出力電圧を選択し、こうして選択された電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給し、さらにＭＯＳトランジスタＴＲ３およびＴＲ４にも供給する。
【００２３】
オペアンプＯＰ１−ＯＰ４は各々非反転入力端子および反転入力端子間の電位差に応じた出力電圧を出力端子から発生する。オペアンプＯＰ１の出力端子はマルチプレクサＭＰＸに接続され、オペアンプＯＰ１の出力端子はＭＯＳトランジスタＴＲ２のゲートに接続される。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９とＭＯＳトランジスタＴＲ３との接続点に抵抗Ｒ６を介して接続され、オペアンプＯＰ２の非反転入力端子は抵抗Ｒ１０とＭＯＳトランジスタＴＲ４との接続点に抵抗Ｒ８を介して接続される。抵抗Ｒ３は電源端子＋ＶＤＤおよび可変抵抗ＶＲ２の一端間に接続され、抵抗Ｒ４は可変抵抗ＶＲ２の他端および接地端子間に接続され、可変抵抗ＶＲ２の中間タップはオペアンプＯＰ１の反転入力端子およびオペアンプＯＰ２の反転入力端子に接続される。オペアンプＯＰ３の出力端子は抵抗Ｒ５を介してオペアンプＯＰ１の非反転入力端子に接続されると共に、オペアンプＯＰ３の反転入力端子に接続される。オペアンプＯＰ４の出力端子は抵抗Ｒ７を介してオペアンプＯＰ２の非反転入力端子に接続されると共に、オペアンプＯＰ４の反転入力端子に接続される。抵抗Ｒ１は電源端子−ＶＥＥおよびオペアンプＯＰ３の非反転入力端子間に接続され、可変抵抗ＶＲ１はオペアンプＯＰ３の非反転入力端子およびオペアンプＯＰ４の非反転入力端子間に接続され、抵抗Ｒ２はオペアンプＯＰ４の非反転入力端子および電源端子＋ＶＯＮ間に接続される。可変抵抗ＶＲ１の中間タップは可変抵抗ＶＲ１の一端に接続される。
【００２４】
すなわち、抵抗Ｒ３、可変抵抗ＶＲ２、および抵抗Ｒ４は電源端子＋ＶＤＤおよび接地端子間の電圧を抵抗比により分圧する分圧回路を構成し、コモンセンター電圧ＶＣＯＭＣ、すなわちコモン電圧ＶＣＯＭの高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの平均を設定するために用いられる。他方、抵抗Ｒ１、可変抵抗ＶＲ１、および抵抗Ｒ２は電源端子−ＶＥＥおよび＋ＶＯＮ間の電圧を抵抗比により分圧する分圧回路を構成し、コモン電圧ＶＣＯＭの振幅ＶＣＯＭ（ｐ−ｐ）、すなわち高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの差を設定するために用いられる。
【００２５】
ここで、実際ＶＣＯＭＨ、ＶＣＯＭＬ、ＶＣＯＭＣ、およびＶＣＯＭ（ｐ−ｐ）の値について説明する。この実施例の液晶パネル１０では、信号電圧が電源端子＋ＶＤＤの電圧から生成され、階調データに応じて０Ｖから＋５Ｖの範囲で変化する。図４に示すように、例えば走査線Ｙ１がＹドライバ１４からの走査パルスにより−１２Ｖから＋１９Ｖに立ち上がると、対応ＴＦＴ２４が導通し、Ｘドライバ１２から第１信号線Ｙ１に供給される信号電圧を対応画素電極２０に印加する。このとき、信号電圧が＋５Ｖであると、画素電極２０の画素電位は＋５Ｖまで変化する。ところが、ＴＦＴ２４のゲートおよびソース、さらには画素電極および走査線はこれらの間に形成される寄生容量ＣＧＳを持つため、ＴＦＴ２４が非導通になったときに、画素電極２０上の電荷が容量ＣＧＳを充電するために移動し、これが画素電極２０の電位を所定レベルＶＰ（１．３Ｖ程度）だけ低下させ、＋３．７Ｖにしてしまう。また、信号電圧のレベル変換がフレーム反転駆動およびライン反転駆動のために行われた場合には、画素電極２０の画素電位０Ｖとなる。この場合、ＴＦＴ２４が非導通になった後寄生容量ＣＧＳのためにさらに所定レベルＶＰ（１．３Ｖ程度）だけ低下し、−１．３Ｖにしてしまう。画素電極２０およびコモン電極２２間に必要とされる５Ｖの電位差を得るため、ＶＣＯＭＨはＶＰ＋３．７Ｖに設定され、ＶＣＯＭＬは−１．３Ｖに設定される。この場合、ＶＣＯＭ（ｐ−ｐ）は＋５Ｖに設定され、ＶＣＯＭＣは＋１．２Ｖに設定される。
【００２６】
例えば抵抗Ｒ５，Ｒ６，Ｒ７およびＲ８の抵抗値をそれぞれ次の関係を満足するよう選定する。
【００２７】
Ｒ５：Ｒ６＝Ｒ７：Ｒ８ …（１）
コモン電圧ＶＣＯＭの高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬはそれぞれＭＯＳトランジスタＴＲ１のソース電圧およびＭＯＳトランジスタＴＲ４のソース電圧に等しい。これらＶＣＯＭＨ、ＶＣＯＭＬ、ＶＣＯＭＣ、およびＶＣＯＭ（ｐ−ｐ）はオペアンプＯＰ１およびＯＰ２の各反転入力電圧Ｖ０、オペアンプＯＰ３の出力電圧Ｖ１、およびオペアンプＯＰ４の出力電圧Ｖ２を用いて次のように表される。
【００２８】
【００２９】
実際の抵抗値としては、抵抗Ｒ１＝８．２ｋΩ，Ｒ２＝６８ｋΩ，Ｒ３＝４７ｋΩ，Ｒ４＝６．８ｋΩ，Ｒ５＝４．７ｋΩ，Ｒ６＝４．７ｋΩ，ＶＲ１＝２２ｋΩ，ＶＲ２＝４７ｋΩに選定されている。
【００３０】
ここで、このコモン電極駆動回路の動作を説明する。
【００３１】
オペアンプＯＰ３およびＯＰ４は可変抵抗ＶＲ１でコモン電圧振幅ＶＣＯＭ（ｐ−ｐ）を設定した分圧回路によって分圧された電圧に応じた出力電圧を低インピーダンス化してそれぞれ出力する。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ５を介して供給されるオペアンプＯＰ３の出力電圧および抵抗Ｒ６を介して供給されるＭＯＳトランジスタＴＲ３のソース電圧に応じた電位に設定され、オペアンプＯＰ１の反転入力端子は可変抵抗ＶＲ２でコモンセンター電圧ＶＣＯＭＣを設定した分圧回路によって分圧された電圧に応じた電位に設定される。オペアンプＯＰ１はこれらの電位差に応じた出力電圧を発生し、マルチプレクサＭＰＸに供給する。マルチプレクサＭＰＸはシャットダウン信号ＳＨＵＴが０Ｖに維持されるときこのオペアンプＯＰ１の出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御され、ＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＨに安定化する。他方、オペアンプＯＰ２の非反転入力端子は抵抗Ｒ７を介して供給されるオペアンプＯＰ４の出力電圧および抵抗Ｒ８を介して供給されるＭＯＳトランジスタＴＲ４のソース電圧に応じた電位に設定され、オペアンプＯＰ２の反転入力端子の電位は上述のコモンセンター電圧ＶＣＯＭＣが得られるように可変抵抗ＶＲ２を調整した分圧回路からの電圧に応じた電位に設定される。オペアンプＯＰ２はこれらの電位差に応じた出力電圧を発生し、この出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ２に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御されＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＬに安定化する。
【００３２】
マルチプレクサＭＰＸは極性反転信号ＰＯＬが画素電極２０の画素電位のレベル反転に伴って変化する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲート電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させる。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに設定されたときに導通し、ゲート電圧が＋５Ｖに設定されたときに非導通となる。また、ＭＯＳトランジスタＴＲ４はゲート電圧が＋５Ｖに設定されたときに導通し、ゲート電圧が−３Ｖに設定されたときに非導通となる。すなわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な−１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタＴＲ３およびＴＲ４を介して交互にコモン電圧端子ＶＣＯＭに印加される。これにより、液晶セル内の電界方向は画素電極２０およびコモン電極２２間の電位差を変化させずに逆転される。
【００３３】
もし、電源端子＋ＶＤＤの電源電圧が変動すると、オペアンプＯＰ１およびＯＰ２の非反転入力端子の電位がこの電圧変動に伴って変化し、コモンセンター電圧ＶＣＯＭＣが最適値にシフトし、ＶＣＯＭＨおよびＶＣＯＭＬがこのコモンセンター電圧ＶＣＯＭＣのシフトに対応してシフトする。
【００３４】
また、シャットダウン信号ＳＨＵＴがシフトクロックＣＫの停止に伴って＋５Ｖに変化すると、マルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトランジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。このため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ１およびＴＲ３を介して＋５Ｖに設定される。
【００３５】
上述の実施例のコモン電極駆動回路では、ＣＭＯＳインバータが電源端子＋ＶＤＤおよび電源端子−ＶＥＥ間に直列に接続されるＣＭＯＳトランジスタＴＲ３およびＴＲ４を有し、オペアンプＯＰ１およびＭＯＳトランジスタＴＲ１のフィードバックループが可変電圧降下手段として電源端子＋ＶＤＤからＣＭＯＳインバータに印加される正電圧および負電源端子−ＶＥＥからＣＭＯＳインバータに印加される負電圧をそれぞれを所望レベルＶＣＯＭＨおよびＶＣＯＭＬに調整する。この場合、ＣＭＯＳインバータでの電圧降下がほとんど生じないため、液晶表示装置のＤＣ／ＤＣコンバータＣＮＶから得られるＶＣＯＭＨおよびＶＣＯＭＬに近い＋５Ｖおよび−３Ｖを利用することができ、これによりコモン電極駆動回路の電力損失を低減できる。さらに、電源端子＋ＶＤＤおよび−ＶＥＥの電源電圧は可変電圧降下手段によって調整されるため、安定化された状態でこの電源端子＋ＶＤＤに供給される必要がない。従って、液晶表示装置に供給される外部電源電圧あるいは液晶表示装置において外部電源電圧から生成される様々な電源電圧をこのコモン電極駆動回路の電源電圧とすることができる。いいかえれば、コモン電極駆動回路だけに使用されるような電源電圧を液晶表示装置において生成する必要をなくすことができる。
【００３６】
また、この実施例では、液晶パネル１０においてＶＣＯＭＨおよびＶＣＯＭＬの差が適切となるようにＶＲ１を調整することよりコモン電圧振幅ＶＣＯＭ（ｐ−ｐ）を設定し、液晶パネル１０においてフリッカーが無くなるようにＶＲ２の調整することによりコモンセンター電圧ＶＣＯＭＣを設定すれば、この後で電源端子＋ＶＤＤの電圧が変動しても、コモンセンター電圧ＶＣＯＭＣがこの電圧変動に応じてシフトされる。このため、フリッカーが電源端子＋ＶＤＤの電圧変動のために発生することを防止できる。
【００３７】
さらに、この実施例では、シフトクロックＣＫが液晶表示装置において停止したときに、コモン電圧ＶＣＯＭがこのときの信号電圧＋５Ｖに等く設定されるため、不必要な直流電圧の印加から液晶セルを保護することができる。
【００３８】
次に、本発明の第２実施例に係るコモン電極駆動回路を図５を参照して説明する。このコモン電極駆動回路は第１実施例と同様に図２に示す液晶パネル１０のコモン電極２２を駆動するために上述の液晶表示装置に組み込まれる。この実施例は、コモン電極駆動回路専用の電源電圧を液晶表示装置のＤＣ／ＤＣコンバータＣＮＶにおいて生成することが許される場合に適用される。尚、このコモン電極駆動回路は以下に述べることを除いて第１実施例と同様に構成される。第１実施例と共通部分は図５において同一参照符号で示され、その説明が省略される。
【００３９】
液晶表示装置では、図５に示すように＋５Ｖの電源電圧がコンピュータ等から外部電源端子ＶＥＸを介してＤＣ／ＤＣコンバータＣＮＶおよび電源端子＋ＶＤＤに供給される。ＤＣ／ＤＣコンバータＣＮＶは外部電源端子ＶＥＸからの＋５Ｖの電源電圧を安定な＋１９Ｖ、−１２Ｖ、−１．３Ｖおよび−３Ｖの電源電圧に変換し、それぞれ電源端子＋ＶＯＮ、−ＶＯＦＦ、−ＶＢＢおよび−ＶＥＥに供給する。コモン電極駆動回路は電源端子−ＶＢＢ、−ＶＥＥ、＋ＶＤＤに供給される−１．３Ｖ、−３Ｖおよび＋５Ｖの電源電圧で動作する。ここで、−３Ｖの電源電圧はＤＣ／ＤＣコンバータＣＮＶにより安定化されているが、＋５Ｖの電源電圧は外部電源端子ＶＥＸから直接供給されるため安定化されていない。また、ＤＣ／ＤＣコンバータＣＮＶはＶＣＯＭＬに等しい−１．３Ｖの電源電圧が外部電源端子ＶＥＸから供給される電源電圧の変動に対応して変化し、この変化の割合が調整信号ＡＤＪによって可変できるよう構成される。電源端子−ＶＢＢの電源電圧の変化割合はフリッカー現象を生じさせなくするために信号電圧の中心レベルに対応して適切に調整される。
【００４０】
図５に示すコモン電極駆動回路はＭＯＳトランジスタＴＲ１，ＴＲ３およびＴＲ４、固定抵抗Ｒ３，Ｒ６，Ｒ９、平滑コンデンサＣ１、可変抵抗ＶＲ、オペアンプＯＰ１、マルチプレクサＭＰＸ、並びにツェナーダイオードＺＤを有する。ＭＯＳトランジスタＴＲ１およびＴＲ３はＰチャネル型で構成され、ＭＯＳトランジスタＴＲ４はＮチャネル型で構成される。オペアンプＯＰ１は＋５Ｖおよび−１．３Ｖの電源電圧で動作し、これら電圧レベルにほぼ等しい出力を得ることができるレールトゥレール型で構成される。マルチプレクサＭＰＸは例えば＋５Ｖの電源電圧で動作するＨＣ４０５３型で構成される。
【００４１】
このコモン電極駆動回路では、抵抗Ｒ３が電源端子＋ＶＤＤおよびオペアンプＯＰ１の反転入力端子間に接続され、ツェナーダイオードＺＤがコモン電圧振幅の基準を設定するためにオペアンプＯＰ１の反転入力端子および電源端子−ＶＢＢ間に逆方向接続される。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９とＭＯＳトランジスタＴＲ３との接続点に抵抗Ｒ６を介して接続され、さらにコモン電圧振幅を調整するための可変抵抗ＶＲを介して電源端子−ＶＢＢに接続される。可変抵抗ＶＲの中間タップは可変抵抗ＶＲの一端に接続される。ＭＯＳトランジスタＴＲ４のカレントパスはコモン電極出力端子ＶＣＯＭおよび電源端子−ＶＢＢ間に接続される。オペアンプＯＰ１の反転入力端子は電源端子−ＶＢＢよりもツェナーダイオードＺＤのツェナー電圧ＶＤ１だけ高い電位に設定され、オペアンプＯＰ１の非反転入力端子は抵抗Ｒ６および可変抵抗ＶＲによって分圧された電位に設定される。
【００４２】
ＭＯＳトランジスタＴＲ３のソース電圧はコモン電圧ＶＣＯＭの高レベルＶＣＯＭＨとして用いられ、次のように表される。
【００４３】
ＶＣＯＭＨ＝ＶＣＯＭＬ＋（１＋Ｒ６／ＶＲ１）ＶＤ１ …（６）
すなわち、ＶＣＯＭＨおよびＶＣＯＭＬの差は可変抵抗ＶＲ１を調整することにより設定される。
【００４４】
動作において、オペアンプＯＰ１は非反転入力端子の電位が反転入力端子の電位に等しくなるような出力電圧を発生し、マルチプレクサＭＰＸに供給する。マルチプレクサＭＰＸはシャットダウン信号ＳＨＵＴが０Ｖに維持されるときこのオペアンプＯＰ１の出力電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供給する。これにより、ＭＯＳトランジスタＴＲ１での電圧降下が制御され、ＭＯＳトランジスタＴＲ３のソース電圧を上述のＶＣＯＭＨに安定化する。
【００４５】
マルチプレクサＭＰＸは極性反転信号ＰＯＬが画素電極２０の画素電位のレベル反転に伴って変化する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲート電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させる。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに設定されたときに導通し、ゲート電圧が＋５Ｖに設定されたときに非導通となる。また、ＭＯＳトランジスタＴＲ４はゲート電圧が＋５Ｖに設定されたときに導通し、ゲート電圧が−３Ｖに設定されたときに非導通となる。すなわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な−１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタＴＲ３およびＴＲ４を介して交互にコモン電圧端子ＶＣＯＭに印加される。これにより、液晶セル内の電界方向は画素電極２０およびコモン電極２２間の電位差を変化させずに逆転される。
【００４６】
もし、電源端子＋ＶＤＤの電源電圧が変動すると、電源端子−ＶＢＢの電位がこの電圧変動に伴って変化し、コモンセンター電圧ＶＣＯＭＣが最適値にシフトし、ＶＣＯＭＨおよびＶＣＯＭＬがこのコモンセンター電圧ＶＣＯＭＣのシフトに対応してシフトする。
【００４７】
また、シャットダウン信号ＳＨＵＴがシフトクロックＣＫの停止に伴って＋５Ｖに変化すると、マルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトランジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。このため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ１およびＴＲ３を介して＋５Ｖに設定される
上述の第２実施例によれば、少ない部品数でコモン電極駆動回路を構成することができ、かつ第１実施例と同様の効果が得られる。
【００４８】
尚、本発明は上述の実施例に限定されず、その要旨を逸脱しない範囲で様々に変形することができる。
【００４９】
【発明の効果】
本発明によれば、電源電圧レベルを制約することなく電力損失を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係るコモン電極駆動回路の構成を示す回路図である。
【図２】図１に示すコモン電極駆動回路が組み込まれる液晶表示装置の構成を概略的にを示す回路図である。
【図３】図１に示すコモン電極駆動回路において電源電圧＋ＶＤＤに依存するコモンセンター電圧を示すグラフである。
【図４】図１に示すコモン電極駆動回路の動作を説明するためのタイムチャートである。
【図５】本発明の第２実施例に係るコモン電極駆動回路の構成を示す回路図である。
【符号の説明】
ＯＰ１−ＯＰ４…オペアンプ、ＴＲ１−ＴＲ４…ＭＯＳトランジスタ、ＭＰＸ…マルチプレクサ、Ｒ１−Ｒ１０…固定抵抗、ＶＲ１，ＶＲ２…可変抵抗。
Claims (9)
- 第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、これらＣＭＯＳトランジスタを所定周期で交互に導通させ、これらＣＭＯＳトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第１電源端子から前記インバータ部に印加される第１電圧および前記第２電源端子から前記インバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、前記可変電圧降下手段は前記第１電源端子および前記インバータ部間に挿入されるＰチャネルＭＯＳトランジスタと、前記インバータ部に印加される第１電圧に応じてこのＰチャネルＭＯＳトランジスタのゲート電圧を制御するレールトゥレールオペアンプとを含むことを特徴とする表示装置用駆動回路。
- 前記可変電圧降下手段はさらに前記負電源端子および前記インバータ部間に挿入されるＮチャネルＭＯＳトランジスタと、前記インバータ部に印加される負電圧に応じてＮチャネルＭＯＳトランジスタのゲート電圧を制御するオペアンプとを含むことを特徴とする請求項１に記載の表示装置用駆動回路。
- 第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、これらＣＭＯＳトランジスタを所定周期で交互に導通させ、これらＣＭＯＳトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第１電源端子から前記インバータ部に印加される第１電圧および前記第２電源端子から前記インバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、前記コモン電極に対向する画素電極に印加される信号電圧を得るために用いられる前記第１電源端子の電源電圧が変動したときにこの変動に対応して前記駆動電圧のセンタレベルおよび振幅をシフトさせる電圧修正手段をさらに備えることを特徴とする表示装置用駆動回路。
- 第１電源端子および第２電源端子間に直列に接続されるＣＭＯＳトランジスタを有し、これらＣＭＯＳトランジスタを所定周期で交互に導通させ、これらＣＭＯＳトランジスタの接続点の電圧を表示装置のコモン電極を駆動する電圧として出力するインバータ部と、前記第１電源端子から前記インバータ部に印加される第１電圧および前記第２電源端子から前記インバータ部に印加される第２電圧の少なくとも一方を所望レベルに調整する可変電圧降下手段とを備え、クロック停止時に前記コモン電極およびこのコモン電極に対向する画素電極間の電界をキャンセルするために前記コモン電圧を前記画素電極に印加される信号電圧に等しい電圧に固定する液晶保護手段をさらに備えることを特徴とする表示装置用駆動回路。
- 第１絶縁基板上に画素電極が配置された第１電極基板と、第２絶縁基板上に前記画素電極に対向するコモン電極が配置された第２電極基板と、前記第１および第２電極基板間に保持される光変調層と、前記画素電極を駆動する第１電極駆動回路と、前記コモン電極を駆動する第２電極駆動回路とを備えた表示装置において、
前記第２電極駆動回路は、第１電源端子と第２電源端子との間に直列に接続されるＣＭＯＳトランジスタを所定周期で交互に導通させてＣＭＯＳトランジスタの接続点の電圧をコモン電極に出力するインバータ部と、前記第１電源端子に第１電圧を供給し前記第２電源端子に第２電圧をそれぞれ供給する電圧供給部とを含み、
前記電圧供給部は外部から供給される電源電圧を抵抗分割して前記第１電圧および前記第２電圧と成す抵抗分割手段を備えることを特徴とする表示装置。 - 前記第１電極基板の前記画素電極は信号線および走査線にスイッチ素子を介して接続されマトリクス状に配列されて成ることを特徴とする請求項５に記載の表示装置。
- 前記信号線を駆動するＸドライバおよび前記走査線を駆動するＹドライバを含み、前記Ｘドライバは外部から供給される前記電源電圧に基づいて信号電圧を出力することを特徴とする請求項６に記載の表示装置。
- 前記抵抗分割手段は、前記電源電圧の変動に伴う前記画素電極の寄生容量に起因する電位変化量の変動に対して前記第１電圧と前記第２電圧が追従するよう前記第１電圧と第２電圧とを設定して成ることを特徴とする請求項７に記載の表示装置。
- 前記画素電極は前記コモン電極と共に前記第２電圧により駆動される補助容量線に容量結合していることを特徴とする請求項６に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15369295A JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15369295A JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH095704A JPH095704A (ja) | 1997-01-10 |
| JP3575872B2 true JP3575872B2 (ja) | 2004-10-13 |
Family
ID=15568057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15369295A Expired - Fee Related JP3575872B2 (ja) | 1995-06-20 | 1995-06-20 | 表示装置用駆動回路および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575872B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100590746B1 (ko) * | 1998-11-06 | 2006-10-04 | 삼성전자주식회사 | 서로다른공통전압을가지는액정표시장치 |
| KR20020058653A (ko) * | 2000-12-30 | 2002-07-12 | 이형도 | 엘시디의 백라이트용 인버터 |
| JP4400588B2 (ja) | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
-
1995
- 1995-06-20 JP JP15369295A patent/JP3575872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH095704A (ja) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100777705B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR100272723B1 (ko) | 평면표시장치 | |
| US5864328A (en) | Driving method for a liquid crystal display apparatus | |
| CN100388344C (zh) | 图像显示装置 | |
| TWI404027B (zh) | 顯示裝置及顯示方法 | |
| CN210136714U (zh) | 公共电压驱动电路及显示装置 | |
| JP4536190B2 (ja) | 液晶表示装置 | |
| US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
| JPH06289817A (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP3943687B2 (ja) | 表示装置 | |
| KR100864491B1 (ko) | 액정 표시 장치의 구동 장치 | |
| JP3307308B2 (ja) | 出力回路 | |
| KR0180271B1 (ko) | 단순매트릭스형 액정표시소자 | |
| JP3575872B2 (ja) | 表示装置用駆動回路および表示装置 | |
| KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| KR20110045947A (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| CN114267309B (zh) | 公共电压检测电路、显示模组和显示装置 | |
| KR100368777B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| KR101015163B1 (ko) | 공통전압 발생회로 | |
| JP2001272959A (ja) | 液晶表示装置 | |
| JPH11194320A (ja) | 表示装置 | |
| JP2003084718A (ja) | 液晶表示素子 | |
| KR101528922B1 (ko) | 액정표시장치와 그 구동방법 | |
| KR100900540B1 (ko) | 계조 전압 생성 회로 및 이를 이용한 액정 표시 장치의구동 장치 | |
| JPH0455889A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| LAPS | Cancellation because of no payment of annual fees |