JP5487705B2 - ワイドバンドギャップ半導体素子 - Google Patents
ワイドバンドギャップ半導体素子 Download PDFInfo
- Publication number
- JP5487705B2 JP5487705B2 JP2009108795A JP2009108795A JP5487705B2 JP 5487705 B2 JP5487705 B2 JP 5487705B2 JP 2009108795 A JP2009108795 A JP 2009108795A JP 2009108795 A JP2009108795 A JP 2009108795A JP 5487705 B2 JP5487705 B2 JP 5487705B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- annular separation
- annular
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
一方、n型耐圧層のドーピングに関しては、同じ耐圧であれば、SiCやAlGaN等のほうが、Siよりも1〜2桁高くできる。したがって、Siに比べて特にSiCやAlGaN等の場合、耐圧層だけでなく、p型ボディー領域にも空乏層が伸びやすい。ところで、前記MISFET、IGBTを設計する場合、よく知られたトレンチゲート構造を採用すれば、いわゆるJFET抵抗を除去できるとともにチャネル密度を高くできる利点がある。しかし、トレンチゲート構造の場合に、チャネル抵抗を小さくするためにチャネル長(主電流の流れる方向の距離)を短くし過ぎると、p型ボディー領域の厚さが薄くなり、オフ時にp型ボディー領域がすべて空乏化することがある。この場合、いわゆるパンチスルー状態となり、SiCやAlGaN等の有する高い絶縁破壊電界から期待される高耐圧を実現できなくなる。そこまで極端でなくても、p型ボディー領域を薄くすると、チャネル長が短くなるので、いわゆる短チャネル効果によって閾値電圧が低下するという不都合が生じる。したがって、少なくともトレンチゲート構造を有する前記MISFET、IGBTなどのような半導体素子の場合には、p型ボディー領域は一定以上の厚さが必要となる。
本発明は、以上説明した点に鑑みなされたものである。本発明の目的は、深いウェル領域を選択的に形成することが現実的ではない半導体材料を用いる場合に、外乱電荷の影響を受け難くするとともに、耐圧の向上と耐圧の信頼性の高い終端構造部を備えるワイドバンドギャップ半導体素子を提供することである。
また、デバイスシミュレーションの結果によれば、このような終端構造部E1を有する半導体素子のpn主接合に逆電圧が印加された場合、最も活性領域A1に近い(以後、最も内側ともいう)環状分離溝31の内面に露出するp型半導体層5のうち活性領域A1側(以後、内側ともいう)のp型半導体層5と金属電極33との間のショットキー接触(以後、最も内側のショットキー接触ともいう)が、まずは印加電圧の大半を支える。n型耐圧層3内に延びる空乏層は、環状分離溝31の深さにほぼ関係なく、最も内側の環状分離溝31で終端するような形状で止まり、それよりも活性領域A1から遠い側(以後、外側ともいう)の環状分離溝31には接触しない。次に、最も内側のショットキー接触が降伏電圧近くに達すると、2番目に活性領域A1に近い(以後、2番目に内側ともいう。以下同様)環状分離溝31の内側内面に露出するp型半導体層5と金属電極33との間のショットキー接触(以後、2番目に内側のショットキー接触ともいう。以下同様)が、それ以降の印加電圧の一部を次第に支えるようになる。n型耐圧層3内の空乏層は、環状分離溝31の深さにほぼ関係なく、2番目に内側の環状分離溝31で終端するような形状で止まり、それよりも外側の環状分離溝31には接触しない。以下同様にして、内側のショットキー接触から順に降伏する(または降伏状態に近づく)ことで、印加電圧を支える。ここで、前記各ショットキー接触の降伏電圧の和が、活性領域A1においてアバランシェ降伏が生じる電圧よりも高ければ、活性領域A1におけるアバランシェ降伏電圧で耐圧が決まるので、終端構造部により素子全体の耐圧が低下することはない。なお、ここでショットキー接触が降伏するのは、p型半導体層5内でのアバランシェ降伏によるものであっても、トンネル現象によるリーク電流の増大によるものであってもよい(請求項2)。
本発明によれば、SiCのように、選択的に深いウェル領域を形成することが現実的ではない半導体材料を用いる場合にも、外乱の電荷の影響を受けにくい終端構造部を提供することができる(請求項5)。
実施例1では、図1、図5、図6に、この順に終端構造部の断面図、活性領域を取り巻く終端構造部の要部平面図、図5の終端構造部E部分の拡大平面図としてそれぞれ示すpn接合ダイオードについて説明する。図1に示すように、高ドープ(不純物濃度)のn型である4H−SiC(000−1)c面8度オフの基板1の、第1の主面(以後、おもて面という)の上に、低ドープのn型であるn型耐圧層3、p型半導体層5が、この順に積層される。基板1のもう一方の主面(以後、裏面という)には、カソード電極22がオーム性接触している。活性領域A1では、p型半導体層5の表面に、高ドープのp型であるアノードコンタクト領域7が形成され、アノードコンタクト領域7にはアノード電極23がオーム性接触している。前記活性領域A1を取り巻く終端構造部E1では、p型半導体層5を貫いてn型耐圧層3に達する複数の環状分離溝31が形成され、それぞれの環状分離溝31の内面に露出するp型半導体層5とn型耐圧層3の各表面には、金属電極33がショットキー接触している。金属電極33の上端は、鋭角部分が、半導体領域(p型半導体層5ならびにn型耐圧層3)とは直接接しないように保護絶縁膜39で隔てられている。隣接する環状分離溝31の間および環状分離溝31と活性領域A1の間のp型半導体層5の表面層には、p型半導体層5よりも高ドープのp型であるp+リング領域(p+型環状半導体領域)37がそれぞれ設けられる。終端構造部E1の表面は、保護絶縁膜39に覆われている。各構成要素の数、サイズ、ドーピング濃度、材質等は、耐圧その他所望の特性によって適宜設計すべきものである。不純物のドーピング濃度は、図1の上下方向(表面から深さ方向)に沿って、必ずしも均一でなくてもよい。たとえば、設計耐圧1kVの場合、n型耐圧層3は不純物のドーピング濃度がたとえば1×1016cm-3で厚さがたとえば10μm、p型半導体層5は不純物のドーピング濃度がたとえば1.5×1017cm-3で厚さがたとえば2μmとなる。なお、図1、図5では、描画の都合上、各部分寸法の比率は正確ではない。以降の図も同様である。また、図5の一点鎖線で示す環状はそれ以上の外側領域を省略した切り欠き線を示す。アノードコンタクト領域7の不純物のドーピング濃度は、良好なオーム性接触を得るためには高いほうが好ましいが、イオン注入で形成する場合には、不純物のドーピング濃度が高すぎると耐圧歩留まりが低下することがあるので、たとえば3×1019cm-3以下とする。深さは、イオン注入の加速電圧に依存するが、たとえば最大加速電圧300kVの場合には、0.4μm程度となる。本実施例1では、p+リング領域37はアノードコンタクト領域7と同時に形成するので、不純物のドーピング濃度と深さはともにアノードコンタクト領域7と同じとなるが、異なる不純物のドーピング濃度と深さとすることを排除するものではない。また、図1では、カソード電極22とアノード電極23は単一の材料でできているように描いてあるが、実際には複数の材料からなる積層膜であってもよい。カソード電極22は、たとえば、基板1に近い側から、ニッケルとチタンの積層膜とSiC表面との反応層にさらにチタンとニッケルと金を積層した積層膜である。アノード電極23は、たとえば、アノードコンタクト領域7に近い側から、ニッケルとチタンの積層膜とSiC表面との反応層にさらにチタンとアルミニウムを積層した積層膜である。同様に、金属電極33も、一つの材料でできている必要はなく、たとえば、p型半導体層5ならびにn型耐圧層3と接触する部分はチタンであり、それよりも内部の金属電極33の材料はアルミニウムが好ましい。また、金属電極33の内部には、スが残っていても差し支えない。本実施例1では、保護絶縁膜39は、全体がシリコン酸化膜であるが、異種材料を含んだ構成とすることを排除するものではない。p型半導体層5と金属電極33からなるショットキー接触の降伏電圧は、環状分離溝31の形状および内面の平坦性と金属電極33の上端付近の形状に依存するが、たとえば70V程度である。製造誤差等を考えて、たとえば環状分離溝31を25本設けることにすると、終端構造部E1は最大で1750V程度の印加電圧を維持することができるので、活性領域A1がアバランシェ降伏する電圧(約1700V)よりも高い。実際の素子耐圧は、環状分離溝31の深さに敏感であり、p型半導体層5を確実に貫く限り、なるべく浅いほうが、耐圧が高くなる。たとえば、環状分離溝31の深さを3μm(環状分離溝31の先端までが3μmという意味である)とする。環状分離溝31の幅の絶対値は、素子耐圧への影響は小さいが、環状分離溝31底部の曲率は、素子耐圧への影響があり、曲率半径が大きいほど、耐圧は高くなる。環状分離溝31底部の曲率半径の最大値は、環状分離溝31の幅のほぼ半分となるため、環状分離溝31の幅は、たとえば1μmとする。ショットキー接触により金属電極33からp型半導体層5へ伸びる空乏層の伸張長さ(図1、図5では左右方向の長さをいう)は、降伏時でも1μmに満たないので、環状分離溝31とp+リング領域37の間隔は、製造誤差を見込んでも、たとえば3μmもあれば十分である。p+リング領域37の幅は、本実施例1の場合は、製造工程中のLOCOS酸化に似た工程でなくなってしまわないように、たとえば2μmとする。以上により、環状分離溝31のピッチ(環状分離溝31の中心線の間隔)は9μmとなり、終端構造部E1全体の長さ(図1、図5で左右方向の長さをいう)は9μm×25本=225μmとなる。実際には、活性領域A1と終端構造部E1の境界付近で内部電界が最大となり、耐圧は1100V程度となるので、環状分離溝31は16〜17本設ければ1100V以上となるので、25本あれば充分であり、全体の素子耐圧への影響はほとんどないと思われる。
シリコンプロセスと同様に、このシリコン酸化膜をパターニングして、アノードコンタクト領域7とp+リング領域37を形成する部分が開口された第二マスク酸化膜(図示せず)とする。続いて、ウェハのおもて面全面に、スクリーン酸化膜を、たとえば、膜厚50nm成膜する。その後、ウェハをたとえば500℃に保った状態で、選択的にアルミニウムを最大加速電圧300kVで注入して、アルミニウム原子密度が3×1019cm-3のボックスプロファイルを形成する。その後、前記第二マスク酸化膜を除去する。たとえば、フッ酸に浸漬すればよい。次に、前記環状分離溝部の内面形状の改善のためにアニール熱処理を行う。同時に、注入したアルミニウムイオンの活性化も行われる。このアニール熱処理により、前記環状分離溝部の内面形状は、エッチング直後の角ばった形状から、内面および上端部が滑らかな形状に変化して耐圧の観点から好ましい環状分離溝31となる。
その後、熱酸化を行って、前記埋め込みポリシリコンの表面にシリコン酸化膜を形成する。次に、前記バリア窒化膜をパターニングして、アノードコンタクト領域7とp+リング領域37、およびそれらの周辺部(マスク合わせ精度等、製造誤差に対する余裕分をいう)のみを残す。このとき、環状分離溝31の内部には前記埋め込みポリシリコンが存在するから、パターニングの際に、環状分離溝31の上端部の一部と内面には、バリア窒化膜が残る。その後、前記埋め込みポリシリコンと表面に露出した前記パッシベーション酸化膜を除去する。
このとき、おもて面が概ね(000−1)c面である(ここで概ねとは、エピタキシャル成長を行うために設けられた、たとえば0〜8.5度のオフ角を含むという意である)ので、LOCOS酸化膜が十分厚くなるのは、正確に(000−1)c面である面から、たとえば20〜30度程度以内の面が露出した領域に限られる。したがって、環状分離溝31の上端のごく一部を除いては、環状分離溝31の上端部には、たとえバリア窒化膜が存在しなくても、LOCOS酸化膜が極端に厚く成長することはない。したがって、酸化温度が高すぎることや酸化時間が長すぎることなどがない限り、環状分離溝31が塞がる心配はない。
次に、バリア窒化膜を除去する。アノード電極23を設けるべきアノードコンタクト領域7の部分を開口したレジストパターンを形成した後、バッファードフッ酸に浸漬して、当該アノードコンタクト領域7の部分の上のパッシベーション酸化膜を除去する。レジストパターンを除去した後、ニッケルとチタンを、たとえば60nmずつ、おもて面に順次スパッタ成膜して、パターニングする。
次に、裏面の堆積物を適宜除去した後、裏面にもニッケルとチタンを、たとえば60nmずつ、順次スパッタ成膜する。その後、たとえばアルゴンのような不活性ガス中で、たとえば1000℃で熱処理を行って、アノードコンタクト領域7とアノード電極23の間、および基板1の裏面とカソード電極22の間に、オーム性接触を得る。
次に、チタンをたとえば100nmスパッタ成膜した後、純アルミニウムをたとえば3μm成膜する。リン硝酢酸を用いて、アノード電極23となるべき部分を残してアルミニウムを適宜パターニングして、アノード電極23を形成するとともに、環状分離溝31の中にアルミニウムを埋め込む。続いて、温めたアンモニアと過酸化水素の混合水溶液中に浸漬して、表面に露出したチタンを除去する。
作製したpn接合ダイオードは、耐圧1100Vを達成した。試験中に耐圧が不安定になる現象はほとんど見られなくなり、極端に耐圧の低いロットが発生する頻度も低くなった。以上のように、本実施例によれば、終端構造部E1に存在する、印加電圧を有効に支えている凹部に露出する半導体表面をすべて金属で覆っているので、外乱の電荷による影響を受け難くすることができる。
次に、ウェハのおもて面全面に、実施例1と同様にドープドエピタキシャル成長により、n型耐圧層3、p型半導体層5および実施例1にはないアノードコンタクト層を順に成膜する。アノードコンタクト層のドーピングと厚さは、前記実施例1のイオン注入によるアノードコンタクト領域7と同程度にする。
次に、実施例1と同様に、異方性エッチングにより終端構造部E2の環状分離溝31とマスク合わせ用マーカーパターン(図示せず)を形成する。続いて、実施例1のアルミニウムイオン注入工程(アノードコンタクト領域形成工程)を省略して、環状分離溝部の内面形状の改善のためのアニール熱処理以降の工程を続ける。
以上により、図2に示すpn接合ダイオードが完成する。作製したpn接合ダイオードは、実施例1と同様に、耐圧1100Vを達成した。試験中に耐圧が不安定になる現象はほとんど見られなくなり、極端に耐圧の低いロットが発生する頻度も低くなった。
このMOSFETの製造方法を、順を追って説明する。図3に示す終端構造部E3の製造方法は実施例1とほぼ同様であるから、両者との違いを中心に説明する。まず、実施例1と同様に、高ドープのn型である4H−SiC(000−1)c面8度オフのウェハを用意する。このウェハを、基板1とする。次に、ウェハのおもて面全面に、エピタキシャル成長により、n型耐圧層3とp型半導体層5を順に成膜する。次に、実施例1と同様に、環状分離溝31aとマスク合わせ用マーカーパターン(図示せず)を形成する。続いて、p+型ボディーコンタクト領域7b、n型ソース拡張領域6b、n+型ソースコンタクト領域6aをイオン注入で形成する。注入したイオンの活性化のためのアニール熱処理を、実施例1の環状分離溝31の内面形状の改善のためのアニール熱処理と同様の条件とすることにより、環状分離溝31aの内面形状の改善と平滑化が行われる。
3 n型耐圧層
5 p型半導体層
6 n型ソース領域
6a n+型ソースコンタクト領域
6b n型ソース拡張領域
7、7a アノードコンタクト領域
7b p+型ボディーコンタクト領域
8 埋め込みp+型領域
10 トレンチ
11 ゲート絶縁膜
12 ゲート電極
21 層間絶縁膜
22 カソード電極
22a ドレイン電極
23 アノード電極
23a ソース電極
31、31a 環状分離溝
33 金属電極
37、37a p+型環状半導体領域、p+リング領域
39 保護絶縁膜
E1、E2、E3 終端構造部
A1、A2、A3 活性領域
Claims (6)
- 第1導電型耐圧層上に積層される第2導電型半導体層を有する半導体基板が、主電流の流れる活性領域と該活性領域を取り巻く終端構造部とを備え、前記活性領域は前記第1導電型耐圧層と前記第2導電型半導体層との間のpn主接合を有し、前記終端構造部は、表面から前記第2導電型半導体層を貫いて前記第1導電型耐圧層に達する深さを有して少なくとも前記活性領域と終端構造とを分離する環状分離溝を含む複数の環状分離溝を有するとともに、該複数の環状分離溝の内面すべてを覆い、前記複数の環状分離溝の内面にそれぞれ露出する前記第2導電型半導体層表面と前記第1導電型耐圧層表面とにショットキー接触し、前記複数の環状分離溝間では相互に絶縁される金属電極を備えることを特徴とするワイドバンドギャップ半導体素子。
- 前記複数の環状分離溝の内面すべてを覆う金属電極と、前記複数の環状分離溝の内面に露出する前記第2導電型半導体層表面のうち前記活性領域側の表面部分とのショットキー接触の降伏電圧を、前記複数の環状分離溝の数だけ加算した電圧が、前記活性領域の前記pn主接合によるアバランシェ降伏電圧よりも高いことを特徴とする請求項1に記載のワイドバンドギャップ半導体素子。
- 前記複数の環状分離溝間に位置する前記第2導電型半導体層の表面または表面層に、該第2導電型半導体層よりも高ドープの第2導電型環状半導体領域を備えていることを特徴とする請求項1または2に記載のワイドバンドギャップ半導体素子。
- 前記複数の環状分離溝のうち、最も前記活性領域に近い環状分離溝と前記活性領域との間に位置する前記第2導電型半導体層の表面または表面層に、前記第2導電型半導体層よりも高ドープの第2導電型環状半導体領域を備えていることを特徴とする請求項1乃至3のいずれかに記載のワイドバンドギャップ半導体素子。
- 前記第1導電型耐圧層および前記第2導電型半導体層が、炭化珪素半導体であることを特徴とする請求項1乃至4のいずれかに記載のワイドバンドギャップ半導体素子。
- 前記第1導電型がn型であり、前記第2導電型がp型であって、前記ショットキー接触を構成する金属電極がチタンであることを特徴とする請求項1乃至5のいずれかに記載のワイドバンドギャップ半導体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108795A JP5487705B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108795A JP5487705B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258329A JP2010258329A (ja) | 2010-11-11 |
JP5487705B2 true JP5487705B2 (ja) | 2014-05-07 |
Family
ID=43318876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108795A Expired - Fee Related JP5487705B2 (ja) | 2009-04-28 | 2009-04-28 | ワイドバンドギャップ半導体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5487705B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
JP2019046977A (ja) * | 2017-09-01 | 2019-03-22 | トヨタ自動車株式会社 | 半導体装置 |
JP6960119B2 (ja) | 2017-11-28 | 2021-11-05 | 株式会社東芝 | 半導体装置 |
CN112071905B (zh) * | 2020-09-07 | 2021-05-25 | 上海陆芯电子科技有限公司 | 半导体器件的终端结构和绝缘栅双极型晶体管 |
CN117912959B (zh) * | 2024-03-20 | 2024-05-28 | 芯联集成电路制造股份有限公司 | 一种半导体器件及其制备方法和电子装置 |
-
2009
- 2009-04-28 JP JP2009108795A patent/JP5487705B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010258329A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236372B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
US8748977B2 (en) | Semiconductor device and method for producing same | |
JP5177151B2 (ja) | 炭化珪素半導体装置 | |
JP6528200B2 (ja) | 半導体装置 | |
JP5444608B2 (ja) | 半導体装置 | |
US9087894B2 (en) | Semiconductor device and method of manufacturing the device | |
JP6063629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150035006A1 (en) | Manufacturing method of semiconductor device | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP5810522B2 (ja) | 異種材料接合型ダイオード及びその製造方法 | |
JP5628462B1 (ja) | 半導体装置およびその製造方法 | |
WO2015166608A1 (ja) | 炭化珪素半導体装置 | |
CN105321824B (zh) | 半导体装置的制造方法 | |
JP4164892B2 (ja) | 半導体装置及びその製造方法 | |
JP6150976B2 (ja) | スーパージャンクション構造を有する半導体装置 | |
JP5487705B2 (ja) | ワイドバンドギャップ半導体素子 | |
JP5233158B2 (ja) | 炭化珪素半導体装置 | |
CN113826213A (zh) | 碳化硅半导体装置及其制造方法 | |
JP5547022B2 (ja) | 半導体装置 | |
WO2017051616A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6304878B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011040431A (ja) | 半導体装置およびその製造方法 | |
JP5272323B2 (ja) | 半導体装置とその製造方法 | |
TW201640613A (zh) | 半導體裝置及半導體裝置之製造方法 | |
CN114141614A (zh) | 电子设备元件制造方法、相关元件、电子设备和电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487705 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |