JP2017059981A - トランスインピーダンス増幅回路、及びその半導体装置 - Google Patents

Abstract

【課題】キャパシタを配設することなく差動出力を得る。【解決手段】入力端子Ｉｉｎに流れ込む入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、一端が前記入力端子に接続される抵抗器１０と、第１負荷１１と第１トランジスタＴ４と第２負荷Ｔ３との直列回路とを備え、前記抵抗器の他端は、前記第１トランジスタと前記第２負荷Ｔ３とを接続する第1接続点に接続され、前記第１負荷と前記第１トランジスタとを接続する第２接続点と、前記第１接続点との双方から電圧が出力される。【選択図】図２

Description

本発明は、トランスインピーダンス増幅回路、及びその半導体装置に関し、特に、フォトダイオードの出力電流を電流−電圧変換するトランスインピーダンス増幅回路、及びその半導体装置に関する。

光信号を送受信する通信システムは、ＰＯＮ(Passive Optical Network）システムが例示される。ＰＯＮシステムは、複数の加入者宅の端末（ＯＮＵ：Optical Network Unit）と局（ＯＬＴ：Optical Line Terminal）とを光ファイバで接続するものであり、各々の加入者宅と局との距離が大きく異なっている。このため、ＯＬＴの光受信機は、振幅が異なる光信号を電気信号に変換する必要があり、光信号を受信するフォトダイオード、及び該フォトダイオードの出力電流を電流−電圧変換するトランスインピーダンス増幅回路を備えている。

特許文献１〜４は、フォトダイオードの出力電流信号をトランスインピーダンス増幅回路により電圧変換し、該シングルエンド信号を差動増幅回路の入力端子に入力するシングルエンド−差動（Ｓ−Ｄ）変換技術が開示されている。例えば、特許文献１，２は、差動増幅回路の一方の入力端子に、シングルエンド出力端子を接続し、他方の入力端子にローパスフィルタでシングルエンド出力を平滑した直流電圧を印加し、他方のＤＣレベルを決定している。特許文献３は、差動増幅回路の一方の入力端子に、シングルエンド出力端子を接続し、他方の入力端子に差動増幅器の差動出力をＤＣフィードバックにより生成した直流電圧を印加し、他方のＤＣレベルを決定している。このＤＣフィードバックには、ローパスフィルタと差動増幅回路を用いている。特許文献４は、シングルエンド出力端子と差動増幅器の一方の入力端子とをキャパシタを介して接続している。

特開２０１２−２８８７９号公報（図１） 特開２０１１−２１７２３７号公報（図１） 特開２０１０−１３６１６９号公報（図１、段落００３３） 特開２００８−３０６６１４号公報（図６）

特許文献１〜４に記載の技術は、差動増幅回路の入力端子にキャパシタを配設している。半導体プロセスで形成することができるキャパシタは、単位面積あたりの容量が２［ｆＦ／μｍ^２］程度であり、小型化や低コスト化の観点から現実的な容量の上限は、１０ｐＦ程度である。また、トランジスタ素子が多数並ぶコア回路部は、キャパシタを形成できる領域が無く、約１００ｆＦが限度である。

特に、特許文献３の技術は、遮断周波数１００ｋＨｚで１００ｎＦ程度のキャパシタを必要としている。このようなキャパシタをチップ上に形成することは現実的でない。特許文献３の技術は、キャパシタの容量が足りないと、ＤＣレベルが安定せず、正しい信号増幅が行われず、出力信号波形が歪んでしまう。また、特許文献４の技術は、数百ｎＦオーダーの容量がなければ、信号の低周波成分が遮断されてしまう。この信号の遮断により、特許文献４の技術は、論理レベルで０レベルや、１レベルが連続したときに、信号が正しく伝達できなくなってしまう。

そこで、本発明は、キャパシタを配設することなく差動出力を得ることができるトランスインピーダンス増幅回路、及びその半導体装置を提供することを目的とする。

前記課題を解決するため、第１発明は、入力端子（Ｉ_ｉｎ）に流れる入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、一端が前記入力端子に接続される抵抗器（１０）と、第１負荷（１１）と第１トランジスタ（Ｔ４）と第２負荷（Ｔ３）との直列回路とを備え、前記抵抗器の他端は、前記第１トランジスタと前記第２負荷（Ｔ３）とを接続する第１接続点に接続され、前記第１負荷と前記第１トランジスタとを接続する第２接続点と、前記第１接続点との双方から電圧が出力されることを特徴とする。但し、（ ）内の符号や文字は例示である。

本発明は、キャパシタを配設することなく差動出力を得ることができる。このため、占有面積の少ない半導体装置を形成することができる。

本発明の第１実施形態であるトランスインピーダンス増幅回路を使用した光受信機の構成図である。 本発明の第１実施形態であるトランスインピーダンス増幅回路の回路図である。 本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（１）である。 本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（２）である。 本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（１）である。 本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（２）である。 本発明の第１実施形態であるトランスインピーダンス増幅回路の周波数特性図である。 本発明の第１実施形態であるトランスインピーダンス増幅回路が使用されるＰＯＮシステムの全体構成図である。 本発明の第２実施形態であるトランスインピーダンス増幅回路の回路図である。 本発明の第３実施形態であるトランスインピーダンス増幅回路の回路図である。 本発明の第１比較例である光受信機の回路図である。 本発明の第２比較例である光受信機の回路図である。 本発明の第３比較例である光受信機の回路図である。

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。

(第１実施形態)
図１は、本発明の第１実施形態であるトランスインピーダンス増幅回路を使用した光受信機の構成図である。
光受信機５００は、トランスインピーダンス増幅回路２００と、差動増幅回路１１０と、フォトダイオード３００とを備え、トランスインピーダンス増幅回路２００は、トランスインピーダンス増幅回路１００と、差動増幅回路１１０とを有する。また、トランスインピーダンス増幅回路２００は、半導体製造プロセスにより形成された半導体装置として構成されている。

トランスインピーダンス増幅回路１００は、一つの電流入力端子Ｉ_ｉｎ、及び２つの出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢを備えており、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢが差動出力端子として機能する。差動増幅回路１１０は、トランスインピーダンス増幅回路１００の出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢに接続された差動入力端子と差動出力端子とを備え、差動入力端子と差動出力端子との差分電圧をゲインＧで増幅する増幅回路である。なお、各図は、差動増幅回路１１０の反転入力端子、及び反転出力端子に「○」の記号を付し、非反転入力端子、及び非反転出力端子には、「○」の記号を付さないことにより、双方を区別している。

フォトダイオード３００は、光の強度を電流に変換する素子であり、カソード端を電源端子Ｖ_ＤＤに接続し、アノード端を電流入力端子Ｉ_ｉｎに接続している。なお、電源端子Ｖ_ＤＤは接地電位よりも正の電圧が印加される。

これらの構成により、光受信機５００は、フォトダイオード３００が光信号を電流信号に変換し、変換された電流信号をトランスインピーダンス増幅回路１００が電圧信号に変換し、変換された電圧信号を差動増幅回路１１０が論理レベルまで増幅し、差動増幅回路１１０が次段の信号処理回路に信号を伝達するように構成されている。ここで、トランスインピーダンス増幅回路１００は、フォトダイオード３００によるシングルエンド電流信号を入力し、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢから差動電圧信号が出力される。

トランスインピーダンス増幅回路１００が差動電圧信号を出力する理由は、信号のノイズ耐性を強化させるためや、差動増幅回路１１０を使用し、半導体プロセス上の素子間の特性バラツキを抑制するためである。

図２は、本発明の第１実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１００は、ＰチャネルのトランジスタＴ２，Ｔ７，Ｔ８と、ＮチャネルのトランジスタＴ１，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、抵抗器１０，１１とを備えて構成される。また、トランスインピーダンス増幅回路１００は、半導体装置として形成される回路でもある。ここで、特許請求の範囲において、トランジスタＴ１が第３トランジスタであり、トランジスタＴ２が第４トランジスタであり、トランジスタＴ３が第２トランジスタであり、トランジスタＴ４が第１トランジスタである。

また、トランスインピーダンス増幅回路１００は、電源端子Ｖ_ＤＤ，Ｖ_ＳＳと、電流入力端子Ｉ_ｉｎと、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢと、制御電圧端子Ｖ_Ｃ１，Ｖ_Ｃ２とを備えている。電源端子Ｖ_ＤＤは、接地電位に対して、正の電源電圧が印加され、電源端子Ｖ_ＳＳは接地電位、若しくは仮想接地点に接続される。

電流入力端子Ｉ_ｉｎは、２つのトランジスタＴ１，Ｔ２のゲートに接続され、トランジスタＴ２のソースとトランジスタＴ１のドレインとが接続されている。また、トランジスタＴ１のソースは電源端子Ｖ_ＳＳに接続され、トランジスタＴ２のドレイン及び基板端子は電源端子Ｖ_ＤＤに接続されている。なお、トランジスタＴ１の基板端子は、電源端子Ｖ_ＳＳに接続されている。

これらの接続により、トランジスタＴ１，Ｔ２は、インバータとして機能し、トランジスタＴ１，Ｔ２は、そのゲート電圧ｖ_１（ｔ）と、トランジスタＴ２のソースとトランジスタＴ１のドレインとの接続点Ｐの電位とが反転する。

トランジスタＴ４は、そのゲートがトランジスタＴ２のソースとトランジスタＴ１のドレインとの接続点Ｐに接続され、ドレインが抵抗器１１の一端に接続されている。また、抵抗器１１の他端は電源端子Ｖ_ＤＤに接続されている。一方、トランジスタＴ３は、そのゲートが制御電圧端子Ｖ_Ｃ１に接続され、ドレインがトランジスタＴ４のソース、及び抵抗器１０の一端と接続され、ソースが電源端子Ｖ_ＳＳに接続されている。抵抗器１０の他端は、電流入力端子Ｉ_ｉｎに接続されている。なお、トランジスタＴ３，Ｔ４の基板端子は、電源端子Ｖ_ＳＳに接続されている。

これらの接続により、抵抗器１０は、帰還抵抗器として機能し、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）と抵抗器１０の抵抗値Ｒ_Ｆとの積は、トランジスタＴ１，Ｔ２のゲート電圧ｖ_１（ｔ）からトランジスタＴ３のドレインとトランジスタＴ４のソースと抵抗器１０の一端との接続点（Ｘ点）の電圧ｖ_２（ｔ）を減じた値に等しい。つまり、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）とトランジスタＴ１，Ｔ２のゲート電圧ｖ_１（ｔ）とは、同相である。

トランジスタＴ４は、電圧ｖ_１（ｔ）の変化と逆相の逆相電流を抵抗器１１に流す。そして、トランジスタＴ４は、抵抗器１１を抵抗負荷として、正相のドレイン電圧ｖ_３（ｔ）が取り出され、トランジスタＴ３を電流源として、Ｘ点のソース電圧ｖ_２（ｔ）が逆相で取り出される。

また、トランジスタＴ４は、トランジスタＴ３を電流源とするソースフォロア回路として機能し、ソース電圧ｖ_２（ｔ）が低インピーダンスで取り出される。つまり、抵抗器１０と、ソースフォロア回路とは、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）を電圧ｖ_２（ｔ）に変換するトランスインピーダンス増幅器として機能する。また、トランジスタＴ４は、抵抗器１１を抵抗負荷とするソース接地回路としても機能する。このため、ソース電圧ｖ_２（ｔ）とドレイン電圧ｖ_３（ｔ）とは、振幅が異なる逆相の関係になる。

また、トランジスタＴ４のゲート電圧とドレイン電圧ｖ_３（ｔ）とは互いに反転する。また、トランジスタＴ１，Ｔ２は、インバータとして機能するので、ゲート電圧ｖ_１（ｔ）とトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは、同相になる。つまり、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎとトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは、同相になる。

トランジスタＴ６は、ゲートがトランジスタＴ４のドレインと抵抗器１１の他端との接続点（第２接続点）に接続され、ソースがトランジスタＴ５のドレイン、及び出力電圧端子Ｖ_ｏｕｔに接続され、ドレインが電源端子Ｖ_ＤＤに接続されている。トランジスタＴ５は、ゲートが制御電圧端子Ｖ_Ｃ１に接続され、ソースが電源端子Ｖ_ＳＳに接続されている。これにより、トランジスタＴ６は、トランジスタＴ５を電流源としたソースフォロア回路を構成し、トランジスタＴ４のドレイン電圧ｖ_３（ｔ）が同相で出力電圧端子Ｖ_ｏｕｔから取り出される。この出力電圧端子Ｖ_ｏｕｔの電圧を電圧ｖ_４（ｔ）とする。

トランジスタＴ７は、そのゲートがトランジスタＴ３のドレインとトランジスタＴ４のソースと抵抗器１０の一端との接続点（Ｘ点、第１接続点）に接続されており、ドレインが電源端子Ｖ_ＳＳに接続されており、ソースがトランジスタＴ８のドレイン、及び出力電圧端子Ｖ_ｏｕｔＢに接続されている。トランジスタＴ８は、そのゲートが制御電圧端子Ｖ_Ｃ２に接続されており、ソースが電源端子Ｖ_ＤＤに接続されている。なお、トランジスタＴ７の基板端子とトランジスタＴ８の基板端子とは電源端子Ｖ_ＤＤに接続されている。

これにより、トランジスタＴ７は、トランジスタＴ８を電流源としたソースフォロア回路を構成し、トランジスタＴ３のドレイン電圧ｖ_２（ｔ）が同相で出力電圧端子Ｖ_ｏｕｔＢから取り出される。この出力電圧端子Ｖ_ｏｕｔＢの電圧を電圧ｖ_５（ｔ）とする。トランジスタＴ３のドレイン電圧ｖ_２（ｔ）とトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは逆相なので、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）と出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）とは逆相になる。

また、制御電圧端子Ｖ_Ｃ１，Ｖ_Ｃ２は、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）のＤＣレベルと出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）のＤＣレベルとの差分電圧が０Ｖになるように設定する。

（シミュレーション結果）
図３、及び図４は、本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図である。
図３（ａ）は、電圧ｖ_１（ｔ）の波形であり、図３（ｂ）は、電圧ｖ_２（ｔ）の波形であり、図３（ｃ）は、電圧ｖ_３（ｔ）の波形である。また、図４（ａ）は、電圧ｖ_４（ｔ）の波形であり、図４（ｂ）は、電圧ｖ_５（ｔ）の波形である。なお、横軸は時間［ｎｓｅｃ］であり、縦軸は論理値「１」や「０」をＶ_ｎｍａｘやＶ_ｎｍｉｎ（ｎは、１〜５）で表現している。

図３（ａ）の電圧ｖ_１（ｔ）が上昇すると図３（ｂ）の電圧ｖ_２（ｔ）が下降し、電圧ｖ_１（ｔ）が下降すると電圧ｖ_２（ｔ）が上昇している。つまり、電圧ｖ_１（ｔ）と電圧ｖ_２（ｔ）とは、反転している。ここで、帰還抵抗器としての抵抗器１１の電圧降下は、｛ｖ_１（ｔ）−ｖ_２（ｔ）｝であり、入力電流ｉ_ｉｎ（ｔ）の位相と電圧ｖ_１（ｔ）の位相とは同相である。

図３（ｃ）の電圧ｖ_３（ｔ）は、図３（ａ）のｖ_１（ｔ）と同相になっているので、入力電流ｉ_ｉｎ（ｔ）の位相と同相である。図４（ａ）の電圧ｖ_４（ｔ）は、電圧ｖ_３（ｔ）と同相であるので、入力電流ｉ_ｉｎ（ｔ）の位相と同相である。図４（ｂ）の電圧ｖ_５（ｔ）は、電圧ｖ_１（ｔ）と逆相であるので、入力電流ｉ_ｉｎ（ｔ）の位相と逆相である。つまり、出力電圧端子Ｖ_ｏｕｔは、入力電流ｉ_ｉｎ（ｔ）の位相と同相の電圧を出力し、出力電圧端子Ｖ_ｏｕｔＢは、入力電流ｉ_ｉｎ（ｔ）の位相と逆相の電圧を出力する。

図５、及び図６は、本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターンである。横軸は時間「psec」であり、縦軸は論理値「１」又は「０」をＶ_ｎｍａｘ、やＶ_ｎｍｉｎで表現している。
図５（ａ）は、電圧ｖ_１（ｔ）のアイパターンであり、図５（ｂ）は、電圧ｖ_２（ｔ）のアイパターンであり、図５（ｃ）は、電圧ｖ_３（ｔ）のアイパターンである。また、図６（ａ）は電圧ｖ_４（ｔ）のアイパターンであり、図６（ｂ）は、電圧ｖ_５（ｔ）のアイパターンである。

アイパターンとは、信号波形の遷移を多数サンプリングし、重ね合わせてグラフィカルに表示したものである。波形が同じ位置(タイミング・電圧)で複数重ね合っていれば、品質の良い波形である。逆に、波形の位置(タイミング・電圧)がずれている場合は、品質の悪い波形であり、ジッターが悪くなる。図５、及び図６は、目が開いているので、品質が良い波形であることを示している。

図７は、本発明の第１実施形態であるトランスインピーダンス増幅回路の周波数特性図である。実線は、出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）のゲインの周波数特性を示し、破線は、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）のゲインの周波数特性を示す。なお、縦軸は、トランスインピーダンス［ｄＢｏｈｍ］であり、横軸は、周波数［１００ＭＨｚ〜２０ＧＨｚ］である。
トランスインピーダンス増幅回路１００は、全周波数範囲で、電圧ｖ_４（ｔ）も電圧ｖ_５（ｔ）も所定のトランスインピーダンスを有している。出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）は、出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）よりもゲインが高い。このゲインの不一致は、差動増幅回路１１０にゲイン制限機能を設ければ問題無い。

また、周波数が高くなるにつれて、双方のトランスインピーダンスが略等しくなるが（Δｖ_４（ｔ）≒−Δｖ_５（ｔ））、トランジスタＴ４のゲインが周波数の上昇と共に低下するからである。ここで、Δｖ_４（ｔ）やΔｖ_５（ｔ）は、ｖ_４（ｔ）やｖ_５（ｔ）の交流分を示す。なお、周波数が高いときのトランスインピーダンスは、抵抗器１０の抵抗値Ｒ_Ｆが支配的である。

トランスインピーダンス増幅回路１００の次段に接続される差動増幅回路１１０（図１）のゲインとゲイン制限機能により出力電圧ｖｏ（ｔ）は決まる。

（ＰＯＮシステム）
図８は、本発明の第１実施形態であるトランスインピーダンス増幅回路２００が使用されるＰＯＮシステムの全体構成図である。
ＰＯＮシステム８００は、複数の加入者宅の端末７００，７０１，７０２と、局６００と、スプリッタ７５０とを備え、局６００と複数の加入者宅の端末７００，７０１，７０２とがスプリッタ７５０を介して、通信可能に接続されている。ここで、局６００（ＯＬＴ）に設置される受信機は、光信号を電流に変換するフォトダイオード（ＰＤ:Photo Diode）３００と、フォトダイオード３００が出力する出力電流を差動電圧に変換するトランスインピーダンス増幅回路２００とを備える。

局（ＯＬＴ）から、加入者宅の端末（ＯＮＵ）に送信される下りデータは、連続信号であるが、加入者宅の端末（ＯＮＵ）から局（ＯＬＴ）に送信される上りデータは、データとデータとの間に信号が存在しないバースト信号になっている。また、加入者宅の端末７００，７０１，７０２から送信される信号の振幅は一定であるが、加入者宅の端末７００，７０１，７０２と局６００との距離はまちまちなので、局６００がバースト信号を受信する際には、特定の加入者宅の端末７００からのバースト信号は強くなり、異なる加入者宅７０１からのバースト信号が弱くなることがある。このため、局（ＯＬＴ）は、これらの強度やタイミングの異なる光バースト信号を強度が一定の電気信号に変える光受信機５００（図１）が必要である。

（第２実施形態）
前記第１実施形態のトランスインピーダンス増幅回路１００は、抵抗負荷としての抵抗器１１を用いたが、能動負荷に変更することができる。
図９は、本発明の第２実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１０１は、図２に示すトランスインピーダンス増幅回路１００に対して、その抵抗器１１（図２）を第４トランジスタとしてのトランジスタＴ９に変更したものである。
つまり、トランジスタＴ９は、そのソースがトランジスタＴ４のドレイン、及びトランジスタＴ６のゲートとの接続点に接続され、ドレインが電源端子Ｖ_ＤＤに接続され、ゲートがＶ_Ｃ２に接続されている。なお、トランジスタＴ９の基板端子は電源端子Ｖ_ＤＤに接続される。

この接続により、トランジスタＴ９は、トランジスタＴ４の能動負荷として機能する。
能動負荷は定電流源に近い動作を行い、抵抗負荷のときよりも電圧変化が大きくなるので、トランジスタＴ４の増幅率は高くなる特徴がある。また、トランスインピーダンス増幅回路１０１は、抵抗器１１（図２）を使用しないので、全トランジスタのゲート幅サイズ、及びその素子間のサイズ比で回路特性が決まるため、素子間の特性バラツキが抑制される。

（第３実施形態）
前記第１実施形態のトランスインピーダンス増幅回路１００は、トランジスタＴ１，Ｔ２のゲートを互いに接続して、インバータ回路の構成としたが、トランジスタＴ２を能動負荷とすることができる。

図１０は、本発明の第３実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１０２は、トランスインピーダンス増幅回路１０１（図９）と比較して、トランジスタＴ２の接続を変更し、トランジスタＴ１０としている。つまり、第４トランジスタとしてのトランジスタＴ１０は、ドレインが電源端子Ｖ_ＤＤに接続され、ゲートが制御電圧端子Ｖ_Ｃ２に接続され、ソースがトランジスタＴ１のドレイン及びトランジスタＴ４のゲートに接続され、基板端子が電源端子Ｖ_ＤＤに接続されている。

トランスインピーダンス増幅回路１０２は、電流入力端子Ｉ_ｉｎに接続されているゲートがトランジスタＴ１のみである。

（第１比較例）
図１１は、本発明の第１比較例である光受信機の回路図である。
光受信機５０１は、フォトダイオード３００と、トランスインピーダンス増幅回路２０１とを備え、トランスインピーダンス増幅回路２０１は、トランスインピーダンス増幅回路１０３と、差動増幅回路１１０と、抵抗器１２と、キャパシタ２０とを有する。

フォトダイオード３００は、カソードが電源端子Ｖ_ＤＤに接続されており、アノードがトランスインピーダンス増幅回路１０３の入力端子に接続されている点は、前記第１実施形態の図１と同様である。トランスインピーダンス増幅回路１０３は、シングルエンド出力の増幅回路である点で、トランスインピーダンス増幅回路１００（図１，２）と相違する。なお、トランスインピーダンス増幅回路１０３は、汎用オペアンプに帰還抵抗器を外部接続しても構成し得るが、該汎用オペアンプは内部に位相補償用のキャパシタが備えられている。

トランスインピーダンス増幅回路１０３のシングルエンド出力端子は、差動増幅回路１１０の非反転入力端子に接続されている。差動増幅回路１１０は、非反転入力端子と反転入力端子との間に抵抗器１２が接続されており、反転入力端子と抵抗器１２との接続点には、キャパシタ２０の一端が接続されている。なお、キャパシタ２０の他端は、接地されている。つまり、抵抗器１２、及びキャパシタ２０は、ローパスフィルタを構成しており、トランスインピーダンス増幅回路１０３の出力電圧の交流成分（高周波成分）を除去し、直流成分のみを差動増幅回路１１０の反転入力端子に印加する機能を有する。

差動増幅回路１１０は、非反転入力端子に印加された電圧と反転入力端子に印加された電圧との差分電圧を増幅する回路である。このため、差動増幅回路１１０は、トランスインピーダンス増幅回路１０３のシングルエンド出力端子の出力電圧の直流成分を打ち消し、交流成分のみを増幅して出力する。

ところで、キャパシタ２０は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０１は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。また、トランスインピーダンス増幅回路１００（図２）は、無信号時の出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢの直流電位を揃えることができるので、差動増幅回路１１０は、揃えられた直流電位を打ち消し、交流成分のみを増幅することができる。

（第２比較例）
図１２は、本発明の第２比較例である光受信機の回路図である。
光受信機５０２は、フォトダイオード３００と、トランスインピーダンス増幅回路２０２とを備え、トランスインピーダンス増幅回路２０２は、トランスインピーダンス増幅回路１０３と、二つの差動増幅回路１１０，１１１と、抵抗器１３と、キャパシタ２１とを有する。差動増幅回路１１０は、差動出力端子を有しているのに対し、差動増幅回路１１１は、シングルエンド出力端子を有している。

フォトダイオード３００、及びトランスインピーダンス増幅回路１０３は、第１比較例と同様の接続であり、トランスインピーダンス増幅回路１０３のシングルエンド出力端子が差動増幅回路１１０の非反転入力端子に接続されている。

差動増幅回路１１０は、その差動出力端子と差動増幅回路１１１の差動入力端子とが接続されている。差動増幅回路１１１のシングルエンド出力端子は、抵抗器１３の一端に接続されている。抵抗器１３の他端は、キャパシタ２１の一端、及び差動増幅回路の反転入力端に接続されている。キャパシタ２１の他端は、接地されている。抵抗器１３、及びキャパシタ２１は、ローパスフィルタを構成しており、差動増幅回路１１１のシングルエンド出力端子の直流成分を差動増幅回路１１０の反転入力端子に印加する。これにより、差動増幅回路１１０，１１１、抵抗器１３、及びキャパシタ２１の閉回路は、差動増幅回路１１１の非反転入力端子の電位の直流成分と反転入力端子の電位（直流電位）とが一致するように機能し、ＤＣフィードバック回路を構成する。

したがって、トランスインピーダンス増幅回路２０２は、トランスインピーダンス増幅回路１０３の出力電圧の直流成分を打ち消し、差動増幅回路１１０が交流成分（高周波成分）のみを増幅する。ところで、キャパシタ２１は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０２は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。

（第３比較例）
図１３は、本発明の第３比較例である光受信機の回路図である。
光受信機５０３は、フォトダイオード３００と、トランスインピーダンス増幅回路２０３とを備え、トランスインピーダンス増幅回路２０３は、トランスインピーダンス増幅回路１０３と、差動増幅回路１１０と、４つの抵抗器１４，１５，１６，１７とキャパシタ２２とを有する。

フォトダイオード３００は、第１比較例と同様の接続であるが、トランスインピーダンス増幅回路１０３は、シングルエンド出力端子がキャパシタ２２を介して差動増幅回路１１０の非反転入力端子に接続されている点で相違する。また、差動増幅回路１１０は、２本の抵抗器１４，１５を用いて、非反転入力端子に直流バイアスを掛けている。つまり、トランスインピーダンス増幅回路１０３と差動増幅回路１１０とは、ＡＣ結合されている。また、差動増幅回路１１０は、２本の抵抗器１６，１７を用いて、反転入力端子に直流バイアスを掛けている。

つまり、キャパシタ２２は、トランスインピーダンス増幅回路１０３のシングルエンド出力端子と、差動増幅回路１１０の非反転入力端子とに接続されている。また、抵抗器１４，１５の直列回路、及び抵抗器１６，１７の直列回路は、電源端子Ｖ_ＤＤ、及び電源端子Ｖ_ＳＳに接続されている。抵抗器１４，１５の直列回路の接続点は、キャパシタ２２の一端、及び差動増幅回路１１０の非反転入力端子に接続されている。また、抵抗器１６，１７の直列回路の接続点は、差動増幅回路１１０の反転入力端子に接続されている。

これらの接続により、差動増幅回路１１０は、トランスインピーダンス増幅回路１０３の出力電圧の交流成分、及び抵抗器１４，１５の分圧電圧（直流電圧）が非反転入力端子に印加され、抵抗器１６，１７の分圧電圧（直流電圧）が反転入力端子に印加される。ここで、抵抗器１４，１６の抵抗値を揃え、抵抗器１５，１７の抵抗値を揃えれば、抵抗器１６，１７の分圧電圧と抵抗器１６，１７の分圧電圧とが等しくなる。この結果、差動増幅回路１１０は、抵抗器１６，１７の分圧電圧と抵抗器１６，１７の分圧電圧とを打ち消し、トランスインピーダンス増幅回路１０３の出力電圧の交流成分のみ増幅する。

ところで、キャパシタ２２は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０３は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。

（変形例）
（１）前記第１実施形態のトランスインピーダンス増幅回路１００は、トランジスタＴ１，Ｔ２，Ｔ４を用いて、トランジスタＴ１のゲート電圧ｖ_１（ｔ）の変化と逆相のトランジスタＴ４のドレイン電流を流している。しかしながら、トランジスタＴ１，Ｔ２，Ｔ４は、単一の増幅回路と見なすことができる。つまり、トランジスタＴ４は、電流入力端子Ｉ_ｉｎの電圧の変化と逆相のドレイン電流を抵抗器１１に流しているとみなすことができる。

（２）前記各実施形態のインピーダンス増幅回路１００，１０１，１０２は、ソースフォロア回路Ｔ５，Ｔ６、及びソースフォロア回路Ｔ７，Ｔ８を介して、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢから差動出力電圧を得ていた。しかしながら、次段の差動増幅回路１１０の入力インピーダンスが高いのが通常なので、ソースフォロア回路Ｔ５，Ｔ６、及びソースフォロア回路Ｔ７，Ｔ８が不要になることが多い。つまり、トランスインピーダンス増幅回路１００のトランジスタＴ４のドレインと差動増幅回路の非反転入力端子とが接続され、トランスインピーダンス増幅回路１００のトランジスタＴ３のドレインと差動増幅回路の反転入力端子とが接続される。

（３）前記第３実施形態のインピーダンス増幅回路１０２（図１０）は、能動負荷としてトランジスタＴ９を用いていたが、トランジスタＴ９の代わりに抵抗負荷を用いることもできる。また、前記各実施形態のトランジスタＴ３は、ソースフォロアとしてＸ点の電圧ｖ２（ｔ）の電圧を取り出す電流源として使用したが、抵抗負荷とすることもできる。

１０ 抵抗器
１１ 抵抗器（抵抗負荷）
１２，１３，１４，１５，１６，１７ 抵抗器
２０，２１，２２ キャパシタ
１００，１０１，１０２，１０３，２００，２０１，２０２，２０３ トランスインピーダンス増幅回路（半導体装置）
１１０，１１１ 差動増幅回路
３００ フォトダイオード（ＰＤ）
５００，５０１，５０２，５０３ 光受信機
６００ 局
７００，７０１，７０２ 加入者宅
７５０ スプリッタ
８００ ＰＯＮシステム
Ｔ１ トランジスタ（第３トランジスタ、Ｎチャネルトランジスタ）
Ｔ２ トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ）
Ｔ３ トランジスタ（第２負荷、第２トランジスタ、Ｎチャネルトランジスタ）
Ｔ４ トランジスタ（第１トランジスタ、Ｎチャネルトランジスタ）
Ｔ５，Ｔ６ トランジスタ（第２ソースフォロア回路、Ｎチャネルトランジスタ）
Ｔ７，Ｔ８ トランジスタ（第１ソースフォロア回路、Ｐチャネルトランジスタ）
Ｔ９ （第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）
Ｔ１０ トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）
Ｖ_ＤＤ 電源端子
Ｖ_ＳＳ 電源端子
Ｖ_Ｃ１，Ｖ_Ｃ２ 制御電圧端子
Ｉ_ｉｎ 電流入力端子
Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢ 出力電圧端子
ｖ_１（ｔ）、ｖ_２（ｔ），ｖ_３（ｔ），ｖ_４（ｔ），ｖ_５（ｔ） 電圧
ｉ_ｉｎ 入力電流

Claims (9)

1. 入力端子に流れ込む入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、
   一端が前記入力端子に接続される抵抗器と、
   第１負荷と第１トランジスタと第２負荷との直列回路とを備え、
   前記抵抗器の他端は、前記第１トランジスタと前記第２負荷とを接続する第1接続点に接続され、
   前記第１負荷と前記第１トランジスタとを接続する第２接続点と、前記第１接続点との双方から電圧が出力される
   ことを特徴とするトランスインピーダンス増幅回路。
2. 請求項１に記載のトランスインピーダンス増幅回路であって、
   前記直列回路は、所定電圧が印加され、
   前記第１トランジスタは、前記入力電流と逆相に変化する逆相電流を前記第１負荷に流し、
   前記第２負荷は、ゲートに所定電圧を印加した第２トランジスタである
   ことを特徴とするトランスインピーダンス増幅回路。
3. 請求項１又は請求項２に記載のトランスインピーダンス増幅回路であって、
   前記第１接続点の電圧は、第１ソースフォロア回路を介して出力され、
   前記第２接続点の電圧は、第２ソースフォロア回路を介して出力される
   ことを特徴とするトランスインピーダンス増幅回路。
4. 請求項３に記載のトランスインピーダンス増幅回路であって、
   前記第１ソースフォロア回路の出力電圧と、前記第２ソースフォロア回路の出力電圧とは、前記電流入力が無信号状態であるときの直流電圧レベルが揃えられている
   ことを特徴とするトランスインピーダンス増幅回路。
5. 請求項４に記載のトランスインピーダンス増幅回路であって、
   前記第１ソースフォロア回路の出力電圧と前記第２ソースフォロア回路の出力電圧とが差動入力される差動増幅回路をさらに備える
   ことを特徴とするトランスインピーダンス増幅回路。
6. 請求項１又は請求項２に記載のトランスインピーダンス増幅回路であって、
   前記第１接続点の電圧と前記第２接続点の電圧とが差動入力される差動増幅回路をさらに備える
   ことを特徴とするトランスインピーダンス増幅回路。
7. 請求項１に記載のトランスインピーダンス増幅回路であって、
   前記第１負荷は、抵抗器、又は能動負荷である
   ことを特徴とするトランスインピーダンス増幅回路。
8. 請求項２に記載のトランスインピーダンス増幅回路であって、
   前記入力端子と前記帰還抵抗器との接続点にゲートが接続され、ソースが前記第２トランジスタのソースに接続された第３トランジスタと、
   前記第３トランジスタのドレイン、及び前記第１トランジスタのゲートにソースが接続された第４トランジスタとをさらに備え、
   前記第４トランジスタのゲートは、前記第３トランジスタのゲート、又は前記第４トランジスタのドレインに接続されている
   ことを特徴とするトランスインピーダンス増幅回路。
9. 入力端子に流れ込む入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路が形成された半導体装置であって、
   一端が前記入力端子に接続される抵抗器と、
   第１負荷と第１トランジスタと第２負荷との直列回路とを備え、
   前記抵抗器の他端は、前記第１トランジスタと前記第２負荷とを接続する第1接続点に接続され、
   前記第１負荷と前記第１トランジスタとを接続する第２接続点と、前記第１接続点との双方から電圧が出力される
   ことを特徴とする半導体装置。

Images