JP5477277B2 - Soiウェーハの製造方法 - Google Patents
Soiウェーハの製造方法 Download PDFInfo
- Publication number
- JP5477277B2 JP5477277B2 JP2010283574A JP2010283574A JP5477277B2 JP 5477277 B2 JP5477277 B2 JP 5477277B2 JP 2010283574 A JP2010283574 A JP 2010283574A JP 2010283574 A JP2010283574 A JP 2010283574A JP 5477277 B2 JP5477277 B2 JP 5477277B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- soi
- layer
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000002093 peripheral effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 14
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 14
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000007864 aqueous solution Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 107
- 238000010438 heat treatment Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 16
- 238000011109 contamination Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- -1 hydrogen (H + ) ions Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
Description
従って、前記熱処理が終了した段階(エピタキシャル成長が行われる直前)では、SOI層の外周の全周にわたって埋め込み酸化膜が露出した構造となってしまう。
このような場合、SOI層21から成長するエピタキシャル層20と、テラス部23からのエピタキシャル層24が接触し、この部分が発塵源となり、後の工程でのパーティクル汚染の原因となる。
このように行うことで、埋め込み酸化膜の外周部除去を簡易な方法で効率的に行うことができる。
このように行うことで、埋め込み酸化膜の露出した外周部の除去を簡易な方法で効率的に行うことができる。
本発明の製造方法では、まず、図1(a)に示すように、シリコン単結晶からなるボンドウェーハ10とベースウェーハ11を準備する。
ボンドウェーハ10及びベースウェーハ11としては、シリコン単結晶からなるものであれば、特に限定されないが、例えば、ゲッタリング能力を高める等といった目的のため、シリコン単結晶ウェーハに高濃度にドーパントを含ませたものを準備しても良く、その導電型はn型、p型のいずれであってもよい。
このとき形成するシリコン酸化膜12の厚さとしては特に限定されず、また、形成方法としても、例えば、wet酸化等の熱酸化方法により形成することができる。当該形成したシリコン酸化膜12は、後工程のイオン注入の際のチャネリング防止の効果を有し、また、貼り合わせ後には、埋め込み酸化膜14となる。
このとき形成するイオン注入層13の深さは、剥離後に形成されるSOI層16の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、SOI層16の厚さを制御できる。
例えば、200nm以下の比較的薄い埋め込み酸化膜を有するSOIウェーハを製造する場合等には、本発明のように、ベースウェーハには酸化膜を形成しないで、チャネリング防止のためにボンドウェーハに形成されたシリコン酸化膜を埋め込み酸化膜とする。
例えば、貼り合わせたウェーハに対して、Ar等の不活性ガス雰囲気下、500℃以上の温度、30分以上熱処理を加えれば、結晶の再配列と気泡の凝集とによって、ボンドウェーハ10をイオン注入層13で剥離することができる。
なお、貼り合わされるベースウェーハ、ボンドウェーハの周辺部には厚さが僅かに薄くなった研磨ダレと呼ばれる部分や面取り部が存在し、その部分は貼り合わせ後にも結合されず未結合部分となり、当該未結合部分があるため、剥離後には、SOI層の周りに、ベースウェーハの貼り合わせ面が露出したままの領域ができ、当該領域をテラス部という。
埋め込み酸化膜14の外周部を除去する量としては、上記のようなオーバーハング形状の構造となれば、特に限定されず、例えば、後工程の熱処理時にSOI層16がエッチングされて減少する幅以上の幅を除去すれば、熱処理のエッチングにより埋め込み酸化膜14が確実に露出しないようにできる。
HF含有水溶液であれば、SOI層16の表面をできるだけエッチングしないように、埋め込み酸化膜14の外周部の端面を効率的にエッチングして除去することができ、上記のような構造とすることが容易である。
この平坦化熱処理により、剥離後のSOI層の面粗さを改善し、ダメージ層を除去することができる。この際、SOI層の外周部の端面のエッチングが進行してSOI層の外周部が所定の幅でエッチング除去されるが、本発明では、予め埋め込み酸化膜の外周部は除去され、もともとオーバーハング形状なので、埋め込み酸化膜がSOI層の外周に露出することはない。
この際、例えば、成長温度にされたSOIウェーハに、トリクロロシラン(SiHCl3)、ジクロロシラン(SiH2Cl2)等の成長ガスと、キャリアガスとしての水素ガス(H2)を供給することで、シリコンエピタキシャル層をエピタキシャル成長させることができる。
図2、3は、本発明の製造方法により製造したSOIウェーハを部分的に示す概略断面図である。図2に示すように、テラス部18及びSOI層16から成長するエピタキシャル層17が一つの層として繋がって成長するため、エピ渓谷が形成されず、発塵のない高品質の厚膜SOIウェーハとすることができる。また、図3のようにSOI層16と埋め込み酸化膜14の外周端が一致せず、SOI層16の外周端が埋め込み酸化膜14の外周端より外側に位置する構造(オーバーハング形状)のままでも、良好にエピタキシャル成長させることができる。この際、埋め込み酸化膜14の外周端部分に空洞が形成される場合があるが、数μm以下の微小なサイズであるため、後工程への影響はない。
図4は、本発明の他の態様のSOIウェーハの製造方法の一例を示すフロー図である。
図4における本発明の製造方法では、ボンドウェーハ10とベースウェーハ11とを貼り合わせた後剥離してSOIウェーハ15を作製するまでの図4(a)−(e)の工程は、図1(a)−(e)の工程と同様に行うことができる。
次に、図4(g)に示すように、SOIウェーハ15のSOI層16の外周に露出した埋め込み酸化膜14を除去する処理を行う。
この場合、埋め込み酸化膜14の少なくとも外周に露出した部分を除去すればよく、図3のように、さらに除去してSOI層16の外周端が埋め込み酸化膜14の外周端より外側に位置する構造にしてもよい。
前工程で埋め込み酸化膜14の露出した部分を除去しているため、図2,3のように、エピタキシャル層17は良好に形成されて、エピ渓谷の発生を防止できる。
(実施例1)
図1(a)−(h)の工程でSOIウェーハを製造した。
まず、ボンドウェーハ及びベースウェーハとして、直径300mm、結晶方位<100>のシリコン単結晶ウェーハを準備した。ボンドウェーハのみに、厚さ150nmの酸化膜を形成した。次に、ボンドウェーハの酸化膜を通して水素(H+)をイオン注入して(注入条件:40keV、5×1016atoms/cm2)、ボンドウェーハ内部にイオン注入層を形成した。次に、常温で貼り合わせて、500℃、30分、アルゴン雰囲気で剥離熱処理を行い、ボンドウェーハを剥離して、テラス部に酸化膜のないSOIウェーハ(SOI層/BOX層=300nm/150nm)を作製した。
次に、エピタキシャル成長炉内で、1100℃、5分、塩化水素ガスを含む雰囲気(HCl=0.5SLM、H2=50SLM)で熱処理を行い(HClエッチング)、エッチング代185nmまでSOI層表面をエッチングした。この際、熱処理後のSOIウェーハのSOI層外周には、BOX層は露出していなかった。
上記のように製造したSOIウェーハのSOI層とテラス部の境界部分のSEM写真を図5に示す。図5に示すように、SOI層とテラス部の境界部分での段差はほとんど無く、良好なエピタキシャル成長を行うことができた。
実施例1と同様に、ただし、熱処理(HClエッチング)前のBOX層の外周部のエッチング除去(図1(f))は行わないで、SOIウェーハを製造した。
図8に、製造したSOIウェーハのSOI層とテラス部の境界部分のSEM写真を示す。
図8に示すように、SOI層とテラス部の境界部分には、渓谷状の段差(エピ渓谷)が形成されていた。このようなエピ渓谷は、後工程でのパーティクル汚染の原因となる。
図4(a)−(h)の工程でSOIウェーハを製造した。
まず、ボンドウェーハ及びベースウェーハとして、直径300mm、結晶方位<100>のシリコン単結晶ウェーハを準備した。ボンドウェーハのみに、厚さ150nmの酸化膜を形成した。次に、ボンドウェーハの酸化膜を通して水素(H+)をイオン注入して(注入条件:40keV、5×1016atoms/cm2)、ボンドウェーハ内部にイオン注入層を形成した。次に、常温で貼り合わせて、500℃、30分、アルゴン雰囲気で剥離熱処理を行い、ボンドウェーハを剥離して、テラス部に酸化膜のないSOIウェーハ(SOI層/BOX層=300nm/150nm)を作製した。
次に、SOIウェーハを15%HF水溶液に浸漬させて、露出したBOX層をエッチングした。これにより、BOX層の外周端はSOI層の外周端とほぼ同一の位置に形成された。
上記のように製造したSOIウェーハのSOI層とテラス部の境界部分のSEM写真を図6に示す。図6に示すように、SOI層とテラス部の境界部分での段差は形成されず、良好なエピタキシャル成長を行うことができた。
実施例2と同様に、ただし、熱処理(HClエッチング)後のBOX層の外周部のエッチング除去(図4(g))は行わないで、SOIウェーハを製造した。
製造したSOIウェーハのSOI層とテラス部の境界部分のSEM写真についても、比較例1の図8と同様にエピ渓谷が形成されていた。
13…イオン注入層、 14…埋め込み酸化膜、 15…SOIウェーハ、
16…SOI層、 17…エピタキシャル層、 18…テラス部。
Claims (2)
- シリコン単結晶からなるボンドウェーハの表面にシリコン酸化膜を形成し、該シリコン酸化膜を通して水素及び希ガスのうち少なくとも1種類のガスイオンをイオン注入して前記ボンドウェーハの内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面と、シリコン単結晶からなるベースウェーハの表面とを前記シリコン酸化膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することにより、前記ベースウェーハの外周のテラス部に酸化膜がなく、前記シリコン酸化膜を埋め込み酸化膜としたSOIウェーハを作製し、
該SOIウェーハに水素を含む還元性雰囲気もしくは塩化水素ガスを含む雰囲気で熱処理を行った後、該SOIウェーハのSOI層の外周に露出した前記埋め込み酸化膜を除去する処理を行い、その後、前記SOI層の表面にエピタキシャル層を形成することを特徴とするSOIウェーハの製造方法。 - 前記SOI層の外周に露出した埋め込み酸化膜を除去する処理を、前記SOIウェーハをHF含有水溶液に浸漬させることによって行うことを特徴とする請求項1に記載のSOIウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283574A JP5477277B2 (ja) | 2010-12-20 | 2010-12-20 | Soiウェーハの製造方法 |
PCT/JP2011/006430 WO2012086122A1 (ja) | 2010-12-20 | 2011-11-18 | Soiウェーハの製造方法 |
EP11850322.6A EP2657955B1 (en) | 2010-12-20 | 2011-11-18 | Method for manufacturing soi wafer |
CN201180061352.2A CN103299395B (zh) | 2010-12-20 | 2011-11-18 | Soi晶片的制造方法 |
KR1020137015782A KR101766799B1 (ko) | 2010-12-20 | 2011-11-18 | Soi 웨이퍼의 제조방법 |
US13/990,883 US8728912B2 (en) | 2010-12-20 | 2011-11-18 | Method for manufacturing SOI wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010283574A JP5477277B2 (ja) | 2010-12-20 | 2010-12-20 | Soiウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012134242A JP2012134242A (ja) | 2012-07-12 |
JP5477277B2 true JP5477277B2 (ja) | 2014-04-23 |
Family
ID=46313417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010283574A Active JP5477277B2 (ja) | 2010-12-20 | 2010-12-20 | Soiウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8728912B2 (ja) |
EP (1) | EP2657955B1 (ja) |
JP (1) | JP5477277B2 (ja) |
KR (1) | KR101766799B1 (ja) |
CN (1) | CN103299395B (ja) |
WO (1) | WO2012086122A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6200273B2 (ja) * | 2013-10-17 | 2017-09-20 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Soiウェーハの製造方法 |
CN111668121B (zh) * | 2019-03-05 | 2022-05-27 | 台湾积体电路制造股份有限公司 | 晶圆接合结构及其形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
JP3358550B2 (ja) * | 1998-07-07 | 2002-12-24 | 信越半導体株式会社 | Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ |
CN101124657B (zh) * | 2005-02-28 | 2010-04-14 | 信越半导体股份有限公司 | 贴合晶圆的制造方法及贴合晶圆 |
JP4398934B2 (ja) * | 2005-02-28 | 2010-01-13 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP2008028070A (ja) | 2006-07-20 | 2008-02-07 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5245380B2 (ja) * | 2007-06-21 | 2013-07-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP2009176860A (ja) * | 2008-01-23 | 2009-08-06 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP5244650B2 (ja) * | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Soiウェーハの製造方法 |
-
2010
- 2010-12-20 JP JP2010283574A patent/JP5477277B2/ja active Active
-
2011
- 2011-11-18 KR KR1020137015782A patent/KR101766799B1/ko active IP Right Grant
- 2011-11-18 US US13/990,883 patent/US8728912B2/en active Active
- 2011-11-18 CN CN201180061352.2A patent/CN103299395B/zh active Active
- 2011-11-18 EP EP11850322.6A patent/EP2657955B1/en active Active
- 2011-11-18 WO PCT/JP2011/006430 patent/WO2012086122A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR20140014085A (ko) | 2014-02-05 |
WO2012086122A1 (ja) | 2012-06-28 |
EP2657955A1 (en) | 2013-10-30 |
EP2657955B1 (en) | 2017-01-11 |
EP2657955A4 (en) | 2014-06-04 |
CN103299395B (zh) | 2015-12-16 |
JP2012134242A (ja) | 2012-07-12 |
US20130316522A1 (en) | 2013-11-28 |
KR101766799B1 (ko) | 2017-08-09 |
US8728912B2 (en) | 2014-05-20 |
CN103299395A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI721223B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
JP6100200B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5245380B2 (ja) | Soiウェーハの製造方法 | |
JP2011124581A (ja) | 薄いsoiデバイスの製造 | |
TW201546873A (zh) | 貼合式soi晶圓的製造方法 | |
WO2011151968A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5477277B2 (ja) | Soiウェーハの製造方法 | |
JP2017005201A (ja) | Soiウェーハの製造方法 | |
CN109075028B (zh) | 贴合式soi晶圆的制造方法 | |
JP5942948B2 (ja) | Soiウェーハの製造方法及び貼り合わせsoiウェーハ | |
WO2018061523A1 (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP5541136B2 (ja) | 貼り合わせsoiウエーハの製造方法 | |
JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
TWI549192B (zh) | Method of manufacturing wafers | |
KR102317552B1 (ko) | 접합 soi 웨이퍼의 제조방법 | |
JP5710429B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5565128B2 (ja) | 貼り合わせウエーハの製造方法 | |
JP2008205218A (ja) | 半導体基板 | |
JP2014212172A (ja) | 貼り合わせウェーハの製造方法 | |
JP2012114376A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5477277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |