JP5710429B2 - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP5710429B2
JP5710429B2 JP2011191530A JP2011191530A JP5710429B2 JP 5710429 B2 JP5710429 B2 JP 5710429B2 JP 2011191530 A JP2011191530 A JP 2011191530A JP 2011191530 A JP2011191530 A JP 2011191530A JP 5710429 B2 JP5710429 B2 JP 5710429B2
Authority
JP
Japan
Prior art keywords
wafer
bonding
bonded
bond
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011191530A
Other languages
English (en)
Other versions
JP2013055184A (ja
Inventor
琢也 北村
琢也 北村
正雄 深美
正雄 深美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2011191530A priority Critical patent/JP5710429B2/ja
Publication of JP2013055184A publication Critical patent/JP2013055184A/ja
Application granted granted Critical
Publication of JP5710429B2 publication Critical patent/JP5710429B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は貼り合わせウェーハの製造方法に関し、特には半導体ウェーハを用いた貼り合わせウェーハの製造方法に関するものである。
高性能デバイス用のウェーハとして、半導体ウェーハを他のウェーハ等と接合させた後、素子を作製する側のウェーハを薄膜化した貼り合わせウェーハが使用されている。
このような貼り合わせウェーハの製造方法としては、例えば、鏡面研磨された2枚のシリコンウェーハを用意し、少なくとも一方のウェーハに酸化膜を形成させる。そして、これらのウェーハを接合させた後、200〜1200℃の温度で熱処理して結合強度を高める。その後、素子作製側ウェーハ(ボンドウェーハ)を研削及び研磨等して所望の厚さまで薄膜化することにより、半導体層(薄膜)が形成された貼り合わせウェーハを製造することができる。
このように、ボンドウェーハの薄膜化を研削・研磨で行う貼り合わせウェーハの製造方法の場合、ボンドウェーハとベースウェーハとを室温で貼り合わせた後、直ちに1000℃以上の高温での結合熱処理が行われるが、その際、特許文献1によれば、室温での貼り合わせ工程から結合熱処理工程までの時間を1時間以内にするか、または貼り合わせ工程から結合熱処理工程までの間に少なくとも温度80℃以上のベークを30分以上、あるいは温度100℃以上のベークを5分以上行うことによって、ウェーハ周辺部に発生するボイドを低減することが記載されている。
また、特許文献2によれば、貼り合わせウェーハの周辺部に発生するボイドを低減するため、第1の基板の結合面及び第2の基板の結合面の少なくとも一方の基板の結合面の外周部のうち少なくとも一部の温度をそれ以外の領域より高く保った状態で結合させることが記載されている。しかしながら、1枚のウェーハ内で精度よく約50℃の温度差をつけることは困難である。
また、ボンドウェーハの薄膜化にあたって、上記の研削・研磨による方法の他、イオン注入剥離法(スマートカット(登録商標)法とも呼ばれる)を用いた貼り合わせウェーハの製造方法がある。この製造方法では、イオン注入により半導体からなるウェーハ中に水素イオン等を注入することで、ウェーハ中に高濃度イオン注入層を形成する。そして、高濃度イオン注入層を有するウェーハ(ボンドウェーハ)と、支持基板となるウェーハ(ベースウェーハ)を室温で貼り合わせ、これを500℃程度の低温で熱処理して、イオン注入層でウェーハを剥離し、支持基板となるウェーハの表面に薄膜の半導体層を有する貼り合わせウェーハを作製することができる。
このようにして作製された貼り合わせウェーハは、このままでは貼り合わせ界面の結合強度が十分ではないため、1000℃以上の高温での結合熱処理が行われる。
このようなイオン注入剥離法で貼り合わせウェーハを作製する際に、貼り合わせ面の周辺部の研磨ダレが比較的大きいウェーハを貼り合わせて剥離した場合、半導体層(薄膜)が転写されない周辺部の幅(以下、この薄膜が転写されない周辺部の幅をテラス幅という)が広がり、最終的に得られる半導体デバイスのチップ数を低減させてしまう問題があった。
このような問題点を解決するため特許文献3では、貼り合わせを行った後、イオン注入層での剥離が生じない温度(好ましくは室温)で、6時間以上保持した後に剥離熱処理を行うことによって、テラス幅を低減することが記載されている。
しかしながら、実際のところは、テラス幅を現に低減させるにあたっては、特許文献3の方法では製造工程においてさらに時間がかかっていた。
特開平8−335538号公報 特開2007−194349号公報 特開2009−295667号公報
そこで本発明は、上記問題点に鑑みてなされたものであって、貼り合わせウェーハを製造する際、貼り合わせ直後にウェーハ周辺部に発生したボイドの個数・総面積を効率良く低減することができる貼り合わせウェーハの製造方法を提供することを目的とする。
本発明は、上記問題点に鑑みてなされたものであって、ボンドウェーハの表面とベースウェーハの表面とを、直接あるいは絶縁膜を介して貼り合わせた後、前記ボンドウェーハを薄膜化して貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、前記ボンドウェーハとベースウェーハの貼り合わせ後、30℃以上60℃以下の温度範囲で所定時間保持した後に、前記ボンドウェーハの薄膜化を行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
このように、貼り合わせ後の保持温度を30℃以上とすることによって、貼り合わせ直後にウェーハ周辺部に発生するボイドの個数を低減することができ、かつ、ボイドの総面積も低減することが可能である。また、保持温度を60℃以下とすることによって、ボイドの総面積が増加するのを抑制することができる。保持温度を上記範囲とすれば、ボイドの総面積を最小化できることになる。
上記のように、貼り合わせ界面におけるボイドの個数や総面積を低減でき、優れた貼り合わせウェーハを得ることが可能である。最終的に得られる半導体デバイスのチップ数を多くすることができ、製品歩留まりが向上する。特には、イオン注入剥離法の場合であっても良好な剥離を生じさせることができ、結果として歩留まりの向上を図ることができる。
しかも、従来のように室温で保持する場合よりも短時間の保持でボイドの個数や総面積を低減させることができ、効率が良い。
このとき、前記保持する所定時間を、10時間以上50時間以下とすることができる。
このように10時間以上の保持時間とすることで、より顕著に、ボイドの個数や総面積の低減を図ることができる。また、50時間以下の保持時間とすることで、必要以上に保持してコストや時間を余計にかけることなく上記の低減効果を得ることができる。
また、前記ボンドウェーハとベースウェーハの貼り合わせを室温で行うことができる。
このように簡便にウェーハ同士の貼り合わせを行うことができる。
また、前記ボンドウェーハ及びベースウェーハとして、シリコン単結晶ウェーハを用いることができる。
このように、両ウェーハにシリコン単結晶ウェーハを用いる場合に本発明の製造方法は好適である。
また、前記ボンドウェーハとベースウェーハの貼り合わせは、前記ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してボンドウェーハ内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせることによって行い、前記ボンドウェーハの薄膜化は、剥離熱処理を行って前記イオン注入層で前記ボンドウェーハを剥離させることによって行うことができる。
このようにすれば、簡便にウェーハ同士の貼り合わせ及びボンドウェーハの薄膜化を行うことができる。
また、このようなイオン注入剥離法においては、例えば1000℃以上の温度で行うウェーハ同士の結合強化のための熱処理は、500℃程度の剥離熱処理により剥離を行ってから行われることになってしまう。すなわち、剥離時において貼り合わせ界面の結合力が比較的弱い。しかしながら、本発明では剥離前に貼り合わせ界面のボイドの個数や総面積を低減することができると共に、剥離時の結合力を高め、剥離後のテラス幅を効果的に低減することができるため、イオン注入剥離法に特に好適である。
また、前記所定時間保持する温度を35℃以上50℃以下とすることができる。
このようにすれば、より顕著にボイドの個数や総面積の低減を図ることができる。
以上のように、本発明によれば、貼り合わせ直後にウェーハ周辺部に発生するボイドの個数や総面積を従来よりも短時間で低減することができる。また、イオン注入剥離法を用いる場合にはテラス幅を効果的に低減することが可能である。そして、その結果、製品の歩留まりを向上させることができる。
本発明の貼り合わせウェーハの製造方法の実施態様の一例を示すフロー図である。 実験での保持温度に対するボイドの個数比を示すグラフである。 実験での保持温度に対するボイドの面積比を示すグラフである。 実施例、比較例での保持温度に対するボイドの個数比を示すグラフである。 実施例、比較例での保持温度に対するボイドの面積比を示すグラフである。 貼り合わせウェーハを室温で保持したときのボイド個数と保持時間との関係を示すグラフである。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
まず、本発明者が本発明を完成させるに至った経緯について述べる。
本発明者は、貼り合わせウェーハを製造する際に、ウェーハ周辺部に発生するボイドに関し、以下の知見を得た。
図6は、直径200mmのシリコン単結晶ウェーハ同士を酸化膜を介さずに、室温(25℃)にて直接貼り合わせ、ウェーハ周辺部にボイドが発生している貼り合わせウェーハ2枚(ウェーハA、B)を、そのまま室温にて保持し、ボイド個数の推移を観察した結果を示している。縦軸をボイド個数(個/Wafer)、横軸を室温での保持日数としている。
図6によれば、貼り合わせ直後にウェーハ周辺部に発生したボイドの個数は、そのまま室温で保持することによって、貼り合わせ後5日程度経過するまでは徐々に減少し、その後、一定となることがわかる。
従って、実際に貼り合わせウェーハを製造する際、室温で貼り合わせを行った後に、室温で5日以上保持した後、必要に応じて貼り合わせ強度を高める熱処理を経てボンドウェーハの薄膜化を行えば、貼り合わせウェーハのボイド不良を低減することができる。
しかしながら、室温で貼り合せた状態で5日以上の保管を実施すると、それだけ貼り合わせウェーハの製造日数が長くなるため、効率的な製品製造が困難になる。
そこで、本発明者らが、ボイド個数の低減効果を少なくとも維持したまま、室温で貼り合せた後の保持時間(保持日数)を短縮する方法を鋭意検討した結果、保持温度を高めることを発想し、さらには保持温度を30℃以上にすれば保持時間を十分に短縮できることが判明した。また、その一方で、60℃を超える保持温度にすると、ボイド個数の低減効果は得られるが、ボイドサイズの増大が顕著になるため、ボイドの総面積が増加する傾向があることがわかった。
本発明は、これらの知見に基づいてなされたものであり、貼り合わせウェーハを製造する際、貼り合わせ直後にウェーハ周辺部に発生したボイドの個数を低減し、かつ、ボイドの総面積も最小化した上で薄膜化を行うことができる。
以下、本発明の貼り合わせウェーハの製造方法について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
なお、ここでは、実施態様の一例として、図1を参照しながらイオン注入剥離法によりボンドウェーハの薄膜化を行って貼り合わせウエーハを製造する場合について詳細に説明するが、本発明はこれに限定されるものではない。例えば、直接あるいは絶縁膜を介してウェーハ同士を貼り合わせ、研削・研磨によって薄膜化を行うことも可能である。貼り合わせ方法、薄膜化の具体的な方法は適宜決定することができる。
図1は本発明の貼り合わせウェーハの製造方法の実施態様の一例を示すフロー図である。
まず、図1の工程(a)では、ボンドウェーハ10及びベースウェーハ20として、例えば、シリコン単結晶のベアウェーハを2枚用意する。ベアウェーハには、ポリッシュドウェーハ(PW)、エピタキシャルウェーハ、熱処理ウェーハ等、様々なウェーハが存在するが、その種類に関係なく本発明に適用することができる。ウェーハ材料としても、シリコンに限られず、化合物半導体、あるいは半導体材料以外に石英、金属等の場合にも本発明は適用できるし、また、デバイス等のパターン付ウェーハにも適用することができる。
このとき、図1では、予めボンドウェーハ10及びベースウェーハ20の両ウェーハに絶縁膜12、21が形成されているが、絶縁膜はどちらか一方のウェーハにのみ形成されていてもよいし、また両ウェーハともに形成されていなくてもよい。
なお、本発明の製造方法であれば、図1のように、両ウェーハに絶縁膜が形成され、その絶縁膜同士を介して貼り合わせる場合のような、従来では特に結合強度の低くなる貼り合わせウェーハでも、本発明の製造方法により結合強度を高くして剥離させることができるため、テラス幅の低減された良好な薄膜を有する貼り合わせウェーハを製造することができる。
このとき形成させる絶縁膜としては、例えば熱酸化膜、CVD酸化膜等を形成させることができる。なお、それぞれのウェーハに形成される絶縁膜は、裏面も含めたウェーハの全面に形成されてもよいし、貼り合わせ面のみに形成されていてもよい。
次に工程(b)では、ボンドウェーハ10の絶縁膜12の表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層11を形成する。この際、注入エネルギー、注入量、注入温度等その他のイオン注入条件を、所定の厚さの薄膜を得ることができるように適宜選択することができる。
次に工程(c)では、クリーンルーム内の清浄な雰囲気中においてボンドウェーハ10の絶縁膜12とベースウェーハ20の絶縁膜21とを密着させて、室温(概ね、18℃以上30℃未満の温度範囲内)で貼り合わせる。貼り合わせるときの温度を室温とすれば簡便である。
この貼り合わせ前に、どちらか一方又は両方のウェーハの貼り合わせ面にプラズマ処理を施して、結合強度を高めることもできる。また、貼り合わせ前に例えばRCA洗浄等を行い、ウェーハ表面に付着しているパーティクルや有機物を除去して、より良好な貼り合わせを行うことができる。この場合は、貼り合わせ工程の雰囲気やウェーハを保管したBOXからパーティクル汚染等を受けることもあるため、洗浄後できる限り早く貼り合わせを行うことが好ましい。
次に工程(d)では、この貼り合わせられたウェーハを、剥離熱処理を行うまで30℃以上60℃以下の温度範囲で所定時間保持する。
保持方法は特に限定されず、上記範囲の保持温度に設定した保管容器内にて保持することができる。
従来法では室温で保持することが好ましいとされていたが、その場合、貼り合わせ直後にウェーハ周辺部に発生するボイドの個数を十分に低減させるには、図6からわかるように保持時間は5日程度必要とされる。しかしながら、本発明のように保持温度を30℃以上とすることによって、より短時間でボイドの個数を急激に低減させることが可能になる。このとき、ボイドの総面積も同様に急激に低減させることができる。
一方で、保持温度をさらに高くするとボイドの総面積が大きくなるため、保持温度の上限を60℃とする必要がある。60℃を超える保持温度にするとボイドの総面積が増加する傾向になることについては、温度を上げることによりボイドが膨張し、隣り合うボイドが接触して一体化することに起因すると考えられる。
このように、貼り合わせ直後と比較して、保持温度が30℃程度の場合にボイドの総面積が急激に低下し、保持温度がさらに高くなり、60℃程度でボイドの総面積が大きくなるため、保持温度は30℃以上60℃以下とする。
上記範囲に保持温度を設定すれば、ボイドの個数が少なく、かつ、ボイドの総面積を最小化することができる。
さらには、保持温度を35℃以上50℃以下とすると好ましい。ボイドの個数や総面積の低減の効果をより顕著に得ることができるからである。
なお、保持する時間(所定時間)は特に限定されず、ボイドの個数・総面積の低減の効果の度合いやコスト等を考慮して適宜設定することができる。例えば、10時間以上50時間以下とすることができる。
10時間以上保持すれば、ボイドの個数や総面積の低減の効果をより顕著に得ることができる。また、保持時間が長くなるとその効果は飽和する傾向があり、かつ、コスト面や製造工程の短縮を考慮すると、上限を50時間とするのが好ましく、さらには24時間以下とすることがより好ましい。いずれにしても、従来法の5日という保持時間からすると極めて短縮化することができる。
このような保持温度の違いによる特異な現象自体、すなわち、保持温度30℃付近でのボイド個数・総面積の急激な低減や60℃付近でのボイド総面積の増加、また、この現象から導き出した保持温度範囲の限定や、該保持温度範囲により得られるボイド個数・総面積の低減効果、保持時間の短縮化等は、本発明者らにより初めて見出されたものである。
次に工程(e)では、剥離熱処理を行うことによって、ボンドウェーハ10をイオン注入層11にて剥離してベースウェーハ20上に絶縁膜12、21を介して薄膜31が形成された貼り合わせウェーハ30を作製する。
この剥離熱処理としては、特に限定されないが、例えばシリコンと熱伝導率が近いSiC製の熱処理ボートを用い、貼り合わせられたウェーハを窒素雰囲気で500〜600℃まで昇温しながら熱処理を行うと、ボンドウェーハ10内のイオン注入層11にキャビティと呼ばれる欠陥層が形成され、この欠陥層がボンドウェーハ10内部で水平方向に繋がることで、ボンドウェーハ10の剥離が行われる。これにより、ボンドウェーハ10の一部がベースウェーハ20に転写して薄膜31になり、貼り合わせウェーハ30が形成される。
このように本発明の製造方法により作製された貼り合わせウェーハは、貼り合わせ界面におけるボイドの個数や総面積を効率良く低減化することができる。そのため、最終的に得られる半導体デバイスのチップ数を多くすることができるため、製品歩留まりが向上する。
特に、図1のようなイオン注入剥離法を用いる態様において、貼り合わせ後直ちに剥離熱処理を行う場合に比べて結合強度が高い状態で剥離が生じ、良質な剥離面となる。特に従来では結合強度が低く薄膜が転写されにくかったウェーハ周辺部においても、室温で保持する従来法よりも保持時間が短時間であっても、本発明によれば十分に結合強度が高められているため、良好な剥離が生じて薄膜を転写することができ、テラス幅を低減することができる。
このように作製された貼り合わせウェーハ30に、必要に応じて、例えば貼り合わせ界面の結合強度を高めるための結合熱処理を酸化性雰囲気又は非酸化性雰囲気で1000℃以上でさらに行い、その後薄膜31側を所望の厚さまで薄膜化するように研磨や犠牲酸化処理を行う等して、最終的な貼り合わせウェーハが完成する。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実験):保持温度と貼り合わせ界面におけるボイドの個数・総面積との関係
まず、貼り合わせ界面におけるボイド個数、総面積の低減効果を確認する実験を行った。
ボンドウェーハおよびベースウェーハとして、それぞれシリコン単結晶ウェーハを用意した。
なお、シリコン単結晶ウェーハの貼り合わせの場合、貼り合わせウェーハの周辺部に発生するボイドは、酸化膜を介した貼り合わせよりもシリコン単結晶同士の直接貼り合わせの方が顕著に発生する。そこで、ボイド個数、総面積の低減効果を確認する実験に用いるボンドウェーハ及びベースウェーハとして、表面に酸化膜が形成されていないシリコン単結晶ウェーハを用いて行った。
使用したシリコン単結晶ウェーハは、両者とも同一仕様のウェーハ(直径200mm、p型、10Ωcm、面方位(100))とし、貼り合わせ前洗浄としてSC−1洗浄(NHOH/H/HO)を行い、室温(25℃)にて親水性の表面同士を貼り合わせた。
そして、貼り合わせ直後のウェーハ毎のボイド(個数、総面積)を測定後、所定の保持温度に設定した保管容器内において、所定の保持時間だけ保持し、再度ボイド(個数、総面積)の測定を行い、保持の前後におけるウェーハ毎のボイド個数比(保持後のボイド個数/保持前のボイド個数)、及び、ボイド面積比(保持後のボイド面積/保持前のボイド面積)を算出して比較した。
尚、ボイドの測定は、日立エンジニアアンドサービス社製ウェーハラインを使用した。この装置によれば、ボイドの個数と総面積を自動的に測定することができる。
なお、保持時間は24時間(1日)と48時間(2日)とした。
保持温度は、保持時間が24時間の場合、25℃、35℃、40℃、45℃、50℃、75℃、100℃とした。また、保持時間が48時間の場合、−40℃、−20℃、3℃、25℃、35℃、40℃、45℃、50℃、75℃、100℃とした。
図2に保持温度とボイド個数比の関係を示す。また、図3に保持温度とボイド面積比の関係を示す。
まず、図2から分かるように、いずれの保持時間においても、保持温度30℃付近を境にして、ボイド個数比が0.6以上から0.3未満へと急激に小さくなっている、すなわち、保持後のボイドの個数が急激に低減されていることが分かる。
また、図3から分かるように、いずれの保持時間においても、保持温度30℃付近を境にして、ボイド面積比が0.9以上から0.4未満へと急激に小さくなっている、すなわち、保持後のボイドの総面積が急激に低減されていることが分かる。
一方、保持温度が高くなると、60℃付近を境にしてボイド面積比が0.4を越え、保持温度が高くなるにつれ、さらに値が高くなっていくことが分かる。すなわち、保持後のボイドの総面積が大きくなっている。
このように、本発明における保持温度の範囲(30℃以上60℃以下)で保持することで、保持後に、ボイドの個数が低減され、かつ、ボイドの総面積も低減されていることが分かる。
なお、35℃以上50℃以下の範囲を見ると、より一層、ボイドの個数比、面積比が低減されて好ましい値が得られていることが分かる。
なお、上記実験においては保持時間を24時間と48時間と設定したが、この他に、8時間、10時間、50時間、55時間の場合についても同様にしてボイドについて測定を行い、その個数比、面積比を算出した。
その結果、同様に、本発明における保持温度の範囲でボイドの個数、総面積が低減する傾向が見られた。そして特に保持時間が10時間以上の場合には、10時間未満の場合に比べて低減効果の度合いがより強く見られた。一方、50時間を越えると、50時間以下と比べて低減効果にさほどの違いは見られなかった。
(実施例1−4)
図1に示す本発明の貼り合わせウェーハの製造方法を実施した。
ボンドウェーハおよびベースウェーハとしては、同一仕様のシリコン単結晶ウェーハ(直径200mm、p型、10Ωcm、面方位(100))を用意した。ボンドウェーハに厚さ50nmの酸化膜を形成し、ベースウェーハには酸化膜を形成しなかった。ボンドウェーハに、加速電圧50keV、注入量7×1016/cmの水素イオンを注入し、SC−1洗浄等から構成される貼り合わせ前洗浄を行った後、室温にてベースウェーハと貼り合わせを行った。
貼り合わせ後、保管容器内において貼り合わせウェーハを所定の保持温度で保持した。
保持時間は24時間とし、保持温度は30℃(実施例1)、35℃(実施例2)、40℃(実施例3)、60℃(実施例4)とした。
その後、貼り合わせウェーハを剥離熱処理炉に投入した。
剥離熱処理としては、窒素雰囲気下で行い、500℃まで5℃/minで昇温し、500℃で温度を保持した状態で30分間の熱処理を行い、水素イオン注入層にてボンドウェーハの剥離、ベースウェーハへの転写を行った。
各実施例において、上記のようにして貼り合わせウェーハを25組ずつ製造した。
剥離後の貼り合わせウェーハのボイド不良率は4%と低く、また、テラス部の幅を調査したところ、ユーザーの要求を満たしており、全て合格となった。
(比較例1−2)
保管容器内での保持温度を25℃(比較例1)、75℃(比較例2)とする以外は、実施例1−4と同様にして貼り合わせウェーハを製造した。
剥離後の貼り合わせウェーハのボイド不良率は20%と高く、また、テラス部の幅を調査したところ、テラス幅の最も広い部分が実施例1−4に比べて広がっていることが分かった。
(実施例1−4と比較例1−2におけるボイド個数比とボイド面積比について)
実施例1−4、比較例1−2について、併せて、貼り合わせ直後と保持後のボイドの個数および総面積の測定を行い、保持の前後におけるウェーハ毎のボイド個数比とボイド面積比を算出して比較した。
実施例1−4におけるボイドの個数比・面積比の結果を表1に示す。また、比較例1−2におけるボイドの個数比・面積比の結果を表2に示す。
さらに、ボイドの個数比の結果を図4に示し、ボイドの面積比の結果を図5に示す。
Figure 0005710429
Figure 0005710429
表1、2および図4、5から、酸化膜を介して貼り合わせた場合においても、上述した実験での結果(図2、3)と同様の傾向が見られていることが分かる。すなわち、本発明のように30℃以上60℃以下の温度で保持した場合、ボイドの個数および総面積が、比較例の25℃、75℃の場合に比べて低減されていることが分かる。
このように、実施例1−4の本発明においては、貼り合わせ界面におけるボイドの個数や総面積が小さく、結合強度が比較的高い状態で、水素イオン注入層にて剥離を行うことができる。そのため、実施例1−4のように、テラス幅が狭くなり、製品歩留まりを向上させることができる。
なお、本発明は上記実施形態に限定されるものではない。上記形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、かつ同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…ボンドウェーハ、 11…イオン注入層、 12、21…絶縁膜、
20…ベースウェーハ、 30…貼り合わせウェーハ、 31…薄膜。

Claims (4)

  1. ボンドウェーハの表面とベースウェーハの表面とを、直接あるいは絶縁膜を介して貼り合わせた後、前記ボンドウェーハを薄膜化して貼り合わせウェーハを作製する貼り合わせウェーハの製造方法において、
    前記ボンドウェーハ及びベースウェーハとして、シリコン単結晶ウェーハを用い、該ボンドウェーハとベースウェーハの親水性の表面同士の貼り合わせ後、30℃以上60℃以下の温度範囲で10時間以上50時間以下保持した後に、前記ボンドウェーハの薄膜化を行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記ボンドウェーハとベースウェーハの貼り合わせを室温で行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記ボンドウェーハとベースウェーハの貼り合わせは、
    前記ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してボンドウェーハ内部にイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせることによって行い、
    前記ボンドウェーハの薄膜化は、
    剥離熱処理を行って前記イオン注入層で前記ボンドウェーハを剥離させることによって行うことを特徴とする請求項1または請求項2に記載の貼り合わせウェーハの製造方法。
  4. 前記所定時間保持する温度を35℃以上50℃以下とすることを特徴とする請求項1乃至請求項3のいずれか一項に記載の貼り合わせウェーハの製造方法。
JP2011191530A 2011-09-02 2011-09-02 貼り合わせウェーハの製造方法 Active JP5710429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011191530A JP5710429B2 (ja) 2011-09-02 2011-09-02 貼り合わせウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011191530A JP5710429B2 (ja) 2011-09-02 2011-09-02 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2013055184A JP2013055184A (ja) 2013-03-21
JP5710429B2 true JP5710429B2 (ja) 2015-04-30

Family

ID=48131918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191530A Active JP5710429B2 (ja) 2011-09-02 2011-09-02 貼り合わせウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5710429B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702563B (zh) * 2016-01-29 2019-01-18 天水华天科技股份有限公司 一种新型晶圆减薄方法
JP6558355B2 (ja) * 2016-12-19 2019-08-14 信越半導体株式会社 Soiウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750065B2 (ja) * 1995-04-06 2011-08-17 Sumco Techxiv株式会社 貼り合わせ半導体ウェーハの製造方法
JP4636227B2 (ja) * 2004-01-19 2011-02-23 セイコーエプソン株式会社 半導体装置の製造方法
JP5339785B2 (ja) * 2008-06-03 2013-11-13 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
JP2013055184A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
TWI747512B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
EP3136420B1 (en) Method for manufacturing bonded soi wafer
KR102361311B1 (ko) 접합웨이퍼의 제조방법
JP6107709B2 (ja) 貼り合わせsoiウェーハの製造方法
WO2011151968A1 (ja) 貼り合わせウェーハの製造方法
KR101486779B1 (ko) Soi 기판의 제조 방법 및 soi기판
JP5009124B2 (ja) 半導体基板の製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
CN109075028B (zh) 贴合式soi晶圆的制造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
WO2009141954A1 (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
JP5292810B2 (ja) Soi基板の製造方法
JP5541136B2 (ja) 貼り合わせsoiウエーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
TWI549192B (zh) Method of manufacturing wafers
JP6500845B2 (ja) 貼り合わせウェーハの製造方法
JP5339785B2 (ja) 貼り合わせウェーハの製造方法
JP5766901B2 (ja) 貼り合わせウェーハの製造方法
JP5531642B2 (ja) 貼り合わせウェーハの製造方法
JP2012134242A (ja) Soiウェーハの製造方法
WO2019239763A1 (ja) 貼り合わせsoiウェーハの製造方法及び貼り合わせsoiウェーハ
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2024081790A (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
JP2010045148A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150304

R150 Certificate of patent or registration of utility model

Ref document number: 5710429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250