JP5466594B2 - 半導体記憶装置及びアンチヒューズのプログラム方法 - Google Patents
半導体記憶装置及びアンチヒューズのプログラム方法 Download PDFInfo
- Publication number
- JP5466594B2 JP5466594B2 JP2010171125A JP2010171125A JP5466594B2 JP 5466594 B2 JP5466594 B2 JP 5466594B2 JP 2010171125 A JP2010171125 A JP 2010171125A JP 2010171125 A JP2010171125 A JP 2010171125A JP 5466594 B2 JP5466594 B2 JP 5466594B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- terminal
- transistor
- voltage
- program operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
図2は、本実施の形態に係るアンチヒューズ10の構成例を示す断面図である。本実施の形態に係るアンチヒューズ10は、NMOS(N−channel Metal Oxide Semiconductor)トランジスタあるいはNMOSキャパシタを用いて構成される。
図3は、本実施の形態に係るアンチヒューズ10に対するプログラム方法を示すフローチャートである。本実施の形態では、第1端子T1と第2端子T2との間に高電圧がただ単に印加されるだけではない。図3に示されるように、プログラムは、第1プログラム動作(ステップS100)と第2プログラム動作(ステップS200)の2段階で行われる。最初に第1プログラム動作が実施され、その後に第2プログラム動作が実施される。
図4は、本実施の形態における第1プログラム動作(ステップS100)を説明するための概念図である。第1プログラム動作では、“第1電流駆動能力IPG1”を有する素子を用いることにより、第1端子T1と第2端子T2との間に所定の電圧が印加される。ここで、第1電流駆動能力IPG1は非常に小さく、例えば0.4mAである。
データ読み出し時の読み出し電流を増加させるためには、ゲート絶縁膜12のショート部20の抵抗Rsを低減することが重要である。第1プログラム動作の後の第2プログラム動作(ステップS200)では、ショート部20の低抵抗化が図られる。
以上に説明されたように、本実施の形態によれば、アンチヒューズ10に対するプログラムが2段階に分けられる。第1プログラム動作では、ゲート絶縁膜12を破壊するために第1プログラム電圧VPG1が十分高く設定される一方で、キャリア電子トラップを抑制するために第1電流駆動能力IPG1は極力小さく設定される。続く第2プログラム動作では、ショート部20の抵抗Rsを低減するために第2電流駆動能力IPG2が十分大きく設定される一方で、キャリア電子トラップを抑制するために第2プログラム電圧VPG2は極力低く設定される。これにより、キャリア電子トラップを抑えつつ、ゲート絶縁膜12を適切に破壊し、十分な大きさの読み出し電流を確保することが可能となる。更に、ゲート絶縁膜12でのキャリア電子トラップが抑えられるため、読み出し電流のばらつきや減少も抑制される。
図6は、本実施の形態に係る半導体記憶装置1の構成を示すブロック図である。本実施の形態に係る半導体記憶装置1は、上述のプログラム方法を実現するように構成されている。具体的には、半導体記憶装置1は、アンチヒューズ10、第1プログラム回路100、及び第2プログラム回路200を備えている。第1プログラム回路100及び第2プログラム回路200は、アンチヒューズ10に接続されており、アンチヒューズ10に対してプログラムを行う。
10 アンチヒューズ
11 半導体基板
12 ゲート絶縁膜
13 ゲート電極
14 ソース拡散層
15 ドレイン拡散層
20 ショート部
21 寄生ドレイン
100 第1プログラム回路
200 第2プログラム回路
300 電源回路
400 コントローラ
T1 第1端子
T2 第2端子
TR1 第1トランジスタ
TR2 第2トランジスタ
TR3 第3トランジスタ
Claims (4)
- NMOSトランジスタあるいはNMOSキャパシタであるアンチヒューズと、
前記アンチヒューズに対してプログラムを行うプログラム回路と
を備え、
前記アンチヒューズは、
ゲート電極に接続された第1端子と、
拡散層に接続された第2端子と、
前記ゲート電極と前記拡散層との間に介在するゲート絶縁膜と
を備え、
プログラム電圧は、前記第1端子と前記第2端子との間に印加される電圧であり、
前記プログラム回路は、
第1電流駆動能力を有し、第1プログラム動作を行う第1プログラム回路と、
前記第1電流駆動能力より大きな第2電流駆動能力を有し、前記第1プログラム動作の後に第2プログラム動作を行う第2プログラム回路と
を備え、
前記第1プログラム動作において、前記第1プログラム回路は、前記第1端子と前記第2端子との間に第1プログラム電圧を印加することによって前記ゲート絶縁膜を破壊し、
前記第2プログラム動作において、前記第2プログラム回路は、前記第1プログラム電圧より低い第2プログラム電圧を前記第1端子と前記第2端子との間に印加し、
前記第1プログラム回路は、第1ゲート幅を有し、前記第1電流駆動能力を有する第1トランジスタを含み、
前記第2プログラム回路は、前記第1ゲート幅よりも広い第2ゲート幅を有し、前記第2電流駆動能力を有する第2トランジスタを含み、
前記第1プログラム動作において、前記第1プログラム回路は、前記第1トランジスタをONし、前記第1トランジスタを通して前記第1端子と前記第2端子との間に前記第1プログラム電圧を印加し、
前記第2プログラム動作において、前記第2プログラム回路は、前記第2トランジスタをONし、前記第2トランジスタを通して前記第1端子と前記第2端子との間に前記第2プログラム電圧を印加する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置であって、
前記第1プログラム電圧は、前記ゲート絶縁膜の破壊に必要な絶縁破壊電圧より高く、
前記第2プログラム電圧は、前記絶縁破壊電圧より低い
半導体記憶装置。 - 請求項1に記載の半導体記憶装置であって、
前記第1トランジスタ及び前記第2トランジスタは、前記第1端子に並列に接続され、
前記第2端子はグランド線に接続され、
前記第1プログラム動作において、前記第2トランジスタはOFFされ、前記第1プログラム回路は、前記第1トランジスタを通して前記第1端子に前記第1プログラム電圧を印加し、
前記第2プログラム動作において、前記第1トランジスタはOFFされ、前記第2プログラム回路は、前記第2トランジスタを通して前記第1端子に前記第2プログラム電圧を印加する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置であって、
前記第1トランジスタと前記第2トランジスタは、前記第2端子とグランド線との間に並列に接続され、
前記第1プログラム動作において、前記第2トランジスタはOFFされ、前記第1プログラム回路は、前記第1端子に前記第1プログラム電圧を印加し、
前記第2プログラム動作において、前記第1トランジスタはOFFされ、前記第2プログラム回路は、前記第1端子に前記第2プログラム電圧を印加する
半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171125A JP5466594B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置及びアンチヒューズのプログラム方法 |
US13/193,186 US8982648B2 (en) | 2010-07-29 | 2011-07-28 | Semiconductor memory device and antifuse programming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171125A JP5466594B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置及びアンチヒューズのプログラム方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033221A JP2012033221A (ja) | 2012-02-16 |
JP5466594B2 true JP5466594B2 (ja) | 2014-04-09 |
Family
ID=45526592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171125A Expired - Fee Related JP5466594B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体記憶装置及びアンチヒューズのプログラム方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8982648B2 (ja) |
JP (1) | JP5466594B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102173038B1 (ko) * | 2013-11-26 | 2020-11-02 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티퓨즈 어레이 및 그 동작 방법 |
US9613714B1 (en) * | 2016-01-19 | 2017-04-04 | Ememory Technology Inc. | One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method |
JP2018006525A (ja) * | 2016-06-30 | 2018-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
FR3085530B1 (fr) * | 2018-08-31 | 2020-10-02 | St Microelectronics Rousset | Circuit integre comportant au moins une cellule memoire avec un dispositif anti-fusible. |
JP2021044512A (ja) * | 2019-09-13 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63257996A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 書込み可能な読出し専用メモリの書込方法 |
JPH01199397A (ja) * | 1988-02-03 | 1989-08-10 | Matsushita Electron Corp | 不揮発性半導体記憶装置 |
JPH0834292B2 (ja) * | 1990-06-22 | 1996-03-29 | シャープ株式会社 | 半導体記憶装置の書き込み方法 |
JP3068352B2 (ja) * | 1992-12-01 | 2000-07-24 | 日本電気株式会社 | 半導体メモリ |
US6434060B1 (en) * | 2001-07-31 | 2002-08-13 | Hewlett-Packard Company | Write pulse limiting for worm storage device |
JP2006236511A (ja) * | 2005-02-25 | 2006-09-07 | Toshiba Corp | 半導体集積回路装置 |
US7253496B2 (en) * | 2005-06-28 | 2007-08-07 | Cypress Semiconductor Corporation | Antifuse circuit with current regulator for controlling programming current |
JP4886353B2 (ja) * | 2006-04-28 | 2012-02-29 | 株式会社東芝 | 抵抗変化型ヒューズ回路 |
KR101102776B1 (ko) * | 2008-02-13 | 2012-01-05 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 단위 셀 및 이를 구비한 비휘발성메모리 소자 |
KR100991911B1 (ko) * | 2008-04-16 | 2010-11-04 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 장치 |
TWI430275B (zh) | 2008-04-16 | 2014-03-11 | Magnachip Semiconductor Ltd | 用於程式化非揮發性記憶體裝置之方法 |
JP2009277291A (ja) | 2008-05-14 | 2009-11-26 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101057699B1 (ko) * | 2008-05-15 | 2011-08-19 | 매그나칩 반도체 유한회사 | 원-타임 프로그래머블 기능을 갖는 메모리 장치, 이를구비한 표시패널 구동 칩 및 표시장치 |
JP2009283602A (ja) * | 2008-05-21 | 2009-12-03 | Toshiba Corp | 不揮発性半導体メモリ |
JP5238458B2 (ja) * | 2008-11-04 | 2013-07-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2010
- 2010-07-29 JP JP2010171125A patent/JP5466594B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-28 US US13/193,186 patent/US8982648B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120026810A1 (en) | 2012-02-02 |
JP2012033221A (ja) | 2012-02-16 |
US8982648B2 (en) | 2015-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3662351B2 (ja) | 半導体装置のヒューズ素子 | |
US9058999B2 (en) | Low voltage metal gate antifuse with depletion mode MOSFET | |
JP5466594B2 (ja) | 半導体記憶装置及びアンチヒューズのプログラム方法 | |
US9336895B2 (en) | Memory device, semiconductor unit and method of operating the same, and electronic apparatus | |
JP2010103563A (ja) | 超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ | |
CN112635468B (zh) | 一种反熔丝一次性可编程存储单元 | |
JP2012174863A (ja) | 半導体装置およびその動作方法 | |
JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014143284A (ja) | 記憶素子、半導体装置、および書込方法 | |
KR101124318B1 (ko) | 전기적 퓨즈 회로 및 구동 방법 | |
US8542517B2 (en) | Low voltage programmable mosfet antifuse with body contact for diffusion heating | |
JP2006059919A (ja) | Mos型電気ヒューズとそのプログラム方法、これを用いた半導体装置 | |
JP2008085125A (ja) | Esd保護回路及び半導体集積回路装置 | |
JP6994296B2 (ja) | 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法 | |
US20080211060A1 (en) | Anti-fuse which will not generate a non-linear current after being blown and otp memory cell utilizing the anti-fuse | |
US7826270B2 (en) | Non-volatile semiconductor memory device and method of writing and reading the same | |
JP4109161B2 (ja) | 半導体装置 | |
JP2004228317A (ja) | 半導体記憶装置 | |
JP4901096B2 (ja) | 半導体記憶装置 | |
JP6077291B2 (ja) | 不揮発性メモリ回路 | |
US20210082533A1 (en) | Semiconductor memory device and method of manufacturing semiconductor memory device | |
JP2022128614A (ja) | 半導体不揮発性メモリ装置 | |
JP3088369B2 (ja) | ダイナミック型半導体記憶装置 | |
JP3187773B2 (ja) | 入力保護素子を備えた半導体装置 | |
JP2011096736A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |