JP5447269B2 - パワー半導体モジュールの試験方法 - Google Patents
パワー半導体モジュールの試験方法Info
- Publication number
- JP5447269B2 JP5447269B2 JP2010174803A JP2010174803A JP5447269B2 JP 5447269 B2 JP5447269 B2 JP 5447269B2 JP 2010174803 A JP2010174803 A JP 2010174803A JP 2010174803 A JP2010174803 A JP 2010174803A JP 5447269 B2 JP5447269 B2 JP 5447269B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- inverter circuit
- voltage
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000010998 test method Methods 0.000 title claims description 7
- 238000001514 detection method Methods 0.000 claims description 21
- 238000012360 testing method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 12
- 230000002950 deficient Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical group C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
特許文献1において、3相のインバータ回路の入力端子であるP端子とN端子にバイアス電圧印加装置を接続し、インバータ回路の入力端子(P端子またはN端子)と出力端子(例えば、U端子)の間に測定電圧印加装置を接続する。バイアス電圧V0>測定電圧V1とすることで、被測定素子の漏れ電流に他アームに回り込む電流が合流するのを排除することができて、正確な漏れ電流を測定することができる。この特許文献1では、インバータ回路の各アームを構成する素子の主端子間に流れる漏れ電流を正確に測定できる方法を提供している。
また、特許文献3では、ビスの締め忘れ箇所を瞬時に識別できる回路基板が開示されている。
この発明の目的は、前記の課題を解決して、電圧検出回路を有するインバータ回路を搭載したパワー半導体モジュールにおいて、測定電圧のみを印加することで、インバータ回路の上下アームを構成する素子に流れる漏れ電流を簡便に正確に測定できるパワー半導体モジュールおよびその試験方法を提供することにある。
また、切り離し箇所をプリント基板に形成された分圧回路に繋がる配線に設け、切り離しをネジを用いたり、分圧抵抗の一つを用いることで、簡単に切り離し作業とその後の結線作業を行なうことができる。
この切り離し作業後の漏れ電流の測定で、漏れ電流が規定値以内に入っている場合は、ネジを締め直すなどして製品を完成させて、出荷することができる。
図3に示すように、放熱板1にはケース14を構成する枠15が固着し、この枠15は導電パターン付絶縁基板2を取り囲んでいる。また、この枠15には端子台16が埋め込まれている。この端子台16は、後述のプリント基板21上の配線パターンに接続される第1支柱16a、P端子8に接続される第2支柱16b、第1,第2支柱を接続する支持台16cで構成される。端子台16は、第1,第2支柱を電気的に接続する導電性の部材で構成される。後述するように、第1,第2支柱にはネジ止めを行なうため、例えば銅や銅合金のような、剛性と導電性を備えた汎用的な金属材料で形成される。
図8は、このパワー半導体モジュール100のIGBT、FWDの漏れ電流を測定する方法を説明した図である。
一旦ネジ29を固定した後は、通常の使用では分圧回路を再度分離することはないので、ロックペイントなどを塗布するなどして振動などでネジ29が緩むのを防止するとよい。
前記したように、電圧検出回路25を有するインバータ回50路を搭載したパワー半導体モジュール500において、分圧回路23を切り離すことで、インバータ回路50の上下アームを構成する素子(IGBT4a,4b,FWD5a,5b)に流れる漏れ電流を簡便に正確に測定できる。
この切り離し作業後の漏れ電流の測定で、漏れ電流が規定値以内に入っている場合は、ネジ29を締め直すなどして製品を完成させて、出荷することができる。
また、特許文献1の方法と比べて、バイアス電圧印加装置が不要なため、設備費用が安く漏れ電流の測定も簡便である。
支柱16dは、絶縁性の部材で形成すればよい。導体パターン付絶縁基板の空き領域に形成してもよいし、枠15に設けてもよい。
このパワー半導体モジュール300a,300bのIGBT、FWDの漏れ電流を測定する方法は図8と同じである。また、第1実施例と同様の効果が得られる。
なお、上記の各実施形態において、電圧検出回路の分圧回路をP端子とN端子との間に接続するにあたり、分圧回路のN端子側を先に接続し、分圧回路のP端子側を切り離した状態で漏れ電流試験を行なっている。これは、分圧抵抗23,24と電圧検出回路25に試験用の電圧が印加される状態となるのを避けるためである。
分圧回路のP端子側を切り離す構成とすることにより、漏れ電流試験のためだけに基板面積を増大、コスト上昇を避けることができる。
2 導電パターン付絶縁基板
3a 第1導電パターン
3b 第2導電パターン
3c 第3導電パターン
3d 第4導電パターン
3e 第5導電パターン
3f 第6導電パターン
3g 第7導電パターン
3h 第8導電パターン
3i 第9導電パターン
3j 第10導電パターン
4a,4b IGBT
5a,5b FWD
6a,6b,6c,6d,6e,7a,7b,7c,7d ワイヤ
8 P端子
8a 補助端子
9 N端子
10 U端子
11 V端子
12 W端子
13,13a 制御端子
14 ケース
15 枠
16 端子台
16a 第1支柱
16b 第2支柱
16c 支持台
21 プリント基板
22 制御回路
23、24 分圧抵抗
25 電圧検出回路
26 CPU
27 導出部
28 配線パターン
29 ネジ
30 ネジ穴
31 漏れ電流測定回路
32 電源
33 電流メータ
36,37,38、40 漏れ電流
a,b,c 接続点
Claims (2)
- 電源電圧を検出する電圧検出回路と、インバータ回路と、
電源の高電位側に接続し前記インバータ回路の入力端子となるP端子と、電源の低電位側に接続し前記インバータ回路の入力端子となるN端子と、前記電圧検出回路を構成し前記P端子と前記N端子との間に接続される分圧回路と、前記インバータ回路の出力端子と、を具備し、
前記分圧回路は、プリント基板に搭載され、前記分圧回路の一端を導出する前記プリント基板上の配線パターンが、導電性の接続部材を介して前記P端子に接続されることを特徴とするパワー半導体モジュールの試験方法において、
前記分圧回路が搭載されたプリント基板の、前記分圧回路の一端を導出する配線パターンと前記P端子との接続を分離した状態で、前記インバータ回路の出力端子と前記インバータ回路の一方の入力端子との間に試験用の直流電圧を印加し、前記スイッチ素子がすべてオフ状態であるときに、前記インバータ回路の出力端子と前記入力端子との間に流れる漏れ電流を検出し、この漏れ電流検出値が所定値以内のパワー半導体モジュールを良品と判定し、前記配線パターンと前記P端子とを導電性の接続部材を介して接続することを特徴とするパワー半導体モジュールの試験方法。 - 電源電圧を検出する電圧検出回路と、インバータ回路と、
電源の高電位側に接続し前記インバータ回路の入力端子となるP端子と、電源の低電位側に接続し前記インバータ回路の入力端子となるN端子と、前記電圧検出回路を構成し前記P端子と前記N端子との間に接続される分圧回路と、前記インバータ回路の出力端子と、を具備し、
前記分圧回路は、プリント基板に搭載され、前記プリント基板に配置される配線パターンのうち、前記分圧回路の経路に配線パターンの切断箇所を設け、該切断箇所を金属性もしくは抵抗性の接続部材を介して接続することを特徴とするパワー半導体モジュールの試験方法において、
前記分圧回路の経路の配線パターンが切断された状態で、前記インバータ回路の出力端子と前記インバータ回路の一方の入力端子との間に試験用の直流電圧を印加し、前記スイッチ素子がすべてオフ状態であるときに、前記インバータ回路の出力端子と前記入力端子との間に流れる漏れ電流を検出し、この漏れ電流検出値が所定値以内のパワー半導体モジュールを良品と判定し、前記配線パターン切断箇所を前記接続部材によって接続することを特徴とするパワー半導体モジュールの試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010174803A JP5447269B2 (ja) | 2010-08-03 | 2010-08-03 | パワー半導体モジュールの試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010174803A JP5447269B2 (ja) | 2010-08-03 | 2010-08-03 | パワー半導体モジュールの試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012039683A JP2012039683A (ja) | 2012-02-23 |
JP5447269B2 true JP5447269B2 (ja) | 2014-03-19 |
Family
ID=45851066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010174803A Active JP5447269B2 (ja) | 2010-08-03 | 2010-08-03 | パワー半導体モジュールの試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5447269B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6228490B2 (ja) | 2014-03-04 | 2017-11-08 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP6354433B2 (ja) * | 2014-08-05 | 2018-07-11 | 株式会社デンソー | 電力変換装置 |
JP6246415B2 (ja) * | 2015-09-03 | 2017-12-13 | 三菱電機株式会社 | 電力変換装置 |
US11114949B2 (en) * | 2017-11-17 | 2021-09-07 | Aisin Aw Co., Ltd. | Inverter control board that is configured so that a detection circuit is appropriately arranged |
CN114325062B (zh) * | 2022-03-10 | 2022-06-10 | 杭州飞仕得科技有限公司 | 一种功率模组的电流测试方法 |
CN117214656B (zh) * | 2023-08-28 | 2024-02-23 | 江苏芯卓物联网科技有限公司 | 一种集成电路测试仪 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053681A (ja) * | 1991-06-25 | 1993-01-08 | Toshiba F Ee Syst Eng Kk | 電圧検出装置 |
JPH06204628A (ja) * | 1992-12-10 | 1994-07-22 | Hitachi Aic Inc | プリント配線板 |
JP2002158420A (ja) * | 2000-11-21 | 2002-05-31 | Nec Yonezawa Ltd | プリント基板の電源線および信号線の接続方法ならびに電気機器 |
JP2005318690A (ja) * | 2004-04-27 | 2005-11-10 | Sanyo Electric Co Ltd | インバータモジュール |
JP2010087072A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Automotive Systems Ltd | パワー半導体モジュールおよびこれを用いたインバータシステム |
-
2010
- 2010-08-03 JP JP2010174803A patent/JP5447269B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012039683A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6923769B2 (ja) | スイッチングデバイス | |
JP5447269B2 (ja) | パワー半導体モジュールの試験方法 | |
JP4583122B2 (ja) | 半導体装置及びその製造方法 | |
JP6665926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5545334B2 (ja) | 電子回路装置 | |
CN105609440A (zh) | 功率半导体模块的制造方法及其中间装配单元 | |
JP2007040817A (ja) | 電力用半導体素子の異常検出装置 | |
JP2017158407A (ja) | 電力変換システムの電流制御装置 | |
JP2009213272A (ja) | 電力変換装置 | |
JP2020124030A (ja) | パワー半導体モジュールおよびそれを用いた電力変換装置 | |
JP2019082792A (ja) | インターフェースユニット | |
JP6655436B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5909396B2 (ja) | 回路装置 | |
JP6156131B2 (ja) | 半導体装置 | |
JP4695041B2 (ja) | 半導体装置 | |
JP4323299B2 (ja) | 半導体装置 | |
JP4246040B2 (ja) | 半導体装置の実装体 | |
JP2005094887A (ja) | 電力変換器 | |
JP2006294973A (ja) | 半導体装置 | |
US9999146B2 (en) | Semiconductor module | |
JP2009277975A (ja) | 半導体装置 | |
JP2017228575A (ja) | 半導体モジュール | |
JP7479523B2 (ja) | 半導体装置 | |
JP4640424B2 (ja) | 電力変換装置 | |
US20210057577A1 (en) | Power Semiconductor Module and Method for Fabricating a Power Semiconductor Module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131010 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5447269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |