JP6156131B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6156131B2
JP6156131B2 JP2013265421A JP2013265421A JP6156131B2 JP 6156131 B2 JP6156131 B2 JP 6156131B2 JP 2013265421 A JP2013265421 A JP 2013265421A JP 2013265421 A JP2013265421 A JP 2013265421A JP 6156131 B2 JP6156131 B2 JP 6156131B2
Authority
JP
Japan
Prior art keywords
substrate
phase
electrode
temperature sensor
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013265421A
Other languages
English (en)
Other versions
JP2015122876A (ja
Inventor
佐々木 悟
悟 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013265421A priority Critical patent/JP6156131B2/ja
Publication of JP2015122876A publication Critical patent/JP2015122876A/ja
Application granted granted Critical
Publication of JP6156131B2 publication Critical patent/JP6156131B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、温度センサを備えた半導体装置に関する。
パワー半導体素子をモジュール化したパワーモジュールでは、一般に、高電流および高電圧に起因したパワー半導体素子からの発熱によるモジュールの温度上昇に対策が施される。モジュールに放熱構造を採用するとともに温度センサを配置して、温度管理や温度に応じた動作制御を行うことが多い。
特許文献1には、プリント基板に半田付けされるパワーモジュールのプリント基板側と反対側面に、放熱用のアルミ板およびヒートシンクが取り付けられた構成が開示されている。パワーモジュールとプリント基板との間隙において、プリント基板上に温度検出素子が設けられる。
特許文献2には、配線基板上に設けられたパワーモジュールに第1の温度センサが内蔵され、金属面と接触したパワーモジュールの放熱面側に第2の温度センサが設けられた構成が開示されている。
特許文献3には、金属ケース上に3相インバータ回路のスイッチング素子を構成するIGBT(Insulated Gate Bipolar Transistor)と当該IGBTに近接した温度センサとが設けられるとともに、金属ケースの反実装面に冷却フィンが設けられた構成が開示されている。
特許文献4には、2つの半導体スイッチング素子を備えるパワー回路部において、温度の高い方の半導体スイッチング素子に設けられた温度測定素子のみについて配線を接続し、温度測定用端子の数を削減するようにした構成が開示されている。
特許文献5には、インバータからなるIGBTモジュールにおいて、ヒートシンクの上に配置されたバスバーと金属板との間にこれらをコレクタ電極配線、エミッタ電極配線とするIGBT素子が設けられた構成が開示されている。当該金属板の上にさらに温度センサが配置されている。
特開2010−124570号公報 特開2010−226782号公報 特開2000−083383号公報 特開2011−243909号公報 特許第4695041号公報
しかしながら、半導体素子の温度を検出する温度センサを備えた従来の半導体装置では、半導体素子を他の部材と接合している接合部に発生する熱ストレスが大きい。従って、熱ストレスによって当該接合部にクラックや材質の変性などが発生するなどして、半導体素子から温度センサへの熱経路の熱抵抗が増大してしまうと、温度センサが温度を適切に検出することができなくなる。特にパワーモジュールではパワー半導体が扱う電流や電圧が大きいため、それだけ熱ストレスが大きくなって熱経路の熱抵抗が増大しやすい。
本発明は、半導体素子の温度を安定して検出することのできる半導体装置を提供するものである。
本発明は、半導体素子が形成されている素子基板と、前記素子基板に前記素子基板の一方面側から第1の接合部を介して接合された第1の基板と、前記素子基板に前記素子基板の他方面側から前記第1の接合部とは構成が異なる第2の接合部を介して接合された第2の基板と、前記第1の基板に設けられた第1の温度センサと、前記第2の基板に設けられた第2の温度センサとを備え、前記第1の温度センサの検出温度と前記第2の温度センサの検出温度との絶対値及び相対値を用いて前記素子基板の異常発熱を検出することを特徴とする半導体装置である。
本発明によれば、半導体素子の温度を安定して検出することのできる半導体装置を提供することができる。
本発明の実施形態に係る半導体装置の構成を示す断面図であり、(a)は一方の接合部が異常を発生した場合の熱の伝達を示す図、(b)は他方の接合部が異常を発生した場合の熱の伝達を示す図 本発明の実施形態に係る半導体装置の回路構成を示す回路図 本発明の実施形態に係る半導体装置が備える一方の実装基板の構成を示す平面図 本発明の実施形態に係る半導体装置の第1の断面構成を示す断面図 本発明の実施形態に係る半導体装置の第2の断面構成を示す断面図 本発明の実施形態に係る比較例の半導体装置の構成を示す断面図
本発明の実施形態について図面を用いて説明すれば以下の通りである。
図2に、本実施形態に係る半導体装置1の構成例が備える回路の回路図を示す。当該半導体装置1は、ここでは3相インバータ回路を備えたパワーモジュールである。当該3相インバータ回路は、IGBT11〜16およびダイオード21〜26を備えている。スイッチング素子としての1つのIGBTに、還流ダイオードとしての1つのダイオードが並列接続されてなるスイッチ回路が、UVW相の各上相と各下相との分だけ設けられている。IGBT11とダイオード21とを備えたスイッチ回路SU1がU相の上相アームを、IGBT12とダイオード22とを備えたスイッチ回路SU2がU相の下相アームを、それぞれ構成している。IGBT13とダイオード23とを備えたスイッチ回路SV1がV相の上相アームを、IGBT14とダイオード24とを備えたスイッチ回路SV2がV相の下相アームを、それぞれ構成している。IGBT15とダイオード25とを備えたスイッチ回路SW1がW相の上相アームを、IGBT16とダイオード26とを備えたスイッチ回路SW2がW相の下相アームを、それぞれ構成している。半導体装置1のUVWの3相出力により、例えば発電電動機2が駆動される。
半導体装置1は、図4、図5に示されるように、半導体素子が形成されている素子基板10が、回路基板からなる2枚の実装基板に挟持されるように当該実装基板に接続された構成を備えている。素子基板10は例えばチップ基板の形態をとる。ここでは、一例として、素子基板10に形成されている半導体素子を、1対のIGBTおよびダイオードを含む前記スイッチ回路とする。またここでは、素子基板10の一方の表面には、絶縁構造を経て引き出されたIGBTのコレクタ電極とダイオードのカソード電極とが接続されてなる第1の電極が例えばパッド状に形成されている。さらに、素子基板10の他方の表面には、絶縁構造を経て取り出されたIGBTのエミッタ電極とダイオードのアノード電極とが接続されてなる第2の電極が例えばパッド状に形成されている。IGBTのゲート電極は、例えばエミッタ電極側の表面といった一方の表面に別途分離して引き出されている。2枚の実装基板のうち、一方はIGBTのコレクタ側となる素子基板10の一方面側に接合される第1の基板であり、他方はIGBTのエミッタ側となる素子基板10の他方面側に接合される第2の基板である。以下では、第1の基板を「コレクタ側基板」と称し、図4、図5ではコレクタ側基板BD1として示す。また、第2の基板を「エミッタ側基板」と称し、図4、図5ではエミッタ側基板BD2として示す。このように、半導体装置1は、素子基板10で発生した熱を両側に配置した基板から放熱する両面放熱構造をとる。
図3に、上記2枚の実装基板のうちコレクタ側基板BD1を平面視した場合の素子およびパターンの配置図を示す。
コレクタ側基板BD1は、例えば図4、図5に示すように、絶縁樹脂板51の表裏それぞれに銅板52が積層された構成を備えている。エミッタ側基板BD2も同様の構成をとる。
コレクタ側基板BD1において、銅板52は電極や配線のパターンに加工されている。コレクタ側基板BD1の3相インバータ回路が実装される側の面において、銅板52は、正電極100、U相電極110、V相電極130、W相電極150、配線パターン32、および、配線パターン33に絶縁分離加工されている。これらの電極や配線のパターンの位置は特に限定されるものではなく、それぞれが図示しない引回し配線により外部の電源に接続される。また、コレクタ側基板BD1上に温度センサ31が設けられている。温度センサ31は、後述するように、コレクタ側基板BD1から温度センサ31に伝達される熱を検出することによる温度測定を行う。
ここでは、正電極100が、領域101、103、105のそれぞれを、一列に分離して並ぶよう包含するパターンとなっている。正電極100の当該パターンは領域101、102、103の並ぶ方向に延伸するような矩形状をなす。領域101はU相の上相のスイッチ回路が接続された領域、領域102はV相の上相のスイッチ回路が接続された領域103、領域103はW相の上相のスイッチ回路が接続された領域105である。
またここでは、U相電極110、V相電極130、W相電極150は一列に絶縁分離して並ぶよう配置されている。U相電極110、V相電極130、W相電極150は、正電極100の矩形パターンが延伸する方向に平行に並んでいる。U相電極110はU相の下相のスイッチ回路が接続された領域102を、V相電極130はV相の下相のスイッチ回路が接続された領域104を、W相電極150はW相の下相のスイッチ回路が接続された領域106をそれぞれ有している。領域102、104、106もU相電極110、V相電極130、W相電極150の並ぶ方向に一列に並んでいる。
配線パターン32、33は、正電極100と、U相電極110、V相電極130、W相電極150の並びとの間の領域に配置されている。配線パターン32は接続パッド領域32aを有している。接続パッド領域32aは温度センサ(第1の温度センサ)31が接続される領域である。接続パッド領域32aはコレクタ側基板BD1の中央部に設けられている。配線パターン32と配線パターン33とは、温度センサ31に通電を行うための互いに異なる極性の電極配線である。図3では、温度センサ31の下面電極と接続パッド領域32aとがダイボンディングや半田付けにより接続されるとともに、温度センサ31の上面電極と配線パターン33とがワイヤ41により接続されている状態が示されている。
図4に、図3における領域103、領域104、温度センサ31を通るM−M線で半導体装置1を切断した場合の矢視断面図を示す。また、図5に、図3における領域101、領域103、領域105を通るN−N線で半導体装置1を切断した場合の矢視断面図を示す。
図4および図5に示すように、コレクタ側基板BD1とエミッタ側基板BD2とは対向配置されている。3相インバータ回路の各スイッチ回路が形成された素子基板10が、コレクタ側基板BD1とエミッタ側基板BD2とに挟持される位置に配置されている。素子基板10の一方側の表面に取り出された前記第1の電極は、接合部C1によってコレクタ側基板BD1に接合されるとともに、素子基板10の他方側の表面に取り出された前記第2の電極は、接合部C2によってエミッタ側基板BD2に接合されている。ここでは、接合部C1は半田付け部h1から構成され、接合部C2は半田付け部h2、スペーサg、半田付け部h3が素子基板10側からエミッタ側基板C2側へ向かって順に配置された状態に構成されている。このように、接合部C1、C2はそれぞれ接合材からなる。接合部C1、C2のそれぞれについて、接合箇所ごとに異なる構成であってもよいが、ここでは図示の便宜上、図4および図5に示す全ての接合箇所で同じ構成であるとする。
図4に示すように、エミッタ側基板BD2が備えるコレクタ側基板BD1側の銅板52は、素子基板10が接合部C2を介して接合される電極や配線のパターンに加工されている。具体的には、エミッタ側基板BD2の当該銅板52は、負電極200、U相電極210、V相電極230、W相電極250、および、コレクタ側基板BD1の配線パターン32、33と同様の配線パターン(図示せず)に加工されている。負電極200は、コレクタ側基板BD1のU相電極110、V相電極130、W相電極150に対向して配置されており、これらUVW相の各電極に対して共通の負電極をなす。U相電極210はコレクタ側基板BD1のU相電極110に対向して、V相電極230はコレクタ側基板BD1のV相電極130に対向して、W相電極150はコレクタ側基板BD1のW相電極150に対向して、それぞれ配置されている。コレクタ側基板BD1の配線パターン32、33と同様の配線パターンは、負電極200とU相電極210、V相電極230、W相電極250の並びとの間の領域に配置されている。そして、コレクタ側基板BD1の接続パッド領域32aと同様に接続パッド領域42aが設けられている。また、接続パッド領域42aに接続されるようにして、エミッタ側基板BD2上に温度センサ(第2の温度センサ)41が設けられている。温度センサ41は、後述するように、エミッタ側基板BD2から温度センサ41に伝達される熱を検出することによる温度測定を行う。
U相上相のスイッチ回路SU1が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1の正電極100に接続されているとともに、接合部C2を介してエミッタ側基板BD2のU相電極210に接続されている。U相下相のスイッチ回路SU2が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1のU相電極110に接続されているとともに、接合部C2を介してエミッタ側基板BD2の負電極200に接続されている。
V相上相のスイッチ回路SV1が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1の正電極100に接続されているとともに、接合部C2を介してエミッタ側基板BD2のV相電極230に接続されている。V相下相のスイッチ回路SV2が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1のV相電極130に接続されているとともに、接合部C2を介してエミッタ側基板BD2の負電極200に接続されている。
W相上相のスイッチ回路SW1が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1の正電極100に接続されているとともに、接合部C2を介してエミッタ側基板BD2のW相電極250に接続されている。W相下相のスイッチ回路SW2が形成された素子基板10は、接合部C1を介してコレクタ側基板BD1のW相電極150に接続されているとともに、接合部C2を介してエミッタ側基板BD2の負電極200に接続されている。
上述した各電極間は図示しない封止樹脂で埋められることにより、半導体装置1の全体が一体化されている。これにより、半導体装置1は全体が例えばガラスエポキシ基板やセラミック基板のような形態にパッケージ化されている。
次に、図1を用い、上記の構成の半導体装置1において、素子基板10の発熱により生じる熱ストレスで接合部C1またはC2に異常が発生した場合の温度検出動作を説明する。ここでは、説明の便宜上、接合部C1により接合されているコレクタ側基板BD1の電極を符号Aで、接合部C2により接合されているエミッタ側基板BD2の電極を符号Bで、それぞれ代表する。
図1(a)に示すように、いずれか1つまたは複数の素子基板10の発熱に起因した熱ストレスで接合部C1にクラックや材質の変性が発生するなどして、接合部C1の熱抵抗が大きくなる異常が発生したとする。このとき、素子基板10で発生する熱流は接合部C1で遮断され、もしくは減少する。従って、発生した熱は接合部C1を介して、電極Aからコレクタ側基板BD1へは伝達されにくいが、矢印T1で示すように接合部C2を介して電極Bからエミッタ側基板BD2へは伝達されやすい。エミッタ側基板BD2においては、絶縁樹脂板51などの絶縁物や表裏の銅板52(前述の各電極や接続パッド領域42aを含む)などの導電体を介して、温度センサ41に伝達される。ここで、コレクタ側基板BD1とエミッタ側基板BD2との間の封止樹脂を介しての温度センサ41への熱伝達は、当該絶縁物および導電体中による熱伝達よりも十分に小さいとしている。
これにより、接合部C1の熱抵抗が大きいときには、コレクタ側基板BD1に設けられた温度センサ31で素子基板10の温度検出を適切に行えなくても、エミッタ側基板BD2に設けられた温度センサ41で当該温度検出を適切に行うことができる。
また、図1(b)に示すように、いずれか1つまたは複数の素子基板10の発熱に起因した熱ストレスで接合部C2にクラックや材質の変性が発生するなどして、接合部C2の熱抵抗が大きくなる異常が発生したとする。このとき、素子基板10で発生する熱流は接合部C2で遮断され、もしくは減少する。従って、発生した熱は接合部C2を介して、電極Bからエミッタ側基板BD2へは伝達されにくいが、矢印T2で示すように接合部C1を介して電極Aからコレクタ側基板BD1へは伝達されやすい。コレクタ側基板BD1においては、絶縁樹脂板51などの絶縁物や表裏の銅板52(前述の各電極や接続パッド領域32aを含む)などの導電体を介して、温度センサ31に伝達される。ここで、コレクタ側基板BD1とエミッタ側基板BD2との間の封止樹脂を介しての温度センサ31への熱伝達は、当該絶縁物および導電体中による熱伝達よりも十分に小さいとしている。
これにより、接合部C2の熱抵抗が大きいときには、エミッタ側基板BD2に設けられた温度センサ41で素子基板10の温度検出を適切に行えなくても、コレクタ側基板BD1に設けられた温度センサ31で当該温度検出を適切に行うことができる。以上のように、本実施形態によれば、半導体素子の温度を安定して検出することのできる半導体装置を提供することができる。
半導体装置1の比較例として、図6に、素子基板が実装される1つの基板にのみ温度センサが設けられた構成の半導体装置を示す。ここでは、コレクタ側基板BD1に温度センサ31が設けられる一方、エミッタ側基板BD2には温度センサが設けられていない構成が示されている。接合部C1で熱抵抗が大きくなる異常が発生した場合に、コレクタ側基板BD1へは熱が伝達されにくいため、素子基板10の温度を温度センサ31により適切に検出することができない。また、このような比較例として、図6の構成からエミッタ側基板BD2および接合部C2を取り去ったような、素子基板10が1つの基板上に実装された構成の半導体装置も挙げられる。
なお、図4、図5においては、特に、素子基板10中にIGBTおよびダイオードが、一方の表面側から他方の表面側へと基板面に垂直な方向に電流が流れる縦型構造で構成されている。この場合に、素子基板10は、素子基板10を挟持する2つの基板(コレクタ側基板BD1、エミッタ側基板BD2)と、導電部どうしで接続される、回路接続された状態にある。従って、半田付け部を含む接合部C1、C2と併せて、素子基板と2枚の実装基板とは一般に熱抵抗の小さい状態に接合されている。しかしながら、本実施形態に係る半導体装置は、必ずしも素子基板と2枚の実装基板とが導電部どうしで接合される構成である必要はない。例えば、素子基板と2枚の実装基板とが少なくとも一方側で熱伝導率の高い接着剤を介して接合されるなど絶縁物を介した接合がなされていてもよい。従って、半導体素子が、素子基板10中に基板面に沿って電流が流れる横型構造で構成されていてもよい。また、半導体素子は他のパワー半導体素子であってもよいし、パワー半導体素子以外の素子でもよい。
また、図4、図5においては、接合部C1どうしの構成と、接合部C2どうしの構成とが同様のものである。従って、半導体装置1に複数の素子基板10が実装されている場合に、素子基板10の発熱により接合部が熱抵抗が増大する異常を起こすにあたっては、複数の接合部C1で一斉に、または、複数の接合部C2で一斉に異常を起こしやすくなる。この場合に、温度センサ31で一斉に複数の接合部C1を介した適切な温度検出が不能になるか、温度センサ41で一斉に複数の接合部C2を介した適切な温度検出が不能になるかのいずれか一方の状態が出現しやすい。このことは、構成の異なる接合部C1と接合部C2とが同時に熱抵抗が増大する故障モードは起きにくいことを考慮すると、常にいずれか一方の温度センサは全ての素子基板の温度を適切に検出できることを意味している。また、このようなメカニズムにより、2つの温度センサは互いに異なる温度の検出動作を行う。従って、両温度センサの絶対値と相対値とを用いて、一方の温度センサの検出温度が所定温度よりも高く、他方の温度センサの検出温度が所定温度以下であるといった状態から、異常発熱の検出を行うことも可能である。
このように、常にいずれか一方の温度センサが全ての素子基板の温度を適切に検出できると、各実装基板に設けられる温度センサは1つか素子基板の数よりも少ない数でよく、素子基板ごとに設ける必要がない。従って、2つ以上の素子基板10が半導体装置1の同一パッケージに実装される場合に、素子基板ごとに温度センサを設ける場合と比較して、センサの個数およびセンサ信号線の数を減少させることができる。また、パッケージ外へのセンサ信号線の取り出しが簡素化される。また、素子基板10の内部に温度センサを設けたり素子基板10の上に温度センサを積層するように設けたりする必要がなく、素子基板10および素子基板10の周囲の構成のサイズを小さくすることができる。以上により、小型化および低コスト化された半導体装置を提供することができる。
例えば、1つの温度センサに少なくとも2本の信号線が必要であるとしたとき、1パッケージに6チップの素子基板を実装して全てのチップに温度センサを配置すると、少なくとも12本の信号線が必要になる。これに対して、本実施形態で説明したように実装基板ごとに1つの温度センサを設ける場合には、1つの温度センサについて図3に配線パターン32、33で示したように2つの信号線を用いると、2枚の実装基板を合せて合計4つの信号線で済む。
以上、本実施形態について説明した。
図2ではインバータ回路のパワーモジュールを例に挙げたが、コンバータ回路のパワーモジュールも典型的な例として挙げられる。また、図3では温度センサを実装基板の中央部に配置したが、任意の位置でよく、各素子基板から均等に離れた場所や特定の素子基板の近傍などに配置してもよい。また、上記例では温度センサをそれぞれ2つの実装基板が対向する側の面上に設けたが、これに限らず、各温度センサについて、2つの実装基板が対向する側の面上やその反対側の面上、実装基板の中など、実装基板の任意の部位に設けてもよい。
本発明は、パワーモジュールや温度特性を有する半導体装置等に適用可能である。
1 半導体装置
2 発電電動機
10 素子基板
11、12、13、14、15、16 IGBT
21、22、23、24、25、26 ダイオード
31、41 温度センサ
32、33 配線パターン
32a、42a 接続パッド領域
51 絶縁樹脂板
52 銅板
100 正電極
200 負電極
101、102、103、104、105、106 領域
110、210 U相電極
130、230 V相電極
150、250 W相電極
SU1、SU2、SV1、SV2、SW1、SW2 スイッチ回路
T1、T2 矢印
A、B 電極
BD1 コレクタ側基板
BD2 エミッタ側基板
C1、C2 接合部
h1、h2、h3 半田付け部
g スペーサ

Claims (1)

  1. 半導体素子が形成されている素子基板と、
    前記素子基板に前記素子基板の一方面側から第1の接合部を介して接合された第1の基板と、
    前記素子基板に前記素子基板の他方面側から前記第1の接合部とは構成が異なる第2の接合部を介して接合された第2の基板と、
    前記第1の基板に設けられた第1の温度センサと、
    前記第2の基板に設けられた第2の温度センサとを備え
    前記第1の温度センサの検出温度と前記第2の温度センサの検出温度との絶対値及び相対値を用いて前記素子基板の異常発熱を検出することを特徴とする半導体装置。
JP2013265421A 2013-12-24 2013-12-24 半導体装置 Expired - Fee Related JP6156131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013265421A JP6156131B2 (ja) 2013-12-24 2013-12-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013265421A JP6156131B2 (ja) 2013-12-24 2013-12-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2015122876A JP2015122876A (ja) 2015-07-02
JP6156131B2 true JP6156131B2 (ja) 2017-07-05

Family

ID=53534037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013265421A Expired - Fee Related JP6156131B2 (ja) 2013-12-24 2013-12-24 半導体装置

Country Status (1)

Country Link
JP (1) JP6156131B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP7070070B2 (ja) 2018-05-15 2022-05-18 株式会社デンソー 半導体装置
JP2022160154A (ja) 2021-04-06 2022-10-19 三菱重工業株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63309930A (ja) * 1987-06-10 1988-12-19 Canon Inc 液晶装置
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP5083798B2 (ja) * 2006-10-27 2012-11-28 株式会社ジャパンディスプレイウェスト 液晶表示装置

Also Published As

Publication number Publication date
JP2015122876A (ja) 2015-07-02

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
JP5232367B2 (ja) 半導体装置
US20170110395A1 (en) Semiconductor device
US9041052B2 (en) Semiconductor device, semiconductor unit, and power semiconductor device
US9001518B2 (en) Power module with press-fit clamps
JP6685884B2 (ja) 半導体モジュール
US20180190636A1 (en) Power semiconductor module
JP2019029457A (ja) 半導体モジュール
JP2018137283A (ja) 半導体装置
KR101734712B1 (ko) 파워모듈
JPWO2015005181A1 (ja) 電力変換部品
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP6156131B2 (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
JP2002076236A (ja) 半導体装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP5909396B2 (ja) 回路装置
JP2013157346A (ja) 半導体装置
JP2013125889A (ja) 半導体装置
JP7380062B2 (ja) 半導体モジュール
JP6123722B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
US20140117408A1 (en) Unit power module and power module package comprising the same
JP2006294973A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R151 Written notification of patent or utility model registration

Ref document number: 6156131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees