JP5442308B2

JP5442308B2 - 半導体装置の製造方法

Info

Publication number: JP5442308B2
Application number: JP2009104554A
Authority: JP
Inventors: 貴三野田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2009-04-22
Filing date: 2009-04-22
Publication date: 2014-03-12
Anticipated expiration: 2029-04-22
Also published as: JP2010258109A; CN101872720B; US8053337B2; US20100273312A1; CN101872720A

Description

本発明は、半導体装置の製造方法に関し、とくにレーザダイシングで多層配線層に切断溝を形成する工程を含む半導体装置の製造方法に関する。

半導体装置の製造手順において、ウェハ上に多層配線層を形成した後、ウェハをダイシングして個片化することにより、個々の半導体チップが得られる。従来、ウェハは、ブレードを用いたダイシングにより個片化されていた。しかし、近年、多層配線層の層間絶縁膜として低誘電率膜、とくにポーラス膜が用いるようになってきた。ポーラス膜は密着性が低く、機械的強度が低いため、ブレードを用いたダイシングでは剥離等が起こるという問題が生じてきた。そのため、近年、まずレーザ光を用いたレーザダイシングによりポーラス膜とウェハ表面の一部に溝を形成しておき、その後にウェハの残りの部分をブレードを用いてダイシングするという手法が用いられてきている。

特許文献１（特開２００６−０７３９１０号公報）には、電極以外の部分をポリイミド樹脂からなる絶縁性保護膜で形成し、保護膜のカバー性が悪くなる切削面の下地に酸化膜を形成する構成が記載されている。これにより、保護膜でのカバー性向上が図れるとともに、レーザダイシング装置の使用でチッピングを防止することもできるとされている。

特許文献２（特開２００７−１７３３２５号公報）は、半導体集積回路上及びスクライブ領域上を覆うパッシベーション膜を備えた半導体装置の製造装置に関する。当該文献には、パッシベーション膜に起因する半導体基板の反りを低減するため、スクライブ領域上に設けられたパッシベーション膜に、格子状の溝を形成した構成が記載されている。

特許文献３（特開２００５−１６６８９０号公報）には、半導体製造工程においてチップ無効領域の表面に形成される各種薄膜の内、保護膜として用いられるポリイミド膜を除去するように形成した構成が記載されている。

ところで、一般的に、ウェハ上に形成された多層配線層の最上層には、保護膜の一種であるポリイミド膜が形成されている。しかし、ポリイミド膜の一部には開口部が形成されて、電極パッド等の素子が露出した構成となっている。そのため、スクライブラインに沿ってレーザ光でそのまま切断すると、飛散物が電極等の素子に付着するという問題がある。そこで、多層配線層表面に形成されたポリイミド膜の上に、後に洗浄液で除去可能な保護膜を形成して、ウェハ全面を覆い、保護膜上からレーザ光で切断する手法が用いられることがある（特許文献４（特開２００８−１３０８８６号公報））。

特開２００６−０７３９１０号公報特開２００７−１７３３２５号公報特開２００５−１６６８９０号公報特開２００８−１３０８８６号公報

しかし、このような保護膜を形成していても、レーザ光を照射して切断する時に保護膜が剥がれて素子に飛散物が付着してしまうという問題があった。図１１および図１２を参照して説明する。

図１１は、半導体装置１０の製造手順を模式的に示す工程断面図である。図１２は、保護膜２０を塗布した後の図１１のスクライブライン近傍の拡大図である。
半導体装置１０は、ウェハ１２上に多層配線層１４とポリイミド膜１８とが形成された構成を有する。従来、レーザ光での切断前において、ポリイミド膜１８は、スクライブライン上全面に残ったままか、位置あわせマークや電気特性チェック用金属等が形成された領域のみが除去されているか、または特許文献３に記載されたように、スクライブライン上全面で開口された構成となっている。ここでは、スクライブライン上全面でポリイミド膜１８が開口されてスクライブライン溝１８ａが形成された構成を示す。このような半導体装置１０の全面に、スピンコート法で保護膜２０を塗布する。具体的には、半導体装置１０をダイシングシート５０上に配置し、半導体装置１０の周囲のダイシングシート５０をリング５２で固定した状態で、保護膜塗布ステージ(不図示)に載置し、保護膜塗布ステージを回転しながらノズル５４から半導体装置１０上に保護膜２０（液）を滴下することによって、半導体装置１０の全面に保護膜２０を塗布する（図１１（ａ）、図１２（ａ））。

次いで、このような構成の半導体装置１０のスクライブラインに沿ってレーザ光６０を照射し、保護膜２０、多層配線層１４、およびウェハ１２の一部を切断して切断溝１０ａを形成する（図１１（ｂ）、図１２（ｂ））。その後、ダイシングシート５０を回転しながらノズル７０から半導体装置１０上に洗浄液７２を供給して、半導体装置１０表面を洗浄する。レーザ光６０による切断時には、被切断物の飛散物が発生するが、半導体装置１０表面が保護膜２０で覆われていれば、飛散物は、保護膜２０の上に堆積する。次いで、飛散物は、洗浄液７２により、保護膜２０とともに洗浄される（図１１（ｃ））。

しかし、従来、ポリイミド膜１８に凹凸があり、その凹凸に追従しながら、保護膜２０の厚さを均一に制御することが困難だった。
ポリイミド膜１８上に保護膜２０を塗布する際、ポリイミド膜１８表面には、スクライブライン溝１８ａやパッド開口部等の段差があるため、膜厚の厚い箇所と薄い箇所とが生じる。開口部以外の領域では、たとえば約０．１〜３μｍ程度と膜厚が薄くなってしまう。また、スクライブラインは、その幅がたとえば約１００μｍと広いので、スクライブライン上全面でポリイミド膜１８を除去した場合も、スクライブライン溝１８ａの上部においては、保護膜２０の膜厚が薄くなってしまう（図１２（ａ））。

ここで、一般的に、保護膜２０よりもウェハ１２や多層配線層１４の方がレーザ吸収率がよい。そのため、レーザ光６０で半導体装置１０を切断する際に、レーザ光６０による多層配線層１４やウェハ１２のアブレーションにより保護膜２０が剥がれることがあった（図１２（ｂ））。ここでは、スクライブラインに沿って２箇所を切断して２つの切断溝１０ａが形成される例を示している。このように保護膜２０が剥がれると、剥がれた箇所に飛散物２４が付着してしまい、洗浄液７２で保護膜２０を洗浄する際（図１１（ｃ）参照）に、飛散物２４を洗い流すことができない（図１２（ｃ））。ポリイミド膜１８上面やボンディングパッド等接合部に飛散物２４が付着すると、歩留まり低下やパッケージの信頼性低下が発生する。

本発明によれば、
スクライブラインで区画された複数の素子形成領域が形成され、一面に多層配線層が形成されたウェハ上の前記多層配線層上に形成された第１の保護膜に、前記スクライブラインに沿って当該スクライブラインの幅よりも幅の狭い第１の溝および第２の溝を形成する工程と、
前記第１の溝および前記第２の溝を充填するとともに前記第１の保護膜を覆う第２の保護膜を形成する工程と、
前記第２の保護膜が形成された面から前記第１の溝と前記第２の溝との間の領域を前記スクライブラインに沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程と、
を含む半導体装置の製造方法が提供される。

この構成によれば、レーザダイシングされる領域と素子形成領域との間に第１の溝および第２の溝が形成されている。そのため、第１の溝内および第２の溝内で第２の保護膜の膜厚が厚く形成される。これにより、第１の溝内および第２の溝内で、第２の保護膜と第１の保護膜との接触面積が増えて密着性が良好となり、切断溝で第２の保護膜の膜剥がれが発生しても、第１の溝および第２の溝でさらなる膜剥がれの進行を防ぐことができる。また、第２の保護膜は、第１の溝内および第２の溝内での膜厚が溝外の他の領域の膜厚よりも厚くなる。つまり、溝内外の境界で第２の保護膜の膜厚差が生じる。そのため、第２の保護膜の膜剥がれが発生しても、このような膜厚差が生じる境界に応力が集中し、その箇所で亀裂が入って第２の保護膜が破れる。これにより、第２の保護膜のさらなる剥がれの進行を防止することができる。これにより、素子形成領域へのレーザ光による飛散物の付着を防止することが可能となる。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、ウェハの個片化のためにレーザダイシングで多層配線層を切断する際の保護膜の剥がれを防いでウェハへの汚れの付着を防止することができる。

本発明の実施の形態における半導体装置の構成の一例を示す断面図である。本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。本発明の実施の形態における半導体装置の製造手順の一例を示す工程断面図である。本発明の実施の形態における半導体装置の構成を示す平面図である。図５の半導体装置を部分的に拡大した平面図である。本発明の実施の形態における半導体装置の製造手順の他の例を示す工程断面図である。本発明の実施の形態における半導体装置の製造手順の他の例を示す工程断面図である。本発明の実施の形態における半導体装置の製造途中の段階の構成の他の例を示す断面図である。本発明の実施の形態における半導体装置の製造途中の段階の構成の他の例を示す断面図である。従来の半導体装置の問題点を説明するための工程断面図である。従来の半導体装置の問題点を説明するための工程断面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、本実施の形態における半導体装置の構成を示す断面図である。また、図２から図４は、本実施の形態における半導体装置の製造手順を示す工程断面図である。

半導体装置１００は、ウェハ１０２と、ウェハ１０２の一面に形成された多層配線層１０４と、多層配線層１０４上に形成されたポリイミド膜１０８（第１の保護膜）とを含む。ウェハ１０２には、スクライブライン１２０で区画された複数の素子形成領域１２２が形成されている。

本実施の形態において、ポリイミド膜１０８に、スクライブライン１２０に沿ってスクライブライン１２０の幅よりも幅の狭い第１の溝１０８ａおよび第２の溝１０８ｂを形成する（図１）。第１の溝１０８ａおよび第２の溝１０８ｂは、たとえば、素子形成側のウェハ１０２全面にポリイミド材料を塗布し、マスクを用いて露光・現像してパターニングすることにより第１の溝１０８ａおよび第２の溝１０８ｂを形成することができる。たとえば、ポリイミド材料としてネガ型の感光性ポリイミド材料を用いた場合は、ポリイミド材料の露光時のマスクとして、第１の溝１０８ａおよび第２の溝１０８ｂに対応する領域を遮光するマスクを用いることができる。また、たとえば、ポリイミド材料としてポジ型の感光性ポリイミド材料を用いた場合は、ポリイミド材料の露光時のマスクとして、第１の溝１０８ａおよび第２の溝１０８ｂに対応する領域が露光されるマスクを用いることができる。

スクライブライン１２０の幅は、たとえば１００μｍ程度とすることができる。また、ポリイミド膜１０８の膜厚は、たとえば８μｍ程度とすることができる。第１の溝１０８ａおよび第２の溝１０８ｂの幅は、この後の工程で、第１の溝１０８ａおよび第２の溝１０８ｂ内にレーザダイシング保護膜１１０が充填される程度のアスペクト比とすることができる。第１の溝１０８ａおよび第２の溝１０８ｂのアスペクト比（深さ／幅）は、たとえば０．１以上２．５以下程度とすることができる。このようなアスペクト範囲であれば、第１の溝１０８ａと第２の溝１０８ｂとは、同じ幅とすることもでき、異なる幅としてもよい。ここでは、第１の溝１０８ａと第２の溝１０８ｂとが同じ幅を有する例を示す。

図５および図６は、図１に示した状態の半導体装置１００の構成を示す平面図である。図６は、図５の破線で囲んだ箇所を示す拡大平面図である。図１は、図６のＡ−Ａ’断面図に該当する。ここでは、第１の溝１０８ａおよび第２の溝１０８ｂがそれぞれスクライブライン１２０の端部に形成された例を示す。

なお、本実施の形態において、スクライブライン１２０上の位置あわせマーク１３０上には、ポリイミド膜１０８が残ったまま（図６（ａ））でも、除去されていても（図６（ｂ））いずれでもよい。

図２に戻り、次いで、ウェハ１０２上の全面に、第１の溝１０８ａおよび第２の溝１０８ｂを充填するとともにポリイミド膜１０８を覆うレーザダイシング保護膜１１０（第２の保護膜）を形成する（図２（ａ））。ここで、レーザダイシング保護膜１１０は、たとえば、ポリビニルアルコール膜等、水溶性の膜とすることができる。また、第１の溝１０８ａおよび第２の溝１０８ｂは、レーザダイシング保護膜１１０で完全に埋め込まれていなくてもよく、第１の溝１０８ａおよび第２の溝１０８ｂ内におけるレーザダイシング保護膜１１０の膜厚がポリイミド膜１０８上面の平坦な部分の膜厚よりも厚くなっていればよい。つまり、本実施の形態において、「第１の溝１０８ａおよび第２の溝１０８ｂを充填する」とは、第１の溝１０８ａおよび第２の溝１０８ｂが完全に埋め込まれた状態だけでなく、第１の溝１０８ａおよび第２の溝１０８ｂ内におけるレーザダイシング保護膜１１０の膜厚がポリイミド膜１０８上面の平坦な部分の膜厚よりも厚くなっている状態も含むことができる。

この後、レーザダイシング保護膜１１０が形成された面から平面視で第１の溝１０８ａと第２の溝１０８ｂとの間の領域をスクライブライン１２０に沿ってレーザ光１５０を照射し（図２（ｂ））、レーザダイシングによりレーザダイシング保護膜１１０、ポリイミド膜１０８、および多層配線層１０４の少なくとも所定の深さまで達する切断溝１００ａを形成する。ここで、多層配線層１０４は、層間絶縁膜として、たとえばＳｉＯＣ膜等のＳｉＯ_２よりも比誘電率が低い低誘電率膜を含むことができる。また、低誘電率膜は、ポーラス膜とすることができる。ここで、少なくともこのようなポーラス膜が形成された層は、レーザダイシングで切断する。レーザダイシングは、１本のスクライブライン１２０当たり１回の走査でもよく、複数回の走査を行って切断溝１００ａの幅を広くしてもよい。また、スクライブライン１２０以外を覆う遮光マスクを併用してもよい。また、本実施の形態においては、多層配線層１０４およびウェハ１０２の一部もレーザダイシングで切断することができる。つまり、本実施の形態においては、レーザダイシング保護膜１１０、ポリイミド膜１０８、多層配線層１０４、およびウェハ１０２の上面の一部にわたって切断溝１００ａが形成される（図３（ａ））。

ここで、レーザダイシング時にレーザダイシング保護膜１１０の剥がれが発生したとしても、第１の溝１０８ａおよび第２の溝１０８ｂ内に形成されたレーザダイシング保護膜１１０の膜厚が厚いため、素子形成領域１２２にまでレーザダイシング保護膜１１０の剥がれが広がらず、素子形成領域１２２へのレーザ加工時の飛散物の付着を防止することができる。この後、純水等の洗浄液を用いて半導体装置１００表面を洗浄するとともに、レーザダイシング保護膜１１０を除去する（図３（ｂ））。

この後、ウェハ１０２の表面からウェハ１０２をスクライブライン１２０に沿ってダイシングブレード１６０を用いたブレードダイシングで切断する（図４（ａ））。なお、本実施の形態において、ダイシングブレード１６０の幅は、切断溝１００ａの外端間の幅よりも狭くなるように形成する。これにより、ウェハ１０２には、切断溝１００ａの幅よりも幅が狭い切断溝１００ｇが形成され、半導体装置１００が個片化される（図４（ｂ））。これにより、各素子形成領域１２２を含むように半導体装置１００を個片化して半導体チップを得る。このような構成とすることにより、ブレードダイシング時のダイシングブレード１６０の刃先がスクライブライン１２０の外側の多層配線層１０４と接することがなくなり、多層配線層１０４にポーラス膜が含まれていても、膜質が脆弱なポーラス膜へのダメージを防止することができる。

次に本実施の形態における半導体装置１００の製造方法の効果を説明する。
本実施の形態において、レーザダイシングされる領域と素子形成領域１２２との間に第１の溝１０８ａおよび第２の溝１０８ｂが形成されている。そのため、第１の溝１０８ａ内および第２の溝１０８ｂ内でレーザダイシング保護膜１１０の膜厚が厚く形成される。これにより、第１の溝１０８ａ内および第２の溝１０８ｂ内で、レーザダイシング保護膜１１０とポリイミド膜１０８との接触面積が増えて密着性が良好となり、切断溝１００ａでレーザダイシング保護膜１１０の膜剥がれが発生しても、第１の溝１０８ａおよび第２の溝１０８ｂで膜剥がれを防ぐことができる。また、レーザダイシング保護膜１１０は、第１の溝１０８ａ内および第２の溝１０８ｂ内での膜厚が溝外の他の領域の膜厚よりも厚くなる。つまり、第１の溝１０８ａおよび第２の溝１０８ｂ内外の境界でレーザダイシング保護膜１１０の膜厚差が生じる。そのため、レーザダイシング保護膜１１０の膜剥がれが発生しても、このような膜厚差が生じる境界に応力が集中し、その箇所で亀裂が入ってレーザダイシング保護膜１１０が破れる。これにより、レーザダイシング保護膜１１０のさらなる剥がれの進行を防止することができる。これにより、素子形成領域１２２の素子へのレーザ光による飛散物の付着を防止することが可能となる。

また、本実施の形態において、スクライブライン１２０にはポリイミド膜１０８が形成されており、その一部にスクライブライン１２０よりも幅の狭い溝が形成された構成となっている。そのため、レーザダイシング保護膜１１０で第１の溝１０８ａおよび第２の溝１０８ｂを充填することができ、レーザダイシング保護膜１１０表面の平坦性を高めることができる。これにより、レーザ光１５０の照射面を平坦にすることができ、レーザ加工品質の向上が図れる。

さらに、本実施の形態において、スクライブライン１２０にはポリイミド膜１０８が形成されており、個片化したチップの側面にポリイミド膜１０８が露出した構成とすることができる。ポリイミド膜１０８は絶縁性のため、個片化したチップがボンディングワイヤーとエッジで接触したとしても、ショートを防ぐことができ、歩留まり向上が図れる。また、チップ端と封止樹脂やアンダーフィル樹脂等との密着性が強まり、信頼性向上が図れる。

（他の例）
また、以上で説明した構成以外でも、第１の溝１０８ａおよび第２の溝１０８ｂは、後にレーザ光１５０が照射され、レーザダイシングが行われる領域と素子形成領域１２２との間に設けられていれば、種々の配置とすることができる。

たとえば、図７に示すように、レーザダイシングにより第１の溝１０８ａと第２の溝１０８ｂとの間に複数の切断溝（切断溝１００ａ、切断溝１００ｂ）を形成することもできる。この場合、切断溝１００ａおよび切断溝１００ｂを形成した後、ウェハ１０２の表面からウェハ１０２をスクライブライン１２０に沿ってダイシングブレード１６０を用いたブレードダイシングで切断する（図８（ａ））。なお、本例において、ダイシングブレード１６０の幅は、切断溝１００ａと切断溝１００ｂとの間の領域の幅より広く、かつ切断溝１００ａの切断溝１００ｂから遠い側の外端と切断溝１００ｂの切断溝１００ａから遠い側の外端との間の幅よりも狭くなるように形成する。これにより、ダイシングブレード１６０でのブレードダイシングにより、ポリイミド膜１０８や多層配線層１０４には、切断溝１００ａおよび切断溝１００ｂの外端間の幅で規定される切断溝１００ｈが形成され、ウェハ１０２には、切断溝１００ａおよび切断溝１００ｂの外端間の幅よりも幅が狭い切断溝１００ｉが形成され、半導体装置１００が個片化される（図８（ｂ））。これにより、各素子形成領域１２２を含むように半導体装置１００を個片化して半導体チップを得る。このような構成とすることにより、ブレードダイシング時のダイシングブレード１６０の刃先がスクライブライン１２０の外側の多層配線層１０４と接することがなくなり、多層配線層１０４にポーラス膜が含まれていても、膜質が脆弱なポーラス膜へのダメージを防止することができる。

また、図９および図１０は、ポリイミド膜１０８に形成する溝の他の例を示す断面図である。
たとえば、図９（ａ）に示すように、第１の溝１０８ａと第２の溝１０８ｂとの間の領域に溝１０８ｃを設けた構成とすることができる。ここで、溝１０８ｃは、第１の溝１０８ａや第２の溝１０８ｂよりも幅を広く形成することができる。このような構成としても、ポリイミド膜１０８上にレーザダイシング保護膜１１０を形成すると、第１の溝１０８ａおよび第２の溝１０８ｂ内には、レーザダイシング保護膜１１０が充填されるため、図１から図６を参照して説明した例と同様の効果が得られる。

また、たとえば、図９（ｂ）に示すように、第１の溝１０８ａと第２の溝１０８ｂとの間の領域に、溝１０８ｄおよび溝１０８ｅを設けた構成とすることができる。ここで、溝１０８ｄおよび溝１０８ｅは、第１の溝１０８ａや第２の溝１０８ｂと同程度の幅とすることができる。このような構成としても、ポリイミド膜１０８上にレーザダイシング保護膜１１０を形成すると、第１の溝１０８ａおよび第２の溝１０８ｂ内には、レーザダイシング保護膜１１０が充填されるため、図１から図６を参照して説明した例と同様の効果が得られる。また、ここでは、溝１０８ｄおよび溝１０８ｅ内もレーザダイシング保護膜１１０で充填されるため、膜剥がれをより効果的に防ぐことができる。

また、たとえば、図１０（ａ）に示すように、第１の溝１０８ａおよび第２の溝１０８ｂは、素子形成領域１２２のスクライブライン１２０寄りの領域に形成することもできる。このような構成としても、第１の溝１０８ａおよび第２の溝１０８ｂをレーザ光による飛散物の付着が問題となる素子が形成された領域よりもスクライブライン１２０側に配置しておくことにより、レーザ光による飛散物の付着による素子への影響を防ぐことができる。

また、たとえば、図１０（ｂ）に示すように、図１０（ａ）に示した構成において、スクライブライン１２０のポリイミド膜１０８を除去して溝１０８ｆが形成された構成とすることもできる。このような構成とすると、ポリイミド膜１０８上にレーザダイシング保護膜１１０を形成したときに、従来と同様、スクライブライン１２０においては、レーザダイシング保護膜１１０が充填されないおそれがある。しかし、そのような場合でも、第１の溝１０８ａおよび第２の溝１０８ｂをレーザ光による飛散物の付着が問題となる素子が形成された領域よりもスクライブライン１２０側に配置しておくことにより、レーザ光による飛散物の付着による素子への影響を防ぐことができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。なお、上記実施形態によれば、以下の発明が開示されている。
（付記１）
スクライブラインで区画された複数の素子形成領域が形成され、一面に多層配線層が形成されたウェハ上の前記多層配線層上に形成された第１の保護膜に、前記スクライブラインに沿って当該スクライブラインの幅よりも幅の狭い第１の溝および第２の溝を形成する工程と、
前記第１の溝および前記第２の溝を充填するとともに前記第１の保護膜を覆う第２の保護膜を形成する工程と、
前記第２の保護膜が形成された面から前記第１の溝と前記第２の溝との間の領域を前記スクライブラインに沿ってレーザダイシングして、前記多層配線層の少なくとも所定の深さまで達する切断溝を形成する工程と、
を含む半導体装置の製造方法。
（付記２）
付記１に記載の半導体装置の製造方法において、
前記多層配線層は、ＳｉＯ _２よりも比誘電率が低い低誘電率膜を含み、
前記切断溝を形成する工程において、レーザダイシングで少なくとも前記多層配線層の前記低誘電率膜を切断するように前記切断溝を形成する半導体装置の製造方法。
（付記３）
付記２に記載の半導体装置の製造方法において、
前記低誘電率膜がポーラス膜である半導体装置の製造方法。
（付記４）
付記１から３いずれかに記載の半導体装置の製造方法において、
前記切断溝を形成する工程において、レーザダイシングで前記ウェハの少なくとも所定の深さまで前記切断溝を形成する半導体装置の製造方法。
（付記５）
付記１から４いずれかに記載の半導体装置の製造方法において、
前記第１の溝および前記第２の溝のアスペクト比（深さ／幅）が０．１以上２．５以下である半導体装置の製造方法。
（付記６）
付記１から５いずれかに記載の半導体装置の製造方法において、
前記第１の保護膜が、ポリイミド膜である半導体装置の製造方法。
（付記７）
付記１から６いずれかに記載の半導体装置の製造方法において、
前記第１の溝および第２の溝を形成する工程において、前記第１の溝および前記第２の溝を前記スクライブライン上に形成する半導体装置の製造方法。
（付記８）
付記１から７いずれかに記載の半導体装置の製造方法において、
前記切断溝を形成する工程の後に、前記ウェハを前記スクライブラインに沿ってダイシングブレードで切断して各前記複数の素子形成領域を含むように個片化する工程をさらに含み、
前記ダイシングブレードの幅は、前記切断溝の外端間の幅よりも狭い半導体装置の製造方法。

１００半導体装置
１００ａ切断溝
１００ｂ切断溝
１００ｇ切断溝
１００ｈ切断溝
１００ｉ切断溝
１０２ウェハ
１０４多層配線層
１０８ポリイミド膜
１０８ａ第１の溝
１０８ｂ第２の溝
１０８ｃ溝
１０８ｄ溝
１０８ｅ溝
１０８ｆ溝
１１０レーザダイシング保護膜
１２０スクライブライン
１２２素子形成領域
１３０マーク
１５０レーザ光
１６０ダイシングブレード

Claims

（ａ）主面上にスクライブラインで区画された複数の素子形成領域が形成され、前記スクラブラインおよび前記複数の素子形成領域上に多層配線層が形成されたウェハを準備する工程
（ｂ）前記多層配線層の表面上に第１の樹脂保護膜を形成し、前記スクラブラインに沿って第１の溝および第２の溝を形成する工程
（ｃ）前記第１の溝および前記第２の溝を充填するとともに前記第１の樹脂保護膜を覆う第２の樹脂保護膜を形成する工程
（ｄ）前記第２の樹脂保護膜が形成された面側から前記第１の溝と前記第２の溝との間の領域を前記スクライブラインに沿ってレーザ光を照射し、前記多層配線層に切断溝を形成する工程
を含み、
前記（ｂ）工程において、前記第１および第２の溝の底部が前記多層配線層の前記表面となるように、前記第１および前記第２の溝を形成する
半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）工程の後、
（ｅ）前記切断溝に沿って、且つ前記第１の溝と前記第２の溝の間に位置する前記第１の樹脂保護膜の上からブレードを用いて、前記ウェハを切断する工程を更に有する半導体装置の製造方法。
請求項１または２に記載の半導体装置の製造方法において、
前記第１の樹脂保護膜が、ポリイミド膜である半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記多層配線膜は層間絶縁膜を含み、前記層間絶縁膜はＳｉＯＣ膜である半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記多層配線膜は層間絶縁膜を含み、前記層間絶縁膜はポーラス膜である半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記第２の樹脂保護膜は水溶性の膜であり、レーザ光の照射後の水洗により除去される半導体装置の製造方法。
請求項１から３のいずれか一項に記載の半導体装置の製造方法において、
前記第１の樹脂保護膜が感光性のポリイミド膜で、前記第１の溝と前記第２の溝は、露光、現像により形成される半導体装置の製造方法。