JP2006339189A - 半導体ウェハおよびそれにより形成した半導体装置 - Google Patents
半導体ウェハおよびそれにより形成した半導体装置 Download PDFInfo
- Publication number
- JP2006339189A JP2006339189A JP2005158497A JP2005158497A JP2006339189A JP 2006339189 A JP2006339189 A JP 2006339189A JP 2005158497 A JP2005158497 A JP 2005158497A JP 2005158497 A JP2005158497 A JP 2005158497A JP 2006339189 A JP2006339189 A JP 2006339189A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- semiconductor wafer
- seal ring
- protective layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133602—Direct backlight
- G02F1/133603—Direct backlight with LEDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/1336—Illuminating devices
- G02F1/133602—Direct backlight
- G02F1/133606—Direct backlight including a specially adapted diffusing, scattering or light controlling members
- G02F1/133607—Direct backlight including a specially adapted diffusing, scattering or light controlling members the light controlling member including light directing or refracting elements, e.g. prisms or lenses
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/04—Materials and properties dye
- G02F2202/046—Materials and properties dye fluorescent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
【解決手段】半導体ウェハが、集積回路を形成した複数の能動領域と、隣合う能動領域間に設けられたダイシング領域と、能動領域の縁部に形成されたシールリングと、シールリングの内側に接近して形成された配線と、能動領域を覆う保護層と、能動領域の保護層上に形成された保護膜と、保護膜上に形成され、集積回路に電気的に接続する再配線とを備え、シールリングと配線との間の保護層に形成された溝のアスペクト比が0.5以上の場合に、この溝を保護膜で覆うようにする。
【選択図】 図1
Description
このような半導体装置の更なる小型化や増産の期待に答えるためには、半導体ウェハに形成する集積回路の高密度化による半導体装置の小型化やダイシング領域の狭小化による1枚の半導体ウェハにより製造する半導体装置の製造数の増加を実現することが必要になる。
この場合に、小型化を図るためにシールリングを配線に接近させると、シールリングと配線との間の保護層に溝が形成され、この溝のアスペクト比が0.5以上であるときには、前記と同様に再配線を形成する際のレジスト膜に破壊が生じ、予期せぬ部位に不定形でメッキが析出して外観不良や再配線のメッキ厚のバラツキが生じるという問題がある。
なお、図1は図2におけるA−A断面線に沿った部分断面の再配線の形成後の状態を拡大して示し、図2は再配線の形成後にレジスト膜を除去した状態で示してある。
図1、図2において、1は半導体ウェハであり、本実施例ではウェハレベルチップサイズパッケージ型の半導体装置を製造するための半導体ウェハである。
電極パッド6は、能動領域3上にアルミニウム(Al)等で形成されたパッドであって、能動領域3に形成された集積回路の所定の部位に電気的に接続されている。
8はシード層であり、図1に太い実線で示すように保護膜7上、保護層5上、電極パッド6上等に形成されたニッケル(Ni)やチタン(Ti)、銅(Cu)等の金属材料で単層または複層に形成された金属薄膜層であって、電解メッキ法による再配線9のメッキの際の一方の電極としての機能、半導体ウェハ1の製造工程で再配線9等の上層を構成する物質が半導体基板2側へ拡散することを防止する機能および再配線9との密着性を向上させる機能を有している。
11はシールリングであり、能動領域3の周囲の縁部3aの集積回路の素子が形成されていない領域の上にアルミニウム等で環状に形成された環状部材であって、ダイシング領域4をダイシングソー等により切断するときに保護層5の端部に生じるクラックの進行を食い止めてクラックが集積回路に及ぶことを防止する機能を有している。
14は溝であり、シールリング11および配線12を保護層5で覆ったときにシールリング11と配線12との間の保護層5に形成される溝である。
このように、本実施例の溝14は、保護層5の形成により幅が狭められて深さを幅で除したアスペクト比が0.5以上となり、レジスト膜16の形成時に溝14に空気等を巻込んでレジスト膜16を破壊させる確率が高くなるので、この溝14を覆うように保護膜7を形成する。
このようにすれば、エッジ7aがシールリング11を超えてダイシング領域4側にずれることによるダイシング領域4の幅が狭くなることや能動領域3の端部にかかってエッジ7aが品質よく形成できなくなること、およびエッジ7aがシールリング11の到らないことによる溝14を被覆できなくなることを防止してエッジ7aを常にシールリング11の平坦な上面上に位置させて品質よく形成することができると共に、溝14を確実に保護膜7で覆うことができるからである。
つまり、レジスト膜16を形成するときのレジスト剤の塗布後における硬化のためのプリベーク時の熱処理温度は100〜150℃であり、この熱処理温度により保護膜7の形成時に溝14に閉じ込められた空気等の気体は等容変化により1.27〜1.44気圧に上昇し、これに耐えるためには1.5気圧以上の耐圧性を要するからである。
以下に、本実施例の半導体ウェハ1による半導体装置の製造方法について説明する。
このとき、シールリング11と配線12との間の保護層5に溝14が形成される。
保護層5および電極パッド6上にスピンコート法等によりポリイミド樹脂からなる保護膜7を形成し、エッチングにより電極パッド6の部位を除去して電極パッド6に到るスルーホール9aを形成すると共に、シールリング11の幅方向の中央部よりダイシング領域4側の部位の保護膜7を除去して保護層5の端部を露出させ、溝14を覆う保護膜7を形成する。
リソグラフィ等によりシード層8上にレジスト膜16を形成して再配線9を形成する部位以外の領域をマスキングし、露出しているシード層8上にシード層8を一方の電極として銅を電解メッキ法により析出させ、電極パッド6に電気的に接続する再配線9を形成する。
剥離剤を用いてレジスト膜16を除去し、露出したシード層8を酸素ガス雰囲気中でのプラズマエッチング等により除去して保護層5の端部を露出させる。
その後、本実施例の半導体装置は、再配線9の所定の部位にワイヤボンディングによりワイヤを接合した後にエポキシ樹脂等の封止樹脂で封止される。
更に、シールリングの幅を保護膜のエッジの製作精度の幅と同等にしたことによって、保護膜のエッジを常にシールリングの平坦な上面上に位置させることができる。
更に、保護膜をポリイミド樹脂やエポキシ樹脂、ポリベンゾオキサゾール樹脂等の有機材料で形成するようにしたことによって、前記の耐圧性を有する保護膜を容易に形成することができる。
なお、図4は図3におけるB−B断面線に沿った部分断面の再配線の形成後の状態を拡大して示し、図3は再配線の形成後にレジスト膜を除去した状態で示してある。
また、上記実施例1と同様の部分は、同一の符号を付してその説明を省略する。
このため、本実施例のダイシング領域4は、隣合う能動領域3の間の保護膜7のエッジ7aの間として設定されている。
以下に、本実施例の半導体ウェハ1による半導体装置の製造方法について説明する。
能動領域3の中央部に集積回路を形成した半導体ウェハ1を準備する工程は上記実施例1と同様である。
電極パッド6の形成後に、CVD法等によって半導体基板2のおもて面側の全面に2酸化珪素からなる保護層5を形成し、エッチングにより電極パッド6の部位を除去すると共に、能動領域3とダイシング領域4との間のガイド溝21を形成する領域の保護層5を掘り込んで半導体基板2のおもて面を露出させ、能動領域3の外側にガイド溝21を形成する。
実施例1と同様にしてシード層8を形成し、露出している保護層5および保護膜7、電極パッド6をシード層8で覆う。
このとき、レジスト膜16の形成のためのプリベークにおいて、温度が上昇したとしても保護膜7が十分な耐圧性を有しているので、保護膜7の形成時にガイド溝21に残留した気体があったとしてもその圧力上昇により保護膜7が破壊されることはなく、レジスト膜16に破壊が生じることもない。
このようにして本実施例の半導体ウェハ1により製造された半導体装置が形成される。
この場合に、半導体ウェハ1のダイシング領域4の検出は、ガイド溝21の検出により行われる。
また、本実施例の半導体装置の形成は上記実施例1で説明したと同様に、封止樹脂で半導体ウェハ1のおもて面側を封止した後に個片に分割して形成するようにしてもよい。
なお、上記各実施例においては、保護層で覆われた溝やガイド溝のアスペクト比が0.5以上の溝を保護膜で覆うとして説明したが、アスペクト比が0.5以上の溝を保護膜で埋めるようにしても上記各実施例と同様の効果を得ることができる。
2 半導体基板
3 能動領域
3a 縁部
4 ダイシング領域
5 保護層
6 電極パッド
7 保護膜
7a エッジ
8 シード層
9 再配線
9a スルーホール
11 シールリング
12 配線
14 溝
16 レジスト膜
21 ガイド溝
Claims (9)
- 集積回路を形成した複数の能動領域と、隣合う前記能動領域間に設けられたダイシング領域と、前記能動領域の縁部に形成されたシールリングと、該シールリングの内側に接近して形成された第1の配線と、前記能動領域を覆う保護層と、前記能動領域の保護層上に形成された保護膜と、該保護膜上に形成され、前記集積回路に電気的に接続する第2の配線とを備え、
前記シールリングと前記第1の配線との間の前記保護層に形成された溝のアスペクト比が0.5以上の場合に、該溝を前記保護膜で覆うことを特徴とする半導体ウェハ。 - 請求項1において、
前記保護膜のエッジが、前記シールリングの幅方向の中央部に位置していることを特徴とする半導体ウェハ。 - 請求項2において、
前記シールリングの幅が、前記保護膜のエッジの製作精度の上下限の幅と同等であることを特徴とする半導体ウェハ。 - 請求項1、請求項2または請求項3において、
前記保護膜が、1.5気圧以上の耐圧性を備えることを特徴とする半導体ウェハ。 - 請求項1、請求項2または請求項3において、
前記保護膜が、ポリイミド樹脂とエポキシ樹脂とポリベンゾオキサゾール樹脂のいずれか一つの材料で形成されていることを特徴とする半導体ウェハ。 - 集積回路を形成した複数の能動領域と、隣合う前記能動領域間に設けられたダイシング領域と、前記能動領域とダイシング領域とを覆う保護層と、該保護層の前記能動領域の外側を掘込んで形成されたガイド溝と、前記能動領域の保護層上を覆う保護膜と、該保護膜上に形成され、前記集積回路に電気的に接続する第2の配線とを備え、
前記ガイド溝のアスペクト比が0.5以上の場合に、該記ガイド溝を前記保護膜で覆うことを特徴とする半導体ウェハ。 - 請求項6において、
前記保護膜が、ポリイミド樹脂とエポキシ樹脂とポリベンゾオキサゾール樹脂のいずれか一つの材料で形成され、かつ1.5気圧以上の耐圧性を備えることを特徴とする半導体ウェハ。 - 請求項1から請求項5のいずれかに記載の半導体ウェハのダイシング領域を切断して個片に形成されたことを特徴とする半導体装置。
- 請求項6または請求項7に記載の半導体ウェハのガイド溝の間のダイシング領域を切断して個片に形成されたことを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158497A JP2006339189A (ja) | 2005-05-31 | 2005-05-31 | 半導体ウェハおよびそれにより形成した半導体装置 |
KR1020060027050A KR20060124555A (ko) | 2005-05-31 | 2006-03-24 | 반도체 웨이퍼 및 이것에 의해 형성한 반도체 장치 |
US11/441,196 US7915746B2 (en) | 2005-05-31 | 2006-05-26 | Semiconductor wafer, and semiconductor device formed therefrom |
CNB2006100835143A CN100530631C (zh) | 2005-05-31 | 2006-05-30 | 半导体晶片及由该半导体晶片形成的半导体器件 |
US12/887,798 US8164164B2 (en) | 2005-05-31 | 2010-09-22 | Semiconductor wafer, and semiconductor device formed therefrom |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005158497A JP2006339189A (ja) | 2005-05-31 | 2005-05-31 | 半導体ウェハおよびそれにより形成した半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011256846A Division JP5503626B2 (ja) | 2011-11-24 | 2011-11-24 | 半導体ウェハおよびそれにより形成した半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339189A true JP2006339189A (ja) | 2006-12-14 |
Family
ID=37462310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005158497A Pending JP2006339189A (ja) | 2005-05-31 | 2005-05-31 | 半導体ウェハおよびそれにより形成した半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7915746B2 (ja) |
JP (1) | JP2006339189A (ja) |
KR (1) | KR20060124555A (ja) |
CN (1) | CN100530631C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141224A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 半導体装置の製造方法、および半導体装置 |
JP2013115350A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
KR20150037732A (ko) * | 2012-07-19 | 2015-04-08 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5220361B2 (ja) * | 2007-07-31 | 2013-06-26 | ルネサスエレクトロニクス株式会社 | 半導体ウエハおよび半導体装置の製造方法 |
US7602065B2 (en) * | 2007-11-30 | 2009-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Seal ring in semiconductor device |
US8283193B2 (en) * | 2009-08-14 | 2012-10-09 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with sealring and method of manufacture thereof |
JP5885701B2 (ja) * | 2013-05-21 | 2016-03-15 | 三菱電機株式会社 | 半導体装置の評価装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306771A (ja) * | 1995-04-27 | 1996-11-22 | Yamaha Corp | 半導体装置とその製造方法 |
JPH11191541A (ja) * | 1997-12-26 | 1999-07-13 | Oki Electric Ind Co Ltd | 半導体装置の構造およびその製造方法 |
JP2001056570A (ja) * | 1999-08-20 | 2001-02-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001250828A (ja) * | 2000-03-07 | 2001-09-14 | Victor Co Of Japan Ltd | 半導体装置 |
JP2001257227A (ja) * | 2000-03-08 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004018964A (ja) * | 2002-06-18 | 2004-01-22 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2004079797A (ja) * | 2002-08-19 | 2004-03-11 | Denso Corp | 電解めっきを用いた配線の形成方法 |
JP2006173476A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2897248B2 (ja) * | 1989-04-18 | 1999-05-31 | 富士通株式会社 | 半導体装置の製造方法 |
JPH1174229A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置 |
ES2377391T3 (es) * | 1998-04-23 | 2012-03-27 | Industrial Research Limited | Sistema de mejora de la reflexión temprana en línea para mejorar la acústica |
US6645791B2 (en) * | 2001-04-23 | 2003-11-11 | Fairchild Semiconductor | Semiconductor die package including carrier with mask |
US6908784B1 (en) * | 2002-03-06 | 2005-06-21 | Micron Technology, Inc. | Method for fabricating encapsulated semiconductor components |
FR2844098B1 (fr) * | 2002-09-03 | 2004-11-19 | Atmel Grenoble Sa | Microsysteme optique et procede de fabrication |
JP3707481B2 (ja) * | 2002-10-15 | 2005-10-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6929974B2 (en) * | 2002-10-18 | 2005-08-16 | Motorola, Inc. | Feedthrough design and method for a hermetically sealed microdevice |
TWI284395B (en) * | 2002-12-30 | 2007-07-21 | Advanced Semiconductor Eng | Thermal enhance MCM package |
JP2004319853A (ja) * | 2003-04-17 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7087452B2 (en) * | 2003-04-22 | 2006-08-08 | Intel Corporation | Edge arrangements for integrated circuit chips |
JP2004363214A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法および半導体集積回路装置 |
US20040259325A1 (en) * | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
US20050054133A1 (en) * | 2003-09-08 | 2005-03-10 | Felton Lawrence E. | Wafer level capped sensor |
US7109093B2 (en) * | 2004-03-22 | 2006-09-19 | International Business Machines Corporation | Crackstop with release layer for crack control in semiconductors |
US7223673B2 (en) * | 2004-07-15 | 2007-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing semiconductor device with crack prevention ring |
US7422962B2 (en) * | 2004-10-27 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Method of singulating electronic devices |
US7572738B2 (en) * | 2005-05-23 | 2009-08-11 | Sony Corporation | Crack stop trenches in multi-layered low-k semiconductor devices |
-
2005
- 2005-05-31 JP JP2005158497A patent/JP2006339189A/ja active Pending
-
2006
- 2006-03-24 KR KR1020060027050A patent/KR20060124555A/ko not_active Application Discontinuation
- 2006-05-26 US US11/441,196 patent/US7915746B2/en not_active Expired - Fee Related
- 2006-05-30 CN CNB2006100835143A patent/CN100530631C/zh active Active
-
2010
- 2010-09-22 US US12/887,798 patent/US8164164B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08306771A (ja) * | 1995-04-27 | 1996-11-22 | Yamaha Corp | 半導体装置とその製造方法 |
JPH11191541A (ja) * | 1997-12-26 | 1999-07-13 | Oki Electric Ind Co Ltd | 半導体装置の構造およびその製造方法 |
JP2001056570A (ja) * | 1999-08-20 | 2001-02-27 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
JP2001168231A (ja) * | 1999-12-13 | 2001-06-22 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
JP2001250828A (ja) * | 2000-03-07 | 2001-09-14 | Victor Co Of Japan Ltd | 半導体装置 |
JP2001257227A (ja) * | 2000-03-08 | 2001-09-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004018964A (ja) * | 2002-06-18 | 2004-01-22 | Renesas Technology Corp | 半導体ウエハおよび半導体装置の製造方法 |
JP2004079797A (ja) * | 2002-08-19 | 2004-03-11 | Denso Corp | 電解めっきを用いた配線の形成方法 |
JP2006173476A (ja) * | 2004-12-17 | 2006-06-29 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141224A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 半導体装置の製造方法、および半導体装置 |
JP2013115350A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
KR20150037732A (ko) * | 2012-07-19 | 2015-04-08 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9312195B2 (en) | 2012-07-19 | 2016-04-12 | Renesas Electronics Corporation | Semiconductor device |
JPWO2014013581A1 (ja) * | 2012-07-19 | 2016-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101952988B1 (ko) * | 2012-07-19 | 2019-02-27 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
CN1897266A (zh) | 2007-01-17 |
US8164164B2 (en) | 2012-04-24 |
US20060267155A1 (en) | 2006-11-30 |
CN100530631C (zh) | 2009-08-19 |
US20110006438A1 (en) | 2011-01-13 |
US7915746B2 (en) | 2011-03-29 |
KR20060124555A (ko) | 2006-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5102726B2 (ja) | 半導体装置の製造方法 | |
JP2004319638A (ja) | 半導体装置及びその製造方法 | |
JP2006339189A (ja) | 半導体ウェハおよびそれにより形成した半導体装置 | |
US20060138657A1 (en) | Semiconductor device and fabrication method thereof | |
JP4206885B2 (ja) | 半導体装置の製造方法 | |
TWI399817B (zh) | 以樹脂保護膜覆蓋半導體基板的底面及側面之半導體裝置的製造方法 | |
US7576014B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2007220870A (ja) | 半導体基板および半導体素子の製造方法 | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
US7741705B2 (en) | Semiconductor device and method of producing the same | |
JP2010153750A (ja) | 半導体装置の製造方法 | |
JP5361264B2 (ja) | 半導体装置 | |
JP2010263145A (ja) | 半導体装置及びその製造方法 | |
JP2008130880A (ja) | 半導体装置の製造方法 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2007173325A (ja) | 半導体装置の製造方法 | |
JP5503626B2 (ja) | 半導体ウェハおよびそれにより形成した半導体装置 | |
TW201415591A (zh) | 半導體裝置及其製造方法 | |
US10699975B2 (en) | Semiconductor device | |
JP2012033624A (ja) | ウエハレベルパッケージ構造およびその製造方法 | |
CN105742254A (zh) | 晶片封装体及其制造方法 | |
JP2011249478A (ja) | 半導体装置およびその製造方法ならびに半導体ウエハ | |
JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
JPH1022236A (ja) | 半導体装置およびその製造方法 | |
JP2009218469A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |