JP5437538B1 - 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源 - Google Patents

窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源 Download PDF

Info

Publication number
JP5437538B1
JP5437538B1 JP2013526247A JP2013526247A JP5437538B1 JP 5437538 B1 JP5437538 B1 JP 5437538B1 JP 2013526247 A JP2013526247 A JP 2013526247A JP 2013526247 A JP2013526247 A JP 2013526247A JP 5437538 B1 JP5437538 B1 JP 5437538B1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
type nitride
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013526247A
Other languages
English (en)
Other versions
JPWO2013128913A1 (ja
Inventor
亮 加藤
邦方 高橋
正樹 藤金
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013526247A priority Critical patent/JP5437538B1/ja
Application granted granted Critical
Publication of JP5437538B1 publication Critical patent/JP5437538B1/ja
Publication of JPWO2013128913A1 publication Critical patent/JPWO2013128913A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本願に開示された窒化物半導体発光素子は、ｎ側電極、ｐ側電極、ｎ側電極に電気的に接続されたｎ型窒化物半導体層、非極性面または半極性面の主面を有するｐ型窒化物半導体層、およびｎ型窒化物半導体層およびｐ型窒化物半導体層の間に位置する活性層を備える。ｐ型窒化物半導体層は、３０ナノメートル以上５０ナノメートル以下の高さを有する突起を含み、突起は、マグネシウムだけではなくシリコンをも含有するｐ型窒化物半導体から形成され、ｐ型窒化物半導体は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有し、突起は、活性層からｐ側電極に向けて突出しており、窒化物半導体発光素子の平面視において、ｐ側電極は、突起に重なり、突起は、転位を含み、突起の周囲には、ｐ型窒化物半導体から形成されている平坦面が形成されており、突起は、平坦面よりも高い転位密度を有している。

Description

本願は、非極性面または半極性面半導体層を備えた窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源に関している。
Ｖ族元素に窒素（Ｎ）を含む窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。なかでも、窒化物半導体の研究が盛んに行われており、窒化物半導体を用いた青色発光ダイオード（ＬＥＤ）素子及び緑色ＬＥＤ素子、並びに青色半導体レーザ素子も実用化されている。
窒化物半導体は、一般式ＡｌxＧａyＩｎzＮ（但し、０≦ｘ，ｚ＜１、０＜ｙ≦１、ｘ＋ｙ＋ｚ＝１である。）で表される。
窒化物半導体は、ＧａをＡｌやＩｎで置換することにより、そのバンドギャップをＧａＮのバンドギャップよりも大きくすることも小さくすることも可能である。これにより、青色又は緑色等の短波長の光のみならず、オレンジ色又は赤色等の長波長の光を発光させることも可能となる。このような特徴から、窒化物半導体発光素子は、画像表示装置及び照明装置等に応用することも期待されている。
窒化物半導体はウルツ鉱型結晶構造を有している。図１および図２（ａ）〜（ｄ）は、ウルツ鉱型結晶構造の面方位を４指数表記（六方晶指数）で表している。図１に示すように、４指数表記では、ａ1、ａ2、ａ3及びｃで表される基本ベクトルを用いて結晶面及びその面方位が表される。基本ベクトルｃは、［０００１］方向に延びており、この方向の軸は「ｃ軸」と呼ばれる。図２（ａ）に示すように、ｃ軸に垂直な面（ｐｌａｎｅ）は「ｃ面」又は「（０００１）面」と呼ばれる。図２（ｂ）〜（ｄ）には、ｍ面「＝（１０−１０）面」、ａ面「＝（１１−２０）面」およびｒ面「＝（１０−１２）面」を示している。なお、本明細書においては、ミラー指数を表すカッコ内の数字の左側に付された符号「−」は、その指数の反転を便宜的に表している。
図３は窒化物半導体の結晶構造を棒球モデルで表している。図４（ａ）はｍ面表面付近の原子配列をａ軸方向から観察した棒球モデルである。ｍ面は、図４（ａ）の紙面に垂直である。図４（ｂ）は、＋ｃ面表面の原子配列をｍ軸方向から観察した棒球モデルである。ｃ面は、図４（ｂ）の紙面に垂直である。図３及び図４（ａ）から分かるように、ｍ面に平行な平面上にＮ原子及びＧａ原子が位置している。これに対して、ｃ面では、図３及び図４（ｂ）から分かるように、Ｇａ原子のみが配置される層と、Ｎ原子のみが配置される層とが形成される。
従来から、窒化物半導体を用いて半導体素子を作製する場合は、窒化物半導体結晶を成長させる基板として、ｃ面基板すなわち（０００１）面を主面とする基板が用いられている。この場合、Ｇａ原子及びＮ原子の配置に起因して、窒化物半導体にはｃ軸方向に自発的な分極（Ｅｌｅｃｔｒｉｃａｌ Ｐｏｌａｒｉｚａｔｉｏｎ）が形成される。このため、「ｃ面」は「極性面」とも呼ばれる。分極の結果、窒化物半導体発光素子の発光層を構成するＩｎＧａＮからなる量子井戸層には、ｃ軸方向に沿ってピエゾ電界が発生する。発生したピエゾ電界により、発光層内における電子及びホールの分布に位置ずれが生じ、キャリアの量子閉じ込めシュタルク効果によって、発光層の内部量子効率が低下するという問題がある。この発光層における内部量子効率の低下を抑制するため、（０００１）面に形成される発光層の厚さは３ｎｍ以下となるように設計されている。
さらに近年、非極性面と呼ばれるｍ面若しくはａ面、又は半極性面と呼ばれる−ｒ面若しくは（１１−２２）面を主面とする基板を用いて、発光素子を作製することが検討されている。図２に示すように、ウルツ鉱型結晶構造におけるｍ面はｃ軸に平行であり、ｃ面と直交する６つの等価な面である。例えば、図２において［１０−１０］方向に垂直な（１０−１０）面がｍ面に該当する。（１０−１０）面と等価な他のｍ面には、（−１０１０）面、（１−１００）面、（−１１００）面、（０１−１０）面及び（０−１１０）面がある。
図３及び図４（ａ）に示すように、ｍ面においては、Ｇａ原子及びＮ原子は同一原子面上に存在するため、ｍ面に垂直な方向に分極は発生しない。このため、ｍ面を成長面とする半導体積層構造を用いて発光素子を作製すれば、発光層にピエゾ電界が発生せず、キャリアの量子閉じ込めシュタルク効果による内部量子効率の低下という問題を解決することができる。このことは、ｍ面以外の非極性面であるａ面でも同様であり、また、半極性面と呼ばれる−ｒ面又は（１１−２２）面でも類似の効果を得ることができる。
特開２０１０−２１９３７６号公報 特許第４３７５４９７号
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃａｌ Ｌｅｔｔｅｒｓ ｖｏｌ．９１ １９１９０６ （２００７）
非極性面および半極性面を成長面に有する窒化物半導体発光素子においては、発光効率のさらなる向上が求められている。
本願の、限定的ではない例示的なある実施形態は発光効率が向上した窒化物半導体発光素子および光源を提供する。
上記課題を解決するために、本発明の一態様にかかる窒化物半導体発光素子は以下を具備する：ｎ側電極、ｐ側電極、前記ｎ側電極に電気的に接続されたｎ型窒化物半導体層、非極性面または半極性面の主面を有するｐ型窒化物半導体層、および前記ｎ型窒化物半導体層および前記ｐ型窒化物半導体層の間に位置する活性層、ここで、前記ｐ型窒化物半導体層は、３０ナノメートル以上５０ナノメートル以下の高さを有する突起を含み、前記突起は、マグネシウムだけではなくシリコンをも含有するｐ型窒化物半導体から形成され、前記ｐ型窒化物半導体は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有し、前記突起は、前記活性層から前記ｐ側電極に向けて突出しており、前記窒化物半導体発光素子の平面視において、前記ｐ側電極は、前記突起に重なり、前記突起は、転位を含み、前記突起の周囲には、前記ｐ型窒化物半導体から形成されている平坦面が形成されており、前記突起は、前記平坦面よりも高い転位密度を有している。
本発明の一態様にかかる窒化物半導体発光素子によれば、発光効率を向上させることができる。
図１はウルツ鉱型結晶構造の基本ベクトルａ1、ａ2、ａ3及びｃを示す斜視図である。 図２（ａ）〜図２（ｄ）は、それぞれ、窒化物半導体の結晶構造におけるｃ面、ｍ面、ａ面、およびｒ面を示す。 図３は窒化物半導体の結晶構造を棒球モデルで示した図である。 図４（ａ）および図４（ｂ）は、それぞれ、ｍ面およびｃ面窒化物半導体の結晶構造の平面図を示す。 図５（ａ）〜図５（ｃ）は実施の形態における半導体層の表面のＡＦＭ（Atomic Force Microscope）像である。 図５（ｂ）に白枠で示した部分を拡大して示す図である。 実施の形態の発光素子の構成を示す模式図である。 図８（ａ）は、Ｓｉを添加しなかった場合の半導体試料の表面ＡＦＭ像である。図８（ｂ）は、Ｓｉを添加した場合の半導体試料の表面ＡＦＭ像である。 Ｓｉを添加した場合およびＳｉを添加しなかった場合のそれぞれの半導体試料に、電流を注入したときの光出力の差を比較した図である。 図１０（ａ）および図１０（ｂ）は、本発明の実施形態に関係する転位のＴＥＭ像である。 図１１（ａ）、図１１（ｂ）、および図１１（ｃ）は、窒化物半導体発光素子を製造する方法において、試料の表面の光学顕微鏡像および試料の断面模式図を示す。 図１２は、実施形態における電流の流れを模式的に示す。 実施形態の発光装置の構成を示す模式図である。
本発明の一態様の概要は以下のとおりである。
本発明の一態様にかかる窒化物半導体発光素子は以下を具備する：ｎ側電極、ｐ側電極、前記ｎ側電極に電気的に接続されたｎ型窒化物半導体層、非極性面または半極性面の主面を有するｐ型窒化物半導体層、および前記ｎ型窒化物半導体層および前記ｐ型窒化物半導体層の間に位置する活性層、ここで、前記ｐ型窒化物半導体層は、３０ナノメートル以上５０ナノメートル以下の高さを有する突起を含み、前記突起は、マグネシウムだけではなくシリコンをも含有するｐ型窒化物半導体から形成され、前記ｐ型窒化物半導体は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有し、前記突起は、前記活性層から前記ｐ側電極に向けて突出しており、前記窒化物半導体発光素子の平面視において、前記ｐ側電極は、前記突起に重なり、前記突起は、転位を含み、前記突起の周囲には、前記ｐ型窒化物半導体から形成されている平坦面が形成されており、前記突起は、前記平坦面よりも高い転位密度を有している。
前記突起は、５．０×１０-7ｃｍ2以上３．８×１０-6ｃｍ2以下の表面積を有していてもよい。
前記転位密度は、１．０×１０5ｃｍ-2以上１．０×１０7ｃｍ-2以下であってもよい。
前記ｐ型窒化物半導体は、５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下のマグネシウム濃度を有していてもよい。
前記突起の断面形状は、正方形、長方形、円または楕円であってもよい。
窒化物半導体発光素子は、さらにｐ型窒化物半導体積層構造を具備し、前記ｐ型窒化物半導体積層構造は、ｐ型窒化物半導体電子ブロック層、およびｐ型窒化物半導体コンタクト層を具備し、前記ｐ型窒化物半導体電子ブロック層は、前記活性層および前記ｐ型窒化物半導体コンタクト層の間に挟まれ、前記ｐ型窒化物半導体コンタクト層は、前記ｐ側電極および前記ｐ型窒化物半導体電子ブロック層の間に挟まれ、前記ｐ型窒化物半導体電子ブロック層は、前記ｐ型窒化物半導体層であってもよい。
前記ｐ型窒化物半導体電子ブロック層および前記ｐ型窒化物半導体コンタクト層の間に、他のｐ型窒化物半導体層が挟まれていてもよい。
前記ｐ型コンタクト層は、５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下のマグネシウム濃度を有し、かつ前記ｐ型コンタクト層は、２６ナノメートル以上６０ナノメートル以下の厚みを有していてもよい。
前記ｐ型窒化物半導体層は、前記活性層に近い側にＳｉドープ層を有し、前記Ｓｉドープ層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、前記Ｓｉドープ層は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有していてもよい。
前記ｐ型窒化物半導体層は、前記活性層に近い側から１００ｎｍ以下の範囲において、Ａｌを含んでいてもよい。
本発明の一態様である光源は以下を具備する：上記いずれかに記載の窒化物半導体発光素子、および前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部。
以下、本実施形態における発光効率の向上について説明する。
一般的に、窒化物半導体（窒化物半導体）から構成される活性層の量子井戸層（例えばＩｎxＧａ1-xＮ（０＜ｘ＜１）層）の結晶品質を向上させれば、窒化物半導体発光素子（例えばＬＥＤ）の発光効率を高めることができる。ＩｎxＧａ1-xＮ（０＜ｘ＜１）層に貫通転位やらせん転位、ミスフィット転位や積層欠陥などの転位が存在する場合、その近傍には非発光中心が高い密度で発生しているため、ＬＥＤの効率が低下する。そのため、可能な限り転位を発生させずにＩｎxＧａ1-xＮ（０＜ｘ＜１）層を成長する研究が精力的におこなわれている。
転位を少なくするには、ＬＥＤ構造を成長する基板としてＧａＮ系自立基板を用いてホモエピタキシャル成長を行い、格子不整合を小さくすることが有効である。しかし、貫通転位やらせん転位などの転位はもともとＧａＮ系自立基板にも備わっており、その上に成長するＬＥＤ構造には基板の転位が引き継がれてしまう。したがって、ホモエピタキシャル成長であっても非発光中心による効率低下を完全に防ぐことは難しい。特に、非極性面もしくは半極性面を成長面（主面）とするＧａＮ系自立基板では、転位が発生しやすい場合があり、典型的には、１．０×１０5ｃｍ-2以上の密度で貫通転位やらせん転位などの転位（「結晶欠陥」とも呼ばれる）が存在する。
サファイアや炭化珪素（ＳｉＣ）などを基板としてヘテロエピタキシャル成長を実施する場合は、基板の物質と窒化物半導体との格子不整合に起因して、基板とＬＥＤ構造との界面に貫通転位やミスフィット転位などの転位が発生することが知られている。ヘテロエピタキシャル成長では、基板とＬＥＤ構造の間に緩衝層（バッファ層）を挿入して結晶欠陥を低減する工夫が施されることが多いが、完全に転位の発生を抑止することはできない。
ＧａＮ系自立基板からＬＥＤ構造に引き継がれる転位は、成長面（主面）に略垂直に、ＬＥＤ構造の各層を横断して伝搬する。またヘテロエピタキシャル成長において基板とＬＥＤ構造の間で発生する転位も、成長面（主面）に略垂直に、ＬＥＤ構造の各層を横断して伝搬する。転位の種類には、貫通転位やらせん転位、ミスフィット転位、刃状転位、混合転位、積層欠陥など様々あるが、本明細書では総じて「転位」と表現する。上述したように、「転位」は、「結晶欠陥」とも呼ばれる。転位は種類がどのようなものであっても、近傍には非発光中心が多く存在する。
本発明の実施形態に関係する転位をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による分析で観察したところ、図１０（ａ）に示すように、基板から引き継がれた転位がＬＥＤ構造の表面までほぼ真っ直ぐに伝搬する様子が得られた。図１０（ａ）からでは、単独の欠陥が発生しているのか、もしくは複数の欠陥がごく近い範囲に集中して発生しているのかは判別できない。また図１０（ｂ）に示すように、欠陥が複数に分岐して向きを変え、広がりながら表面まで伝搬する様子も得られた。
ＬＥＤ構造を成長した基板を真上から見るとき、図１０（ａ）に示すように真っ直ぐに伝搬する欠陥は、点状もしくは線状の露出で表面に到達する。また、図１０（ｂ）に示すように分岐して伝搬する欠陥は、ある程度の面積を有した露出で表面に到達する。
本発明の実施形態においては、ＬＥＤ構造を成長した基板を真上から見るときの露出の広さや形状に関係なく、欠陥が集中する領域及びその近傍で非発光中心が多く発生している領域のことを欠陥部と表現する。欠陥部は貫通転位やらせん転位などの転位が集中する領域及びその近傍で非発光中心が発生している範囲であり、結晶成長に使用した基板の内部からＬＥＤ構造の最表面における露出まで、成長面（主面）に垂直な方向にＬＥＤ構造の各層を横断して存在する。
発光効率の低下を防ぐには、ホモエピタキシャル成長ではＧａＮ系自立基板の転位を低減するように当該基板の品質を改善するか、あるいはヘテロエピタキシャル成長では成長界面で発生する転位がＬＥＤ構造に引き継がれにくくなるような加工を基板にあらかじめ施すことが考えられる。しかし、ＧａＮ系自立基板の品質向上の研究は盛んにおこなわれているものの、現状の転位密度を大幅に低減するような革新的技術の報告はなされていない。また、あらかじめ基板に加工を施すことも、コスト・歩留の面から難しいと考えられる。
上記に対し、本発明者らは、非極性面もしくは半極性面を成長面（主面）とする場合に、ホモエピタキシャル成長で基板から引き継がれる転位や、ヘテロエピタキシャル成長で発生する転位への電流注入を選択的に低減し、できるだけ転位から離れた領域を主として発光に寄与させることにより、発光効率の低下を抑制する検討をおこなった。その結果、コストを抑えつつ目的を達成できる技術を発見するに至ったので、以下にその経緯について説明する。
非極性面もしくは半極性面を成長面（主面）とするｐ型窒化物半導体層は仕事関数が大きいために、ｐ側電極とのコンタクト抵抗が高くなる。ｐ型窒化物半導体層がｐ側電極と接触する最表面側に、ｐ型ドーパントを高濃度で含むｐ型コンタクト層を設けることにより、コンタクト抵抗を低減することができる。
本発明者は、例えば、マグネシウム（Ｍｇ）などのｐ型ドーパントを５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下の比較的高濃度で含むｐ型コンタクト層を、２６ｎｍ以上６０ｎｍ以下の厚さで設けることにより、コンタクト抵抗を３．０×１０-4Ωｃｍ2程度まで再現よく低減させられることを突き止めた。ｐ側電極は、例えば、Ａｇ、Ｐｔ、Ｍｏ又はＰｄから構成されることが良好であることが分かった。または、Ａｇ、Ｐｔ、Ｍｏ又はＰｄとＭｇ又はＺｎとの合金から構成されていてもよいことが分かった。ｐ型コンタクト層が２６ｎｍよりも大きいことにより、コンタクト抵抗を十分に低減することができることが分かった。また、ｐ型コンタクト層の厚さが６０ｎｍ以下であることにより、ｐ型コンタクト層自体のバルク抵抗が大きくなって電流注入が妨げられるのを回避することができることが分かった。
本発明者らは、ｐ型コンタクト層が厚い場合に、バルク抵抗が大きくなって電流注入が抑制されることに注目し、転位とその周辺部分だけｐ型コンタクト層を局所的に厚くすることにより、転位への注入電流を低減することができると考えた。例えば、ｐ型コンタクト層を転位とその周辺部分だけ選択的に６０ｎｍ以上の厚さになるように成長させることにより、転位とその周辺部分の抵抗が増大して転位とその周辺部分への注入電流を低減することができる。
ところで、非極性面もしくは半極性面を成長面（主面）とするｐ型窒化物半導体層では表面凹凸が発生しやすい。その機構については定かではないが、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）といったｐ型ドーパントが添加されることが原因であると考えられる。表面凹凸の形状は成長面（主面）とする面方位によって若干の差異が見られるが、典型的にはピラミッド型のヒロックとして観察される。例えば、非極性ｍ面を成長面とした場合に見られる特徴的なピラミッド型のヒロックについては、大きさ、形状、密度、結晶軸との関係などが非特許文献１に詳しく報告されている。
特許文献１は、表面凹凸のことを「ピラミッド状の凸部」と表現して、「無極性面や半極性面を有する窒化物半導体基板を用いた場合において、ｐ型窒化物半導体薄膜を９００度より低い成膜温度Ｔｇ（Ｔｇ＜９００℃）で成膜すると、ｐ型窒化物半導体薄膜の横方向成長を効果的に抑制することができることが分かった。より好ましくは、６００℃以上８８０℃以下の成膜温度で成膜することが望ましい。６００℃より低い温度で成膜すると、ピラミッド状の凸部が成長表面に多数発生するために、このピラミッド状の凸部の影響でｐ型窒化物半導体薄膜の厚さがばらつき、電流の活性層への不均一注入が発生する。（中略）成膜温度が低いほどピラミッド状の凸部は数多く発生する。６００℃以上の温度で成膜することにより、ピラミッド状の凸部の発生を抑制」することができると記述している。ピラミッド状の凸部（表面凹凸）が成長表面に発生することを課題視しており、これを抑制するために７００℃を上回る温度で成膜をおこなうことが重要であると主張している。
また特許文献２も、ｐ型窒化物半導体層の表面モフォロジーを示す図面（特許文献２の図１４）を、表面平坦性が良好でない例として掲載している。
以上のように、近年、非極性面もしくは半極性面を成長面（成長面）とするｐ型窒化物半導体層はピラミッド型のヒロックの発生によって表面凹凸が形成されやすいことが知られるようになっている。しかし、いずれも表面平坦性の悪化もしくは電流不均一注入の要因になるといった問題を発生させる課題として認識されている。
それに対し、本実施形態は、この非極性面成長もしくは半極性面成長に特徴的な表面凹凸の自発的な発生を制御し、意図的に形成できるようにした上で、利用しようという着想に基づいてなされたものである。すなわち、本実施形態はＬＥＤ構造において、欠陥部を略中心として表面凹凸の凸部が形成されるように制御することで、転位とその周辺部分のみｐ型コンタクト層を厚くするものである。ｐ型コンタクト層が厚い箇所は抵抗が大きいために、ｐ型コンタクト層が薄い箇所に比べて電流注入が起こりにくい。したがって、転位近傍の非発光中心が多く存在する箇所への注入電流を低減することでき、発光効率の低下を抑制できる。
本発明者らは、例えば、ｐ型窒化物半導体層に、Ｍｇなどのｐ型ドーパントと共にシリコン（Ｓｉ）を添加すると、貫通転位やらせん転位などの転位の周辺部分だけ、ｐ型窒化物半導体層（ｐ型コンタクト層）の厚さを大きくすることができることを発見した。
ＬＥＤ構造は通常、基板上にｎ型窒化物半導体層、活性層、ｐ型窒化物半導体層をこの順に堆積して作製する。尚、ｐ型窒化物半導体層は最表面側にｐ型コンタクト層を含んでいてもよく、今後は特別に断らない限り、「ｐ型窒化物半導体層」という表現は、最表面にｐ型コンタクト層を含む場合も表わすものとする。ｐ型窒化物半導体層には、例えば、Ｍｇ、Ｂｅ、Ｚｎなどのｐ型ドーパントとともにＳｉを添加してもよい。これにより、低コストで貫通転位やらせん転位などの転位が存在する欠陥部とその周辺部分だけを周囲に比べて相対的に厚くすることができる。
本実施形態を用いると貫通転位やらせん転位などの転位を中心にして、ｐ型窒化物半導体層の厚さを局所的に大きくすることができるが、なぜそのような現象に至るのかは明らかでない。しかし添加するＳｉにはアンチサーファクタントとしての機能があることが知られているため、Ｓｉが転位やその周辺に偏在することでｐ型窒化物半導体層の成長レートが転位とその周辺部分だけ増大し、結果的に転位とその周辺部分だけが厚膜化するのではないかと考えられる。尚、転位とその周辺部分のみの選択的な厚さ増大はｐ型ドーパントが存在しない条件では起こりにくい。したがって、ｐ型ドーパントとＳｉを共に添加すればよい。ｐ型窒化物半導体層（ｐ型コンタクト層）の厚さを、欠陥部とその周辺部分だけ局所的に厚く成長すると、成長表面には凹凸が形成されることになる。今後、表面の凹凸のうち、局所的に厚く成長したところを、形状に関係なく凸部と表現する。
Ｓｉの濃度は、例えば、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下としてもよい。Ｓｉはｎ型のドーパントであるが、Ｓｉ濃度が６．０×１０17ｃｍ-3以下であることにより、ｐ型キャリアへの影響を抑制することができる。また、Ｓｉ濃度が１．０×１０17ｃｍ-3以上であることにより、より適切に凸部を形成することができる。
Ｓｉ添加は、例えば、ｐ型窒化物半導体層の成長を開始する際に実施すればよい。これにより、転位とその周辺のみに凸部を再現性良く形成することができる。例えば、ｐ型窒化物半導体層の堆積の開始と同時にＳｉの供給を開始してもよい。また、ｐ型窒化物半導体層の堆積開始から３０ｎｍ以内の範囲においてＳｉの供給を開始していてもよい。さらに、５０ｎｍ以内の範囲においてＳｉの供給を開始していてもよい。ｐ型窒化物半導体層を堆積する間中ずっと継続してＳｉ添加をおこなってもよいが、ｐ型窒化物半導体層の堆積開始から１００ｎｍ以内の範囲にＳｉ添加を終えていてもよい。これにより、ｐ型窒化物半導体層の電気特性の制御が容易になる。また、例えば、Ｓｉを添加する厚さが１０ｎｍ以上であれば、凸部を再現性よく形成することができる。
例えば、ｐ型窒化物半導体層が、ｐ−ＡｌＧａＮ電子ブロック層１０６（図７に示す）またはオーバーフロー抑制層を有する場合、これらの層の成長開始時にＳｉを添加してもよい。また、ｐ型窒化物半導体層が、ｐ-ＧａＮ層１０７およびｐ−ＧａＮコンタクト層１０８を有する場合、これらの層の成長開始時にＳｉを添加してもよい。
また、ｐ型窒化物半導体層と活性層との間にアンドープ層を中間層として設けてもよい。Ｓｉの供給を停止した後に形成するｐ型層の厚さは、５００ｎｍ以下であってもよい。これにより、一旦形成された凸部が消失するのを回避することができる。
本実施形態の方法を用いない場合には凸部が発生しなくなるような高温成長であっても、本実施形態の方法によると、ｐ型窒化物半導体層の最表面に凸部を形成することができる。
ｐ型窒化物半導体層の成長温度は、例えば、８００℃以上であってもよい。これにより、成長温度が低いことによる抵抗率の増大を抑制することができる。特に、ｐ型窒化物半導体層に含まれるＭｇ濃度が３．０×１０18ｃｍ-3以上３．０×１０19ｃｍ-3以下の範囲になるように成長をおこなう場合における低成長温度による抵抗率の増大を抑制することができる。
ところで、特許文献１には、ｐ型窒化物半導体層を低温で成長すると、最表面にピラミッド状の凸部が発生しやすいことが記載されている。さらに特許文献１には、７００℃以上の高温でｐ型窒化物半導体層を成長するとピラミッド状の凸部の自発的発生は抑えられることが記載されている。尚、ｐ型窒化物半導体層を低温で成長する場合に発生する表面凹凸（ピラミッド状の凸部）は、転位とその周辺部分だけに選択的に発生するものではない。また、従来技術のピラミッド状の凸部は底面積が大きく、一つのピラミッド状の凸部が多数の転位を覆うもので、選択的に転位への電流注入を抑制するものではない。
これに対して本実施形態は、ｐ型窒化物半導体層（または、ｐ型窒化物半導体層に含まれる各層）の堆積開始時にＳｉを添加するという極めて簡便な方法によって、凸部を形成する箇所を転位とその周辺部分だけに限定することができる。さらに、ｐ型窒化物半導体層を８００℃以上の高温で成長しても、表面に凸部を形成することができると共に、良好な抵抗率を実現することができる。
本実施形態を用いるとｐ型窒化物半導体層を、欠陥部とその周辺部分だけ選択的かつ局所的に厚膜化することができるが、ｐ型窒化物半導体層が最も厚膜化される位置（凸部の中心）と転位が厳密に一致しない場合もある。しかし転位はｐ型窒化物半導体層が最も厚膜化される位置（凸部の中心）の極めて近傍に存在することができるために、本発明の実施形態の効果を享受するのに問題はない。
図５に、本実施形態を用い、成長温度を変化させてｐ型窒化物半導体層を作製した試料の表面ＡＦＭ微分像（８０×８０μｍ）を示す。ｐ型窒化物半導体層の最表面には３０ｎｍの厚さのｐ型コンタクト層が設けられており、図５に示すＡＦＭ微分像は、ｐ型コンタクト層の表面モフォロジーである。
図５（ａ）、（ｂ）および（ｃ）に示される試料におけるｐ型窒化物半導体層の成長温度はそれぞれ、７９０℃、８９０℃、１０２５℃である。試料はすべて非極性面であるｍ面を成長面（主面）とするＧａＮ自立基板上に、ｎ型窒化物半導体層、ｐ型窒化物半導体層、ｐ型コンタクト層をこの順に堆積している。ただし、ｐ型コンタクト層においては、ｐ型ドーパントであるＭｇの濃度がｐ型窒化物半導体層の他の領域よりも高くなるだけで、ｐ型コンタクト層と、ｐ型窒化物半導体層のうちｐ型コンタクト層以外の領域との間に層としての明確な区別はない。ｎ型窒化物半導体層は１０７０℃の温度で成長させ、その後、基板をそれぞれの設定温度まで下げ、十分な待機時間を設けた後に、ｐ型窒化物半導体層の成長を開始している。図５（ａ）、（ｂ）および（ｃ）の試料のすべてにおいて、ｐ型窒化物半導体層の堆積開始直後のみＳｉを同量添加しているが、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で確認したところ、Ｓｉが添加されたのはｐ型窒化物半導体層のはじめの３０ｎｍの厚さの範囲だけであり、濃度は３０ｎｍの厚さの領域内において等しく３．０×１０17ｃｍ-3であった。
図５（ａ）、（ｂ）では形状に差異が見られるものの、表面に凸部が形成されているのが確認できる。図５（ａ）、（ｂ）および不図示のＡＦＭ像から計測した凸部は、典型的に１．０×１０5ｃｍ-2以上１．０×１０7ｃｍ-2以下の密度で存在しており、使用したＧａＮ自立基板に備わる転位密度と一致する結果であった。また、特許文献１には７００℃以上の温度でピラミッド状の凸部の自発的発生が抑えられると記載されているが、本実施形態によれば図５（ｂ）に示されるように８９０℃の高温成長であっても表面に凸部を意図的に形成することができる。しかし、図５（ｃ）に示されるように、Ｓｉを添加しても、１０２５℃の高温成長では表面に凸部を形成することはできなかった。したがって、本実施形態においては、例えば、ｐ型窒化物半導体層を１０２５℃を下回る温度で成長すればよい。
ところで図５（ａ）、（ｂ）および（ｃ）に示す試料のｐ型窒化物半導体層の抵抗率は、それぞれ、５．２Ωｃｍ、１．０Ωｃｍ、および０．９Ωｃｍであった。したがって本実施形態を用いれば、８９０℃付近を成長温度とすることで、ｐ型窒化物半導体層の抵抗率を１．０Ωｃｍ程度まで十分に低減しながら、転位とその周辺部分に選択的に凸部を形成することができる。本発明者の検討では、Ｓｉの添加濃度を１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下とし、ｐ型窒化物半導体層の成長温度を８５０℃以上とすると、凸部を十分に形成することができ、かつ抵抗率を２．０Ωｃｍ以下に抑えることができる。尚、ｐ型窒化物半導体層の抵抗率が２．０Ωｃｍ以下の良好な値を示す成長温度では、典型的には、図５（ｂ）に示されるようなピラミッド状の凸部が見られる。
図５（ａ）もしくは（ｂ）に示される一つ一つの凸部においては、凸部の中心をねらって実施したＴＥＭ分析から、貫通転位やらせん転位などの転位が略中心に配置されていることが分かった。本発明者が作製した試料について、凸部の中心をねらって実施したＴＥＭ分析の一例を図１０に示した。図１０に示したものをはじめとするＴＥＭ分析では、転位が厳密に凸部の中心の位置に一致するかどうかの判断は解像度の問題で困難であった。しかし転位が凸部の中心近傍にあることは間違いないといえる。
図１０（ｂ）に示すように、転位が凸部の表面（ｐ型窒化物半導体層における成長面）に露出する際に空孔の形成を伴う場合があり、その場合には、凸部のうち転位（空孔）の縁に位置する部分の高さは、その凸部内において極大の高さを有する。言い換えれば、その凸部において転位（空孔）の縁に位置する部分（転位の近傍）は、その周辺領域よりも高い位置に配置されている。その凸部において、中心からの距離が大きくなるに従って高さが減少していく。
図５（ａ）では、凸部の中心から離れるにしたがって段階的に高さが低減し、図５（ｂ）では、略連続的に高さが低減した。しかしいずれにおいても、非発光中心が多く存在する転位とその周辺部分（凸部の略中心）でｐ型コンタクト層の厚さが極大となるため、電流注入を起こりにくくする効果を発揮できる。
上述したようにｐ型コンタクト層の厚さが６０ｎｍを上回ると抵抗率が増大する。このため、転位とその周辺部分だけｐ型コンタクト層の厚さが６０ｎｍを上回るように凸部を形成できれば、転位とその周辺部分だけ電流が注入されにくい電流不均一注入に至る。本発明者が検討したところ、ｐ型窒化物半導体層の堆積開始の際に添加するＳｉ濃度を１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下の範囲になるように調整し、なおかつｐ型コンタクト層のＭｇ濃度を５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下の範囲になるように調整したとき、ｐ型窒化物半導体層のうちｐ型コンタクト層以外の部分をおよそ１００〜２００ｎｍの厚さで堆積し、その直上にｐ型コンタクト層をおよそ３０〜４０ｎｍの厚さで堆積すると、ｐ型コンタクト層の凸部の高さ（表面凹凸の高低差）は典型的に３０〜５０ｎｍ程度であることが分かった。したがって凸部の略中心にある転位とその周辺部分（凸部の略中心）のｐ型コンタクト層の厚さを典型的に６０ｎｍ以上とすることができ、非発光中心が多く存在する箇所への注入電流を低減し、発光効率の低下を抑制することができる。
凸部の高さ（表面凹凸の高低差）は、ＡＦＭやレーザ顕微鏡などで測定することが可能である。ここでは、凸部の高さを、凸部の中心と、凸部の麓において表面が（ｐ型窒化物半導体層の成長面から）傾斜しはじめた位置との高さの差で表わしている。図５（ｂ）中の点線で示された部分にある凸部を拡大したものを図６に示す。図６にある３つの点Ｐａ、Ｐｂのうち、中央の点Ｐａは凸部の中心部であり、両脇の２つの点Ｐｂは表面が傾斜しはじめた麓の位置である。凸部の高さは、中央の点Ｐａにおける高さと、両脇の２つの点Ｐｂのうちのいずれかの位置の高さの差である。
凸部の高さは、ｐ型窒化物半導体層の成長条件や堆積する厚さによって変化する。特にｐ型ドーパント濃度の影響は大きく、ｐ型窒化物半導体層に含まれるＭｇの濃度が３．０×１０18ｃｍ-3以上３．０×１０19ｃｍ-3以下の範囲であるときは凸部は形成できるものの、ｐ型窒化物半導体層を１００〜２００ｎｍの厚さで堆積する間に、例えば１０〜２０ｎｍ程度の高低差が生じるに留まる。これに対してＭｇの濃度が５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下の範囲にあるｐ型コンタクト層の場合は、３０〜４０ｎｍの厚さを堆積する間に、例えば２０〜３０ｎｍ程度の高低差が生じる。
ところで本実施形態においては、ｐ型コンタクト層を転位とその周辺部分のみ選択的に厚くし、局所的に注入電流を低減する。すなわち、本実施形態は、ＬＥＤに敢えて電流不均一注入を起こすことを意図したものである。したがって転位を略中心として凸部が発生する領域が広すぎると、ｐ型コンタクト層の厚さが大きい領域の方が多くなり、全体的に電流注入が起こりにくいＬＥＤとなって動作電圧が過剰に大きくなってしまう。このため、一つ一つの凸部が占める面積は小さい方が良い。本発明者の検討によれば、一つ一つの凸部の麓をたどって区切られる面積（すなわち、平面視における凸部の面積）が、５．０×１０-7ｃｍ2以上３．８×１０-6ｃｍ2以下の範囲であってもよい。一つ一つの凸部が占める面積が５．０×１０-7ｃｍ2以上であることにより、凸部が十分な高さを有するようになり、転位とその周辺部分への注入電流を低減する効果が十分に発揮される。また、一つ一つの凸部が占める面積が３．８×１０-6ｃｍ2以下であることにより、動作電圧の上昇が抑制される。
以上、図５に示される形状の凸部を例示して本実施形態の内容を説明した。しかし、本実施形態においては、基板から引き継がれる貫通転位やらせん転位などの転位の周辺部分において、ｐ型コンタクト層を意図的に局所的に厚くすればよく、そのためには、凸部そのものの形状は、図５、図６に示されるような形状でなくてもよい。したがって凸部は図５（ｂ）に見られるようなピラミッド型のヒロックである必要はなく、一つ一つの凸部の底面形状は略正方形、略長方形、略円、略楕円など、転位を略中心に持つものであれば何でもよい。なお、「略正方形」および「略長方形」は、例えば、正方形や長方形の角部が丸まったものや、各辺が直線ではなく曲線のものを含む。また、「略円」および「略楕円」は、形が歪んだものを含む。また、ｐ型ドーパントについてＭｇを例にして説明したが、ＢｅやＺｎなど、他のｐ型ドーパントを用いてもよい。
（実施形態1）
以下、図７及び図１１を参照しながら、本発明の実施の形態１にかかる窒化物半導体発光素子４０１（以下、単に発光素子４０１と呼ぶ）と、その製造方法を説明する。
図７は、実施形態１の発光素子４０１を示す断面図である。発光素子４０１は、結晶成長用の基板１０１と、基板１０１に支持されるｎ−ＧａＮ層（ｎ型窒化物半導体層）１０２と、ｐ型窒化物半導体層１００と、ｎ−ＧａＮ層１０２とｐ型窒化物半導体層１００との間に位置する多重量子井戸活性層１０５とを備えるように作製した。ｐ型窒化物半導体層１００の上にはｐ側電極１１０を設け、ｎ−ＧａＮ層１０２の上にはｎ側電極１０９を設けた。
基板１０１の成長面（主面）は非極性面もしくは半極性面であり、ｐ型窒化物半導体層１００の成長面も非極性面もしくは半極性面である。なお、基板１０１は、結晶成長後に除去されていてもよい。
ｐ型窒化物半導体層１００の成長面は、複数の転位と、複数の転位のそれぞれの位置に配置され、ｐ型窒化物半導体層１００の厚さが局所的に大きい複数の凸部とを有する。例えば、１つの凸部の略中心に、１つの転位が位置している。転位は、単独の転位から構成されているか、または複数の転位の集合体から構成されている。転位が複数の転位の集合体である場合、その転位の集合体は、ｐ型窒化物半導体層１００において転位が位置しない領域によって、他の転位とは分離されている。転位の集合体を構成するそれぞれの転位は、単独の転位が分岐したものであってもよい。転位は、ｐ型窒化物半導体層１００の成長面において、例えば点状、線状またはある程度の面積を有している。
各転位は、ｐ型窒化物半導体層１００の成長面に露出していてもよい。この場合、ｐ型窒化物半導体層１００の成長面において、各凸部は、転位を囲むように設けられている。
本実施形態において、「ｐ型窒化物半導体層１００」は、ｐ−ＡｌＧａＮ電子ブロック層１０６、ｐ−ＧａＮ層１０７、ｐ−ＧａＮコンタクト層１０８を有する。ｐ型窒化物半導体層１００は、多重量子井戸活性層１０５に近い側にＳｉドープ層１１１を有していても良い。Ｓｉドープ層１１１は、例えば、１０ｎｍ以上１００ｎｍ以下の厚さを有し、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下の濃度で前記Ｓｉを含有する。Ｓｉドープ層１１１がｐ−ＡｌＧａＮ電子ブロック層１０６よりも薄く、Ｓｉドープ層１１１の全部が、ｐ−ＡｌＧａＮ電子ブロック層１０６に含まれていてもよい。また、Ｓｉドープ層１１１とｐ−ＡｌＧａＮ電子ブロック層１０６の厚さが同じで、Ｓｉドープ層１１１とｐ−ＡｌＧａＮ電子ブロック層１０６が一致していてもよい。また、Ｓｉドープ層１１１がｐ−ＡｌＧａＮ電子ブロック層１０６よりも厚く、ｐ−ＡｌＧａＮ電子ブロック層１０６の全部がＳｉドープ層１１１に含まれていてもよい。
Ｓｉドープ層１１１の厚さを１０ｎｍ以上とすることにより、凸部を再現性よく形成することができる。また、Ｓｉドープ層１１１の厚さを１００ｎｍ以下とすることにより、ｎ型ドーパントであるＳｉを添加しても、ｐ型窒化物半導体層の電気特性を所望の値に制御することが容易となる。
基板１０１としては、非極性面もしくは半極性面を成長面（主面）とするＧａＮ系自立基板がを用いられが、これに限定されるものではない。表面に非極性面もしくは半極性面を主面とする窒化物半導体層が形成されたＳｉＣ基板またはサファイア基板であってもよい。ＬＥＤ構造における活性層とｐ型窒化物半導体層が、非極性面もしくは半極性面を成長面（主面）とする窒化物系半導体層であれば、本実施形態の効果を得ることができる。
多重量子井戸活性層１０５をはじめとする窒化物半導体の堆積は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で行った。まず基板１０１をバッファードフッ酸溶液（ＢＨＦ）で洗浄し、その後十分に水洗して乾燥した。基板１０１は洗浄後、なるべく空気に触れさせないようにして、ＭＯＣＶＤ装置の反応室に載置した。その後、窒素源であるアンモニア（ＮＨ3）のみを供給しながら基板をおよそ８５０℃まで加熱して基板表面にクリーニング処置を施した。
次にトリメチルガリウム（ＴＭＧ）とシラン（ＳｉＨ4）を供給し、基板を１１００℃程度に加熱してｎ−ＧａＮ層１０２を堆積した。シランはｎ型ドーパントであるＳｉを供給する原料ガスである。
次にＳｉＨ4の供給を止めて基板の温度を８００℃未満まで降温し、トリメチルインジウム（ＴＭＩ）の供給を開始し、ＩｎyＧａ1-yＮ（０≦ｙ＜１）障壁層１０３を堆積した。さらにＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層１０４を堆積した。ＩｎyＧａ1-yＮ（０≦ｙ＜１）障壁層１０３とＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層１０４は２周期以上で交互に堆積することで、発光部となる多重量子井戸活性層１０５を形成する。２周期以上とするのは、ＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層１０４の数が多い方が、大電流駆動時において井戸層内部のキャリア密度が過剰に大きくなることを防ぎ、また活性層をオーバーフローするキャリアの数を減らすことができるため、素子の特性が良好となるためである。ＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層１０４は、例えば、その厚さが６ｎｍ以上２０ｎｍ以下となるように成長時間を調整して堆積をおこなった。また、ＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層１０４を隔てるＩｎyＧａ1-yＮ（０≦ｙ＜１）障壁層１０３は、例えば、その厚さが６ｎｍ以上４０ｎｍ以下となるように成長時間を調整して堆積をおこなった。
この段階で結晶成長を停止し、反応室から取り出した試料の表面の光学顕微鏡像と、試料の断面模式図を図１１（ａ）に示す。図１１（ａ）で示す断面模式図の横幅のスケールはおよそ２０μｍであるが、結晶成長方向のスケールは誇張して描写している。表面には大型のピラミッド状のヒロックが形成されていたが、その発生密度は低く、基板１０１がもともと１．０×１０5ｃｍ-2以上１．０×１０7ｃｍ-2以下の密度で備えている貫通転位やらせん転位などの転位の密度とは合致しなかった。この段階では基板１０１にもともと備わる転位に個別に対応する凸部は発生していないことが分かった。
多重量子井戸活性層１０５の堆積後は、ＴＭＩの供給を停止し、キャリアガスには窒素に加えて、水素の供給を再開した。さらに成長温度を８００℃〜１０００℃に上昇させ、トリメチルアルミニウム（ＴＭＡ）と、ｐ型ドーパントであるＭｇの原料としてＣｐ2Ｍｇを供給し、ｐ−ＡｌＧａＮ電子ブロック層１０６を１０〜３０ｎｍの厚さで形成した。
このように、ＡｌＧａＮ電子ブロック層１０６などＡｌを含む層を、多重量子井戸活性層１０５に近い側から１００ｎｍ以下の範囲に形成してもよい。これにより、多重量子井戸活性層１０５をオーバーフローする電子を低減し、電子が多重量子井戸活性層１０５において、効率よく発光再結合を生じさせることができる。
ｐ−ＡｌＧａＮ電子ブロック層１０６を堆積する際には微量のＳｉＨ4を供給し、ｐ−ＡｌＧａＮ電子ブロック層１０６にＳｉを添加した。このとき、ｐ−ＡｌＧａＮ電子ブロック層１０６に存在するＳｉの濃度が１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下となるようにＳｉＨ4の供給量を調整した。Ｓｉを供給することにより、この上に堆積するｐ−ＧａＮ層１０７およびｐ−ＧａＮコンタクト層１０８の表面に凸部を形成することができる。
この段階で結晶成長を停止し、反応室から取り出した試料の表面の光学顕微鏡像と、試料の断面模式図を図１１（ｂ）に示す。図１１（ｂ）で示す断面模式図の横幅のスケールはおよそ２０μｍであるが、結晶成長方向のスケールは誇張して描写している。図１１（ｂ）に示す試料ではｐ−ＡｌＧａＮ電子ブロック層１０６をおよそ２０ｎｍの厚さとなるように堆積した。図１１（ｂ）では、図１１（ａ）で見られたような大型のピラミッド状のヒロックに加えて、表面に微細な凸部が形成され始めていることが分かった。１つの微細な凸部の高低差は１０ｎｍ以下のものが多く、この段階では高低差があまり大きくないものについては発生していることを判断することも難しいものがあることが分かった。
次にＴＭＡの供給を停止し、ｐ−ＧａＮ層１０７を形成した。さらにＣｐ2Ｍｇの供給流量を増大させ、ｐ−ＧａＮ層１０７の直上に、ｐ−ＧａＮコンタクト層１０８を堆積した。ｐ−ＧａＮ層１０７、ｐ−ＧａＮコンタクト層１０８を、それぞれ１００〜２００ｎｍ、３０〜４０ｎｍの厚さで堆積すると、ｐ−ＧａＮコンタクト層１０８の最表面に、典型的には３０ｎｍ以上５０ｎｍ以下の高さの凸部を形成することができる。
反応室から取り出した試料の表面の光学顕微鏡像と、試料の断面模式図を図１１（ｃ）に示す。図１１（ｃ）で示す断面模式図の横幅のスケールはおよそ２０μｍであるが、結晶成長方向のスケールは誇張して描写している。図１１（ｃ）に示す試料ではｐ−ＧａＮ層１０７をおよそ１００ｎｍの厚さとなるように堆積し、ｐ−ＧａＮコンタクト層１０８をおよそ３０ｎｍとなるように堆積した。すなわち図１１（ｃ）断面模式図中のｈ１の値は３０ｎｍである。
図１１（ｃ）からは表面に明確に凸部が形成されたことが分かる。観察された形状はおよそピラミッド型であった。底面は略長方形であり、長軸の長さは典型的に１０〜２０μｍで、短軸の長さは典型的に５〜１０μｍであった。形成された凸部の密度は基板１０１がもともと備えている貫通転位やらせん転位などの転位の密度である、１．０×１０5ｃｍ-2以上１．０×１０7ｃｍ-2以下と合致するものであった。凸部の頂点をねらって実施した断面ＴＥＭ観察結果の一例は図１０に示している。
各凸部の高低差（ｈ２−ｈ１）はばらつきがあるものの、典型的に３０ｎｍ以上５０ｎｍ以下の範囲にあった。したがって、ｐ−ＧａＮコンタクト層１０８の膜厚は、凸部から距離を置いた箇所では３０ｎｍ（ｈ１）であり、凸部の略中心では典型的に６０ｎｍ以上８０ｎｍ以下（ｈ２）であることが分かった。
反応室から取り出した基板はフォトリソグラフィー等の手段を用いてｐ−ＧａＮコンタクト層１０８、ｐ−ＧａＮ層１０７、ｐ−ＡｌＧａＮ電子ブロック層１０６、多重量子井戸活性層１０５における所定の領域だけをエッチング等の手法を用いて除去し、ｎ−ＧａＮ層１０２の一部を表出する。ｎ−ＧａＮ層１０２が表出した領域には、例えばＴｉ／Ａｌ等で構成されるｎ側電極１０９を形成する。またｐ側電極１１０は、貫通転位やらせん転位などの転位を略中心に持ち、高低差が典型的に３０ｎｍ以上５０ｎｍ以下である凸部が形成されたｐ−ＧａＮコンタクト層１０８の上に形成する。ｐ側電極１１０の表面にも、ｐ−ＧａＮコンタクト層１０８に見られるのと同等の表面モフォロジーが見られる。ｐ側電極１１０には、例えばＰｄ／Ｐｔなどの金属を使用する。
以上の過程によって、ｎ型、ｐ型それぞれのキャリアを注入することができるようになり、多重量子井戸活性層１０５において所望の波長で発光する発光素子を作製することができる。
転位とその周辺に形成された凸部のために、ｐ−ＧａＮコンタクト層１０８は局所的に厚くなっている（ｈ２―ｈ１＝３０ｎｍ以上５０ｎｍ以下）。凸部が設けられた部分は少なくとも６０ｎｍを上回る厚さであるため、その部分の抵抗率は増大する。したがって図１２に模式的に示すように、ｐ側電極１１０に面内均一な電圧が印加されたとしても、転位とその周辺部分のみ注入電流が低減する。このため、転位近傍の非発光中心に起因した発光効率の低下を抑制することができる。
尚、多重量子井戸活性層１０５とｐ−ＡｌＧａＮ電子ブロック層１０６との間に、厚さ１００ｎｍ以下のアンドープＧａＮスペーサ層を形成してもよい。
Ｓｉは、ｐ−ＡｌＧａＮ電子ブロック層１０６の全体に添加しなくてもよい。本実施形態のようにｐ−ＡｌＧａＮ電子ブロック層１０６の厚さが１０〜３０ｎｍである場合は、ｐ−ＡｌＧａＮ電子ブロック層１０６の、多重量子井戸活性層１０５の側に近い方の一部分にのみＳｉが添加されていても良い。例えば、３０ｎｍの厚さでｐ−ＡｌＧａＮ電子ブロック層１０６を堆積する場合、はじめの２０ｎｍにのみＳｉが添加され、残りの１０ｎｍにはＳｉが添加されなくてもよい。また、例えば同様に、３０ｎｍの厚さでｐ−ＡｌＧａＮ電子ブロック層１０６を堆積する場合、ｐ−ＡｌＧａＮ電子ブロック層１０６の全体にわたってＳｉを添加し、その後ｐ−ＧａＮ層１０７の一部にも継続してＳｉの添加をおこなってもよい。その場合、Ｓｉを添加する部分の厚さが３０ｎｍ以上１００ｎｍ以下となるように調整してもよい。なお、ｐ−ＡｌＧａＮ電子ブロック層１０６は必ずしも設けなくともよい。その場合、ｐ−ＧａＮ層１０７の堆積開始時に厚さが１０ｎｍ以上１００ｎｍ以下または３０ｎｍ以上１００ｎｍ以下となるように、Ｓｉ添加をおこなってもよい。また、ｐ−ＧａＮコンタクト層１０８の形成を開始する際に、Ｓｉを供給してもよい。また、多重量子井戸活性層１０５とｐ−ＧａＮ層１０７との間にオーバーフロー抑制層を形成してもよく、その場合には、オーバーフロー抑制層の成長を開始する際にＳｉを添加してもよい。
ｐ−ＧａＮコンタクト層１０８の膜厚（ｈ１）が３０ｎｍのとき、各凸部の典型的な高低差（ｈ２−ｈ１）が３０ｎｍ未満である場合は、各凸部の略中心におけるｐ−ＧａＮコンタクト層の膜厚は６０ｎｍ未満となり、局所的な抵抗率の増大効果が得られない。すなわち転位においても、その他の領域と同じように電流が注入されるために、転位近傍に多く存在する非発光中心を回避することができず、発光効率の低下をふせぐことができない。
図８（ａ）は、比較例としてｐ−ＡｌＧａＮ電子ブロック層１０６にＳｉを添加せずに作製した試料のＡＦＭ微分像（８０×８０μｍ）を示し、図８（ｂ）は、本実施形態によってｐ−ＡｌＧａＮ電子ブロック層１０６にＳｉを添加して作製した試料のＡＦＭ微分像（８０×８０μｍ）を示す。図７はそれぞれの試料に電流注入をおこなった際に、同じ電流を注入したときの光出力を比較したグラフである。
図８（ａ）、（ｂ）に示す試料は、ｐ−ＡｌＧａＮ電子ブロック層１０６、ｐ−ＧａＮ層１０７、ｐ−ＧａＮコンタクト層１０８を、それぞれ３０ｎｍ、１００ｎｍ、３０ｎｍのねらい膜厚で成長しており、成長温度はすべて８９０℃に設定して作製した。また、ｐ型ドーパントであるＭｇの濃度は、ｐ−ＡｌＧａＮ電子ブロック層１０６からｐ−ＧａＮ層１０７にかけては３．０×１０18ｃｍ-3以上３．０×１０19ｃｍ-3以下であり、ｐ−ＧａＮコンタクト層１０８においては５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下であった。ｐ−ＡｌＧａＮ電子ブロック層１０６にＳｉを添加した試料では、Ｓｉの濃度は１．５〜２．０×１０17ｃｍ-3であった。
図８（ａ）と図８（ｂ）とを比較すると、同じ成長条件であっても、ｐ−ＡｌＧａＮ電子ブロック層１０６にＳｉを添加しているかどうかで、表面の様子が大きく異なることが明確である。図８（ｂ）に見られるようにＳｉを添加する場合は、貫通転位やらせん転位などの転位を略中心にして凸部が形成されたが、Ｓｉを添加しない場合は図８（ａ）に見られるように明確な凸部は形成されなかった。また、図９に示されるように、Ｓｉを添加して意図的に凸部を形成した試料の方が、電流注入した際の光出力が約１０％向上する優位性が見られた。凸部が形成できたことで、図１２に模式的に示されるように、転位へ注入される電流を低減できることで、転位近傍に存在する非発光中心による効率の低下を抑制できたと考えられる。
本実施形態によると、ＧａＮ系自立基板にもともと備わる貫通転位やらせん転位などの転位がＬＥＤ構造にも引き継がれるために起こる発光効率の低下を、簡便な方法によって可能な限り抑制することができる。また、ヘテロエピタキシャル成長で基板界面から発生するミスフィット転位などの転位に対しても同様の効果を発揮することができる。したがってＧａＮ系自立基板やヘテロエピタキシャル成長基板にあらかじめ加工を施すなどして転位密度を低減する煩雑な作業をおこなうことなく、量子閉じ込めシュタルク効果の排除という非極性面や半極性面を成長面（主面）とするＬＥＤの特長を生かして、良好な発光効率を示すＬＥＤを作製することが可能になる。
（実施形態２）
以下、実施形態２について図１３を参照しながら説明する。
実施形態１に係る発光素子は、それ自体で光源装置として利用することができる。
また、上述した各実施形態及び変形例に係る発光素子のいずれかと、波長変換を行う蛍光材を含む封止樹脂等とを組み合わせてもよい。これにより、発光波長帯域を拡大させることができ、例えば白色光源装置として使用することができる。
図１３に白色光源装置の一例を示す。図１３に示すように、実施形態２に係る白色光源装置４００は、実施形態１に係る発光素子４０１と、該発光素子４０１から放射された光の波長を、より長波長に変換する蛍光材（例えば、Ｙｔｔｒｉｕｍ Ａｌｕｍｎｉｎｕｍ Ｇａｒｎｅｔ：ＹＡＧ）が分散された樹脂層４０２とを備えている。
発光素子４０１は、例えば、上面に配線パターンが形成されたパッケージ等の保持部材４０４の上に、その基板を上に向け且つ発光層を下に向ける、いわゆるジャンクションダウン法により固着されている。保持部材４０４の上には発光素子４０１を取り囲むように、例えば金属からなる反射部材４０３が配置されている。
樹脂層４０２は、保持部材４０４の上で且つ反射部材４０３の内側に発光素子４０１を覆うように形成されている。
以上のように、第３の実施形態によると、高効率な白色光源装置４００を得ることができる。
なお、実際の窒化物半導体層の「ｍ面」は、ｍ面に対して完全に平行な面である必要はなく、ｍ面から所定の角度で傾斜していてもよい。傾斜角度は、窒化物半導体層の主面の法線とｍ面（傾斜していない場合のｍ面）の法線とが形成する角度により規定される。実際の窒化物半導体層の主面は、ｍ面（傾斜していない場合のｍ面）から、ある結晶方位に基づく方向、例えばｃ軸やａ軸、〈１１−２２〉などの方向によって表されるベクトルの方向に向って傾斜していてもよい。例えば傾斜角度の絶対値は、ｃ軸方向において５°以下、または１°以下の範囲であればよい。また、ａ軸方向において５°以下、または１°以下の範囲であればよい。すなわち、本発明においては、「ｍ面」は、±５°の範囲内でｍ面（傾斜していない場合のｍ面）から所定の方向に傾斜している面を含む。このような傾斜角度の範囲内であれば、窒化物半導体層の成長面は全体的にｍ面から傾斜しているが、微視的には多数のｍ面領域が露出していると考えられる。これにより、ｍ面から絶対値で５°以下の角度で傾斜している面は、ｍ面と同様の性質を有すると考えられる。
また、ｒ面、−ｒ面、（２０−２１）、（２０−２−１）、（１０−１−３）及び（１１−２２）面等の半極性面、並びにａ面等の他の非極性面においても、５度以下の傾斜であれば、同様の性質を有すると考えられる。したがって、本発明において、ｒ面、−ｒ面、（２０−２１）、（２０−２−１）、（１０−１−３）、（１１−２２）およびａ面は、±５°の範囲内で、傾斜していない場合のこれらの面から所定の方向に傾斜している面を含む。
本発明の一態様にかかる窒化物半導体発光素子および光源は、例えば、発光装置に利用し得る。
１００ ｐ型ＧａＮ系半導体層
１０１ 基板
１０２ ｎ−ＧａＮ層
１０３ ＩｎyＧａ1-yＮ（０≦ｙ＜１）障壁層
１０４ ＩｎxＧａ1-xＮ（０≦ｙ＜ｘ＜１）井戸層
１０５ 多重量子井戸活性層
１０６ ｐ−ＡｌＧａＮ電子ブロック層
１０７ ｐ−ＧａＮ層
１０８ ｐ−ＧａＮコンタクト層
１０９ ｎ側電極
１１０ ｐ側電極
４０１ 発光素子
４０２ 樹脂層
４０３ 反射部材
４０４ 保持部材

Claims (11)

  1. 窒化物半導体発光素子であって、以下を具備する：
    ｎ側電極、
    ｐ側電極、
    前記ｎ側電極に電気的に接続されたｎ型窒化物半導体層、
    非極性面または半極性面の主面を有するｐ型窒化物半導体層、および
    前記ｎ型窒化物半導体層および前記ｐ型窒化物半導体層の間に位置する活性層、ここで、
    前記ｐ型窒化物半導体層は、３０ナノメートル以上５０ナノメートル以下の高さを有する突起を含み、
    前記突起は、マグネシウムだけではなくシリコンをも含有するｐ型窒化物半導体から形成され、
    前記ｐ型窒化物半導体は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有し、
    前記突起は、前記活性層から前記ｐ側電極に向けて突出しており、
    前記窒化物半導体発光素子の平面視において、前記ｐ側電極は、前記突起に重なり、
    前記突起は、転位を含み、
    前記突起の周囲には、前記ｐ型窒化物半導体から形成されている平坦面が形成されており、
    前記突起は、前記平坦面よりも高い転位密度を有している。
  2. 請求項１に記載の窒化物半導体発光素子であって、
    前記突起は、５．０×１０-7ｃｍ2以上３．８×１０-6ｃｍ2以下の表面積を有する。
  3. 請求項１に記載の窒化物半導体発光素子であって、
    前記転位密度は、１．０×１０5ｃｍ-2以上１．０×１０7ｃｍ-2以下である。
  4. 請求項１に記載の窒化物半導体発光素子であって、
    前記ｐ型窒化物半導体は、５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下のマグネシウム濃度を有する。
  5. 請求項１に記載の窒化物半導体発光素子であって、
    前記突起の断面形状は、正方形、長方形、円または楕円である。
  6. 請求項１に記載の窒化物半導体発光素子であって、
    さらにｐ型窒化物半導体積層構造を具備し、
    前記ｐ型窒化物半導体積層構造は、
    ｐ型窒化物半導体電子ブロック層、および
    ｐ型窒化物半導体コンタクト層
    を具備し、
    前記ｐ型窒化物半導体電子ブロック層は、前記活性層および前記ｐ型窒化物半導体コンタクト層の間に挟まれ、
    前記ｐ型窒化物半導体コンタクト層は、前記ｐ側電極および前記ｐ型窒化物半導体電子ブロック層の間に挟まれ、
    前記ｐ型窒化物半導体電子ブロック層は、前記ｐ型窒化物半導体層である。
  7. 請求項６に記載の窒化物半導体発光素子であって、
    前記ｐ型窒化物半導体電子ブロック層および前記ｐ型窒化物半導体コンタクト層の間に、他のｐ型窒化物半導体層が挟まれている。
  8. 請求項６に記載の窒化物半導体発光素子であって、
    前記ｐ型コンタクト層は、５．０×１０19ｃｍ-3以上５．０×１０20ｃｍ-3以下のマグネシウム濃度を有し、かつ
    前記ｐ型コンタクト層は、２６ナノメートル以上６０ナノメートル以下の厚みを有する。
  9. 請求項１に記載の窒化物半導体発光素子であって、
    前記ｐ型窒化物半導体層は、前記活性層に近い側にＳｉドープ層を有し、
    前記Ｓｉドープ層は、１０ｎｍ以上１００ｎｍ以下の厚さを有し、
    前記Ｓｉドープ層は、１．０×１０17ｃｍ-3以上６．０×１０17ｃｍ-3以下のシリコン濃度を有する。
  10. 請求項９に記載の窒化物半導体発光素子であって、
    前記ｐ型窒化物半導体層は、前記活性層に近い側から１００ｎｍ以下の範囲において、Ａｌを含む。
  11. 光源であって、以下を具備する：
    請求項１に記載の窒化物半導体発光素子、および
    前記窒化物半導体発光素子から放射された光の波長を変換する蛍光物質を含む波長変換部。
JP2013526247A 2012-02-28 2013-02-27 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源 Expired - Fee Related JP5437538B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013526247A JP5437538B1 (ja) 2012-02-28 2013-02-27 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012041414 2012-02-28
JP2012041414 2012-02-28
JP2013526247A JP5437538B1 (ja) 2012-02-28 2013-02-27 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
PCT/JP2013/001159 WO2013128913A1 (ja) 2012-02-28 2013-02-27 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源

Publications (2)

Publication Number Publication Date
JP5437538B1 true JP5437538B1 (ja) 2014-03-12
JPWO2013128913A1 JPWO2013128913A1 (ja) 2015-07-30

Family

ID=49082125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013526247A Expired - Fee Related JP5437538B1 (ja) 2012-02-28 2013-02-27 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源

Country Status (4)

Country Link
US (1) US9147804B2 (ja)
JP (1) JP5437538B1 (ja)
CN (1) CN103430334A (ja)
WO (1) WO2013128913A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016105098A1 (en) * 2014-12-22 2016-06-30 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160068B1 (ko) * 2013-05-22 2020-09-25 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
US10804423B2 (en) * 2013-09-03 2020-10-13 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
US9647168B2 (en) 2013-09-03 2017-05-09 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
US10903391B2 (en) 2013-09-03 2021-01-26 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
WO2015034865A1 (en) * 2013-09-03 2015-03-12 Sensor Electronic Technology, Inc. Optoelectronic device with modulation doping
DE102015113670A1 (de) * 2014-08-19 2016-02-25 Seoul Viosys Co., Ltd Leuchtvorrichtung und Verfahren zu deren Herstellung
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6908422B2 (ja) * 2016-04-20 2021-07-28 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US10290771B2 (en) * 2016-04-20 2019-05-14 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting device and method for manufacture the same
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
JP7200068B2 (ja) * 2019-08-22 2023-01-06 豊田合成株式会社 発光素子およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693963A (en) 1994-09-19 1997-12-02 Kabushiki Kaisha Toshiba Compound semiconductor device with nitride
JP4199599B2 (ja) 2003-06-03 2008-12-17 住友化学株式会社 ３−５族化合物半導体の製造方法
JP2005085932A (ja) 2003-09-08 2005-03-31 Toyoda Gosei Co Ltd 発光ダイオード及びその製造方法
JP2005251922A (ja) * 2004-03-03 2005-09-15 Nagoya Kogyo Univ 半導体発光素子
JP2007095745A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007095744A (ja) 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US8089074B2 (en) * 2005-09-30 2012-01-03 Seoul Opto Device Co., Ltd. Light emitting device having vertically stacked light emitting diodes
JP2007266401A (ja) 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd 窒化物半導体発光素子及びその製造方法
JP2008034754A (ja) * 2006-07-31 2008-02-14 Dowa Holdings Co Ltd 発光素子
JP2008182069A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体発光素子
KR100916489B1 (ko) * 2007-07-27 2009-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5082672B2 (ja) 2007-08-20 2012-11-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
KR101521259B1 (ko) 2008-12-23 2015-05-18 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法
JP4375497B1 (ja) 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP2010219376A (ja) 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
JP2011211050A (ja) 2010-03-30 2011-10-20 Kyocera Corp 発光素子
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016105098A1 (en) * 2014-12-22 2016-06-30 Seoul Viosys Co., Ltd. Light emitting device and method of fabricating the same

Also Published As

Publication number Publication date
US20140014997A1 (en) 2014-01-16
CN103430334A (zh) 2013-12-04
WO2013128913A1 (ja) 2013-09-06
US9147804B2 (en) 2015-09-29
JPWO2013128913A1 (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP5437538B1 (ja) 窒化物半導体発光素子およびその窒化物半導体発光素子を備えた光源
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
US9054269B2 (en) Semiconductor light-emitting device
US8492186B2 (en) Method for producing group III nitride semiconductor layer, group III nitride semiconductor light-emitting device, and lamp
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
WO2011083551A1 (ja) 窒化物系半導体発光素子およびその製造方法
JP4510931B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
US20120145991A1 (en) High-quality non-polar/semi-polar semiconductor element on tilt substrate and fabrication method thereof
US8598599B2 (en) Group III nitride semiconductor light-emitting device
US20130234110A1 (en) Gallium nitride based compound semiconductor light-emitting element and method for fabricating the same
JP5232338B2 (ja) 窒化物系半導体素子およびその製造方法
JP2008118049A (ja) ＧａＮ系半導体発光素子
JP4647723B2 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
US8994031B2 (en) Gallium nitride compound semiconductor light emitting element and light source provided with said light emitting element
JP4900336B2 (ja) Ｉｉｉ族窒化物発光素子を製造する方法、及びｉｉｉ族窒化物発光素子
KR20090070980A (ko) 질화물 반도체 발광 소자 및 그 제조 방법
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP4106906B2 (ja) 半導体レーザー素子及び半導体レーザー素子の製造方法
JPWO2019097963A1 (ja) Ｉｉｉ族窒化物半導体
JP2003124510A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees