JP5377440B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP5377440B2
JP5377440B2 JP2010178531A JP2010178531A JP5377440B2 JP 5377440 B2 JP5377440 B2 JP 5377440B2 JP 2010178531 A JP2010178531 A JP 2010178531A JP 2010178531 A JP2010178531 A JP 2010178531A JP 5377440 B2 JP5377440 B2 JP 5377440B2
Authority
JP
Japan
Prior art keywords
light emitting
substrate
layer
emitting element
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010178531A
Other languages
English (en)
Other versions
JP2012038957A (ja
Inventor
高洋 佐藤
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010178531A priority Critical patent/JP5377440B2/ja
Priority to US13/037,740 priority patent/US8921870B2/en
Publication of JP2012038957A publication Critical patent/JP2012038957A/ja
Application granted granted Critical
Publication of JP5377440B2 publication Critical patent/JP5377440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明の実施形態は、発光装置に関する。
ＬＥＤ（Light Emitting Diode）などの発光素子は、エネルギー効率が高いことから、省エネルギーなどの目的で発光装置に用いられている。特に、高効率で高光束の白色照明が注目されている。白色照明においては、例えば、青色ＬＥＤを用い、そこから発生した青色光を蛍光体によって他の波長に変換し白色を合成する。
青色ＬＥＤから放出された青色光は、ＬＥＤが実装される実装基板などの種々の部材に吸収され易い。青色光の波長に対して反射率が高い銀などを用いて青色光を反射させて外部に取り出す構成が考えられる。銀は、高価であると共に劣化し易く、銀を使用できる場所には、実用的に制限がある。
例えば、発光素子が実装されるサブマウントの反射率を、基板の配線部よりも高くする構成が知られている。しかしながら、大電力の半導体発光素子を複数備えた実用的な発光装置の具体的な構成は知られていない。
特開２００７−３２４２０４号公報
本発明の実施形態は、大電力の半導体発光素子を複数備えた光取り出し効率が高い実用的な発光装置を提供する。
本発明の実施形態によれば、ベース基板と、第１基板と、第２基板と、第１半導体発光素子と、第２半導体発光素子と、を備えた発光装置が提供される。前記第１基板は、前記ベース基板の主面上に設けられ、前記ベース基板の前記主面における光反射率よりも高い光反射率を有し、前記主面に対して平行な第１反射領域を有する。前記第２基板は、前記ベース基板の前記主面上において前記第１基板と並置され、前記ベース基板の前記主面における光反射率よりも高い光反射率を有し、前記主面に対して平行な第２反射領域を有する。前記第１半導体発光素子は、前記第１基板の前記ベース基板とは反対側において前記第１反射領域上に設けられ、第１発光層を含む第１積層構造体を含む。前記第２半導体発光素子は、前記第２基板の前記ベース基板とは反対側において前記第２反射領域上に設けられ、第２発光層を含む第２積層構造体を含む。前記第１半導体発光素子及び前記第２半導体発光素子には、それぞれ１ワット以上の電力が入力可能である。前記第１半導体発光素子の前記第１基板に対向する側の面の面積はＳ１（平方ミリメートル）であり、前記第１発光層と前記第１基板との間隔はｔ１（ミリメートル）である。前記第２半導体発光素子の前記第２基板に対向する側の面の面積はＳ２（平方ミリメートル）であり、前記第２発光層と前記第２基板との間隔はｔ２（ミリメートル）である。前記第１反射領域の面積Ｒ１（平方ミリメートル）は、（Ｓ１＋１００ｔ１２）≦Ｒ１≦（Ｓ１＋１００００ｔ１２）の関係を満たす。前記第２反射領域の面積Ｒ２（平方ミリメートル）は、（Ｓ２＋１００ｔ２２）≦Ｒ２≦（Ｓ２＋１００００ｔ２２）の関係を満たす。前記第１半導体発光素子と前記第２半導体発光素子との間の間隔Ｌ（ミリメートル）は、１００ｔ１≦Ｌ≦１００００ｔ１、及び、１００ｔ２≦Ｌ≦１００００ｔ２の関係を満たす。前記第１反射領域は、前記主面に対して平行な方向に沿って前記第１半導体発光素子の全周において前記第１半導体発光素子から突出した第１突出領域を有し、前記第１突出領域の突出方向に沿った幅は、前記全周において前記ｔ１の４倍以上である。前記第２反射領域は、前記主面に対して平行な方向に沿って前記第２半導体発光素子の全周において前記第２半導体発光素子から突出した第２突出領域を有し、前記第２突出領域の突出方向に沿った幅は、前記全周において前記ｔ２の４倍以上である。
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る発光装置を示す模式図である。 第１の実施形態に係る発光装置を示す模式的斜視図である。 図３（ａ）及び図３（ｂ）は、発光装置の特性のシミュレーション結果を示すグラフ図である。 図４（ａ）及び図４（ｂ）は、発光装置の特性のシミュレーション結果を示すグラフ図である。 図５（ａ）〜図５（ｃ）は、第１の実施形態に係る発光装置を示す模式的断面図である。 図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の発光装置を示す模式的断面図である。 第２の実施形態に係る発光装置を示す模式的断面図である。 第３の実施形態に係る発光装置を示す模式的平面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（実施の形態）
図１（ａ）及び図１（ｂ）は、第１の実施形態に係る発光装置の構成を例示する模式図である。
すなわち、図１（ｂ）は模式的平面図であり、図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。
図２は、第１の実施形態に係る発光装置の構成を例示する模式的斜視図である。
図１（ａ）、図１（ｂ）及び図２に表したように、実施形態に係る発光装置１１０は、ベース基板１０と、第１基板２０ａと、第２基板２０ｂと、第１半導体発光素子３０ａと、第２半導体発光素子３０ｂ、とを備える。
ベース基板１０は、主面１１を有する。
第１基板２０ａは、ベース基板１０の主面１１上に設けられる。
第２基板２０ｂは、ベース基板１０の主面１１上において第１基板２０ａと並置される。
ここで、ベース基板１０から第１基板２０ａに向かう方向をＺ軸方向（第１方向）とする。Ｚ軸方向は、ベース基板１０から第２基板２０ｂに向かう方向でもある。
第１基板２０ａから第２基板２０ｂに向かう方向をＸ軸方向（第２方向）とする。Ｘ軸方向はＺ軸方向に対して垂直である。Ｚ軸方向に対して垂直でＸ軸方向に対して垂直な方向をＹ軸方向（第３方向）とする。
図１（ａ）、図１（ｂ）及び図２に表したように、発光装置１１０は、第１基板２０ａ、第２基板２０ｂ、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂの他に、第３基板２０ｊ、第４基板２０ｋ、第３半導体発光素子３０ｊ及び第４半導体発光素子３０ｋをさらに備えている。
本具体例では、第３基板２０ｊは第１基板２０ａとＹ軸方向に沿って並び、第４基板２０ｋは第２基板２０ｂとＹ軸方向に沿って並ぶ。但し、並ぶ方向は任意である。また、第３半導体発光素子３０ｊは第１半導体発光素子３０ａとＹ軸方向に沿って並び、第４半導体発光素子３０ｋは第２半導体発光素子３０ｂとＹ軸方向に沿って並ぶ。ただし、並ぶ方向は任意である。また、発光装置１１０は、上記の他に、他の基板及び他の半導体発光素子をさらに備えても良い。そして、これらの他の基板及び他の半導体発光素子の並ぶ方向も任意である。
第１基板２０ａと第２基板２０ｂとは、複数の基板２０のうちの２つである。例えば、第１基板２０ａと第２基板２０ｂとは、複数の基板２０のうちで互いに最も近接する２つの基板２０とすることができる。第１半導体発光素子３０ａと第２半導体発光素子３０ｂとは、複数の半導体発光素子３０のうちの２つである。例えば、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとは、複数の半導体発光素子３０のうちで互いに最も近接する２つの半導体発光素子３０とすることができる。
以下では、第１基板２０ａ、第２基板２０ｂ、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂに関して説明する。
第１基板２０ａは、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する第１反射領域２５ａを有する。ここで、光反射率は、第１半導体発光素子３０ａが放出する光（発光光）に対する反射率である。
第２基板２０ｂは、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する第２反射領域２５ｂを有する。ここで、光反射率は、第２半導体発光素子３０ｂが放出する光（発光光）に対する反射率である。
第１半導体発光素子３０ａは、第１基板２０ａのベース基板１０とは反対側において第１反射領域２５ａ上に設けられる。第１半導体発光素子３０ａは、第１発光層３３ａを含む第１積層構造体３７ａを含む。
第２半導体発光素子３０ｂは、第２基板２０ｂのベース基板１０とは反対側において第２反射領域２５ｂ上に設けられる。第２半導体発光素子３０ｂは、第２発光層３３ｂを含む第２積層構造体３７ｂを含む。
本具体例では、第１基板２０ａは、第１基体２２ａと、第１基体２２ａの第１半導体発光素子３０ａの側に設けられた第１高反射層２１ａと、を含む。第１高反射層２１ａは、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する。第１高反射層２１ａは、第１反射領域２５ａとなる。
本具体例では、第２基板２０ｂは、第２基体２２ｂと、第２基体２２ｂの第２半導体発光素子３０ｂの側に設けられた第２高反射層２１ｂと、を含む。第２高反射層２１ｂは、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する。第２高反射層２１ｂは、第２反射領域２５ｂとなる。
第１高反射層２１ａ及び第２高反射層２１ｂには、例えば、銀及びアルミニウムの少なくともいずれかを用いることができる。
第１基体２２ａ及び第２基体２２ｂには、任意の材料を用いることができる。
第１高反射層２１ａの端面の位置と第１基体２２ａの端面の位置とは、Ｘ−Ｙ平面内で互いに一致することができる。
第２高反射層２１ｂの端面の位置と第２基体２２ｂの端面の位置とは、Ｘ−Ｙ平面内で互いに一致することができる。
ただし、実施形態はこれに限らず、第１高反射層２１ａの端面が第１基体２２ａの端面から後退していても良い。第２高反射層２１ｂの端面が第２基体２２ｂの端面から後退していても良い。
以下では、第１高反射層２１ａの端面の位置が第１基体２２ａの端面の位置とＸ−Ｙ平面内で互いに一致し、第２高反射層２１ｂの端面の位置が第２基体２２ｂの端面の位置とＸ−Ｙ平面内で互いに一致する場合として説明する。本具体例では、第１基板２０ａの第１半導体発光素子３０ａの側の全面が第１反射領域２５ａとなっており、第２基板２０ｂの第２半導体発光素子３０ｂの側の全面が第２反射領域２５ｂとなっている。
第１半導体発光素子３０ａは、例えばＬＥＤである。第１積層構造体３７ａは、第１ｐ形半導体層３２ａと、第１ｎ形半導体層３１ａと、をさらに含む。第１ｐ形半導体層３２ａは、第１発光層３３ａの第１基板２０ａとは反対の側に設けられる。第１ｎ形半導体層３１ａは、第１発光層３３ａと第１基板２０ａとの間に設けられる。第１半導体発光素子３０ａは、第１素子基板３６ａをさらに備える。第１素子基板３６ａは、第１ｎ形半導体層３１ａと第１基板２０ａとの間に設けられ、第１発光層３３ａから放出される光に対して透過性を有する。
第２半導体発光素子３０ｂも、例えばＬＥＤである。第２積層構造体３７ｂは、第２ｐ形半導体層３２ｂと、第２ｎ形半導体層３１ｂと、をさらに含む。第２ｐ形半導体層３２ｂは、第２発光層３３ｂの第２基板２０ｂとは反対の側に設けられる。第２ｎ形半導体層３１ｂは、第２発光層３３ｂと第２基板２０ｂとの間に設けられる。第２半導体発光素子３０ｂは、第２素子基板３６ｂをさらに備える。第２素子基板３６ｂは、第２ｎ形半導体層３１ｂと第２基板２０ｂとの間に設けられ、第２発光層３３ｂから放出される光に対して透過性を有する。
第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂは、例えば窒化物半導体を用いた発光素子である。第１素子基板３６ａは、例えば、第１ｎ形半導体層３１ａ、第１発光層３３ａ及び第１ｐ形半導体層３２ａを結晶成長させるときに用いられる基板である。第２素子基板３６ｂは、例えば、第２ｎ形半導体層３１ｂ、第２発光層３３ｂ及び第２ｐ形半導体層３２ｂを結晶成長させるときに用いられる基板である。
第１積層構造体３７ａにおいては、第１ｐ形半導体層３２ａの側の面において、第１ｎ形半導体層３１ａの一部と、第１ｐ形半導体層３２ａと、第１発光層３３ａと、の一部が除去されている。第１積層構造体３７ａにおいては、第１ｐ形半導体層３２ａの側の面において、第１ｎ形半導体層３１ａの一部が露出している。
第１半導体発光素子３０ａは、第１ｐ側素子電極３５ａと、第１ｎ側素子電極３４ａと、をさらに含む。第１ｐ側素子電極３５ａは、第１積層構造体３７ａの第１ｐ形半導体層３２ａの側の面において第１ｐ形半導体層３２ａと接する。第１ｎ側素子電極３４ａは、第１積層構造体３７ａの第１ｐ形半導体層３２ａの側の面において第１ｎ形半導体層３１ａと接する。
第２積層構造体３７ｂにおいては、第２ｐ形半導体層３２ｂの側の面において、第２ｎ形半導体層３１ｂの一部と、第２ｐ形半導体層３２ｂと、第２発光層３３ｂと、の一部が除去されている。第２積層構造体３７ｂにおいては、第２ｐ形半導体層３２ｂの側の面において、第２ｎ形半導体層３１ｂの一部が露出している。
第２半導体発光素子３０ｂは、第２ｐ側素子電極３５ｂと、第２ｎ側素子電極３４ｂと、をさらに含む。第２ｐ側素子電極３５ｂは、第２積層構造体３７ｂの第２ｐ形半導体層３２ｂの側の面において第２ｐ形半導体層３２ｂと接する。第２ｎ側素子電極３４ｂは、第２積層構造体３７ｂの第２ｐ形半導体層３２ｂの側の面において第２ｎ形半導体層３１ｂと接する。
発光装置１１０は、ベース基板１０の主面１１上に設けられた第１ｐ側ベース電極１３ａと、第１ｎ側ベース電極１２ａと、をさらに備える。第１ｐ側ベース電極１３ａは第１ｐ側素子電極３５ａと電気的に接続され、第１ｎ側ベース電極１２ａは第１ｎ側素子電極３４ａと電気的に接続されている。すなわち、発光装置１１０は、第１ｐ側ベース電極１３ａと第１ｐ側素子電極３５ａとを接続する第１ｐ側配線１５ａと、第１ｎ側ベース電極１２ａと第１ｎ側素子電極３４ａとを接続する第１ｎ側配線１４ａと、をさらに備える。
発光装置１１０は、ベース基板１０の主面１１上に設けられた第２ｐ側ベース電極１３ｂと、第２ｎ側ベース電極１２ｂと、をさらに備える。第２ｐ側ベース電極１３ｂは第２ｐ側素子電極３５ｂと電気的に接続され、第２ｎ側ベース電極１２ｂは第２ｎ側素子電極３４ｂと電気的に接続されている。すなわち、発光装置１１０は、第２ｐ側ベース電極１３ｂと第２ｐ側素子電極３５ｂとを接続する第２ｐ側配線１５ｂと、第２ｎ側ベース電極１２ｂと第２ｎ側素子電極３４ｂとを接続する第２ｎ側配線１４ｂと、をさらに備える。
第１ｐ側ベース電極１３ａ、第１ｐ側配線１５ａ、第１ｐ側素子電極３５ａ及び第１ｐ形半導体層３２ａ、並びに、第１ｎ側ベース電極１２ａ、第１ｎ側配線１４ａ、第１ｎ側素子電極３４ａ及び第１ｎ形半導体層３１ａを介して、第１発光層３３ａに電流が供給され、第１発光層３３ａから発光光が放出される。
同様に第２発光層３３ｂから発光光が放出される。
第１発光層３３ａから放出された発光光のうちの一部は、上方（第１ｐ形半導体層３２ａの方向）に向かって進行し、外部に取り出される。第１発光層３３ａから放出された発光光のうちの別の一部は、下方（第１ｎ形半導体層３１ａの方向）に向かって進行し、第１反射領域２５ａで反射し、進行方向が上方に変更され、外部に取り出される。
第１発光層３３ａから放出された発光光のうちの一部は、Ｘ−Ｙ平面に対して斜め方向に進行する。斜め方向に進行する光のうちの一部は、第１反射領域２５ａで反射し、上方に進行し、外部に取り出される。斜め方向に進行する光のうちの別の一部は、第１反射領域２５ａに入射せず、ベース基板１０に入射する。このとき、ベース基板１０の主面１１の光反射率は、第１反射領域２５ａよりも低い。従って、ベース基板１０に入射した光においては、第１反射領域２５ａに入射した光よりもその多くが吸収される。
同様に、第２発光層３３ｂから放出された発光光のうちの一部は、上方または下方に向かって進行し、第２反射領域２５ｂで反射し外部に取り出される。そして、第２発光層３３ｂから放出された発光光のうちの一部は、第２反射領域２５ｂに入射せず、ベース基板１０に入射し、吸収される。
ベース基板１０の主面１１の反射率を高めることで、光取り出し効率は向上する。しかしながら、ベース基板１０には、種々の電極や配線や電気素子等の電気部材が設けられるため、反射率の向上には限界がある。例えば、ベース基板１０の主面１１を高反射率の銀層などで覆うことは、コスト及び銀の信頼性の観点から実用的には採用し難い。
発光光の取り出し効率を高める観点においては、第１反射領域２５ａ及び第２反射領域２５ｂが大きい程有利になる。しかし、発光装置１１０の外形からの制約と、ベース基板１０に設けられる電気部材のために確保される面積からの制約と、のため、第１反射領域２５ａの面積及び第２反射領域２５ｂの面積は所定の大きさ以下に設定される。
さらに、半導体発光素子３０において動作時に発生する熱を効率良く放熱するために、複数の半導体発光素子３０どうしの間隔は一定以上に設定される。
上記のように、発光装置１１０においては、発光装置１１０の外形からの制約、ベース基板１０に設けられる電気部材からの制約、反射領域の面積からの制約、半導体発光素子３０どうしの間隔からの制約、及び、発光装置１１０の信頼性からの制約、及び、コストからの制約などを含めた実用上の種々の制約が存在する。
本実施形態においては、上記のような種々の制約を勘案した上で、大電力の半導体発光素子を複数備えた、光取り出し効率が高い、実用的な発光装置を提供する。
すなわち、実施形態に係る発光装置１１０においては、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂには、それぞれ１ワット以上の電力が入力可能である。
第１半導体発光素子３０ａの第１基板２０ａに対向する側の面の面積を面積Ｓ１（平方ミリメートル：ｍｍ２）とする。第１発光層３３ａと第１基板２０ａとの間隔（すなわち、第１基板２０ａから第１発光層３３ａまでの高さ）を高さｔ１（ミリメートル：ｍｍ）とする。
このとき、第１反射領域２５ａの面積Ｒ１（ｍｍ２）は、

（Ｓ１＋１００ｔ１２）≦Ｒ１≦（Ｓ１＋１００００ｔ１２） …（第１式）

で表される第１式の関係を満たす。
第２半導体発光素子３０ｂの第２基板２０ｂに対向する側の面の面積を面積Ｓ２（ｍｍ２）とする。第２発光層３３ｂと第２基板２０ｂとの間隔（すなわち、第２基板２０ｂから第２発光層３３ｂまでの高さ）を高さｔ２（ｍｍ）とする。
このとき、第２反射領域２５ｂの面積Ｒ２（ｍｍ２）は、

（Ｓ２＋１００ｔ２２）≦Ｒ２≦（Ｓ２＋１００００ｔ２２） …（第２式）

で表される第２式の関係を満たす。
第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌ（ｍｍ）は、

１００ｔ１≦Ｌ≦１００００ｔ１ …（第３式）
１００ｔ２≦Ｌ≦１００００ｔ２ …（第４式）

で表される第３式及び第４式の関係を満たす。
すなわち、複数の半導体発光素子３０の複数の基板２０に対向する側の面の面積のそれぞれを面積Ｓとし、半導体発光素子３０の発光層と基板２０との間隔のそれぞれをｔとしたとき、基板の反射領域の面積Ｒは、（Ｓ＋１００ｔ２）≦Ｒ≦（Ｓ＋１００００ｔ２）の関係を満たし、半導体発光素子３０どうしの間の間隔Ｌは、１００ｔ≦Ｌ≦１００００ｔの関係を満たす。
これにより、大電力の半導体発光素子を複数備えた、光取り出し効率が高い、実用的な発光装置が提供される。
すなわち、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌが、１００ｔ１以上であり、１００ｔ２以上であることで、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとにそれぞれ１ワット以上の電力が入力されても、放熱性が維持でき、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとにおける高効率の発光が得られる。
一方、間隔Ｌが、１００００ｔ１よりも大きく、１００００ｔ２よりも大きい場合には、発光装置１１０のサイズが目的とするサイズよりも大きくなる。または、発光装置１１０のサイズが一定の場合においては、発光装置１１０に設けられる半導体発光素子３０の数が小さくなり、発光装置１１０において目的とする明るさが得られない。
従って、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌが、上記の第３式及び第４式の関係を満たすことで、１ワット以上の電力に対応する放熱性と、発光装置１１０のサイズの仕様と、目的とする明るさを満たす半導体発光素子の個数と、が満足される。
一方、第１反射領域２５ａの面積Ｒ１が上記の第１式の関係を満たし、第２反射領域２５ｂの面積Ｒ２が上記の第２式の関係を満たすことで、第１反射領域２５ａ及び第２反射領域２５ｂを必要以上に大きくすることなく、高い光取り出し効率が得られる。
すなわち、第１反射領域２５ａの面積Ｒ１が（Ｓ１＋１００ｔ１２）以上であることで、第１半導体発光素子３０ａから放出された発光光を高効率で取り出すことができる。そして、面積Ｒ１を（Ｓ１＋１００００ｔ１２）以下に設定することで、必要以上に第１反射領域２５ａが大きくなることがない。すなわち、ベース基板１０の主面１１に設けられる電気部材のための面積を確保することができる。さらに、例えば、第１反射領域２５ａとして用いられる銀などによる第１高反射層２１ａの面積を、高い光取り出し効率が得られる最小にでき、コストが有利である。すなわち、実用的な種々の制約を満足した上で光取り出し効率を最高にできる。
同様に、第２反射領域２５ｂの面積Ｒ２が（Ｓ２＋１００ｔ２２）以上であることで、第２半導体発光素子３０ｂから放出された発光光を高効率で取り出すことができる。そして、面積Ｒ２を（Ｓ２＋１００００ｔ２２）以下に設定することで、必要以上に第２反射領域２５ｂが大きくなることがない。これにより、実用的な種々の制約を満足した上で光取り出し効率を最高にできる。
第３式及び第４式は、以下に説明する検討により導出されている。
発明者は、基板２０の反射領域のサイズと、半導体発光素子３０のサイズと、をパラメータにし、半導体発光素子３０から横方向（Ｚ軸方向に対して傾斜した方向）に放出される発光光が反射領域に入射される状態をシミュレーションした。以下では、このシミュレーションに関して、第１基板２０ａの第１反射領域２５ａと、第１半導体発光素子３０ａと、を例にして説明する。
本シミュレーションにおいては、簡単のために、第１反射領域２５ａの外形（Ｚ軸方向に沿ってみたときの外形）は正方形とした。そして、第１半導体発光素子３０ａの外形（Ｚ軸方向から見たときの外形）も正方形とした。
第１反射領域２５ａのＸ軸方向に沿った幅を反射領域幅ｗ１とする。第１反射領域２５ａのＹ軸方向に沿った幅ｗ５は、反射領域幅ｗ１と同じである。
第１半導体発光素子３０ａのＸ軸方向に沿った幅を半導体発光素子幅ｗ２とする。第１半導体発光素子３０ａのＹ軸方向に沿った幅ｗ６は、半導体発光素子幅ｗ２と同じである。
第１半導体発光素子３０ａは、第１反射領域２５ａの中心に配置されるものとする。すなわち、第１反射領域２５ａの第１半導体発光素子３０ａからＸ軸方向に沿って突出する部分の幅ｗ３及び幅ｗ４は互いに同じとする。すなわち、ｗ３＝ｗ４＝（ｗ１−ｗ２）／２である。そして、第１反射領域２５ａの第１半導体発光素子３０ａからＹ軸方向に沿って突出する部分の幅ｗ７及び幅ｗ８は互いに同じとする。すなわち、ｗ７＝ｗ８＝（ｗ５−ｗ６）／２である。
そして、第１発光層３３ａの側面から等方的に発光光が放出されるものとした。
第１反射領域２５ａの反射領域幅ｗ１と、第１半導体発光素子３０ａの半導体発光素子幅ｗ２と、第１半導体発光素子３０ａの第１発光層３３ａの高さｔ１を変えて、第１発光層３３ａから放出された発光光の全体に対して、第１反射領域２５ａに入射する光の割合である反射領域への入射率Ｒｒ（％）を求めた。反射領域への入射率Ｒｒが高いと、光取り出し効率が高くなる。
図３（ａ）及び図３（ｂ）は、発光装置の特性のシミュレーション結果を示すグラフ図である。
すなわち、図３（ａ）は、第１半導体発光素子３０ａの半導体発光素子幅ｗ２が０．６ｍｍで、高さｔ１を０．１ｍｍ、０．１５ｍｍ、０．２ｍｍ、及び、０．３ｍｍと変えたときの、反射領域への入射率Ｒｒのシミュレーション結果を示している。 図３（ｂ）は、半導体発光素子幅ｗ２を０．３５ｍｍ、０．６ｍｍ及び１ｍｍと変え、高さｔ１を０．２ｍｍ及び０．３ｍｍと変えたときの反射領域への入射率Ｒｒのシミュレーション結果を示している。
これらの図において、横軸は反射領域幅ｗ１であり、縦軸は反射領域への入射率Ｒｒである。
図３（ａ）に表したように、半導体発光素子幅ｗ２が一定のとき、反射領域幅ｗ１が大きくなると反射領域への入射率Ｒｒが高くなる。そして、反射領域への入射率Ｒｒは、高さｔ１が高い方が低い。反射領域幅ｗ１が６ｍｍ以上になると、反射領域への入射率Ｒｒは４５％を超える。
反射領域幅ｗ１が２ｍｍよりも小さいときは、反射領域への入射率Ｒｒは反射領域幅ｗ１に大きく依存する。反射領域幅ｗ１が２ｍｍ以上においては、反射領域への入射率Ｒｒの反射領域幅ｗ１への依存性は低くなる。反射領域幅ｗ１が２ｍｍ以上においては、反射領域への入射率Ｒｒは、反射領域幅ｗ１への依存性よりも、高さｔ１への依存性が高くなる。
反射領域への入射率Ｒｒが４３％未満においては、反射領域幅ｗ１が減少すると反射領域への入射率Ｒｒは急激に低下する。このことから、反射領域への入射率Ｒｒが４３％よりも低くならないように設定される。すなわち、反射領域への入射率Ｒｒが４３％以上であることが許容範囲となる。そして、この許容範囲の中でさらに望ましい条件として、反射領域への入射率Ｒｒが４５％以上であることが設定される。反射領域への入射率Ｒｒが４５％以上になると、高い光取り出し効率が安定して得られる。このように、反射領域への入射率Ｒｒに関して２種類の基準（４３％以上及び４５％以上）を設ける。
図３（ａ）に表したように、反射領域への入射率Ｒｒが４５％以上になる反射領域幅ｗ１は、高さｔ１に依存する。例えば、反射領域への入射率Ｒｒが４５％以上になる反射領域幅ｗ１は、高さｔ１が０．１ｍｍのときは約２ｍｍであり、高さｔ１が０．１５ｍｍのときは約２．７ｍｍであり、高さｔ１が０．２ｍｍのときは約３．５ｍｍであり、高さｔ１が０．３ｍｍのときは約５．４ｍｍである。このように、反射領域への入射率Ｒｒを一定以上の値にする反射領域幅は、高さｔ１の値に依存する。
また、反射領域への入射率Ｒｒが４３％以上になる反射領域幅ｗ１は、高さｔ１が０．１ｍｍのときは約１．５ｍｍであり、高さｔ１が０．１５ｍｍのときは約１．９ｍｍであり、高さｔ１が０．２ｍｍのときは約２．２ｍｍであり、高さｔ１が０．３ｍｍのときは約３．１ｍｍである。
図３（ｂ）に表したように、半導体発光素子幅ｗ２を０．３５ｍｍ、０．６ｍｍ及び１ｍｍと変え、高さｔ１を０．２ｍｍ及び０．３ｍｍと変えたときも、反射領域への入射率Ｒｒを一定以上の値にする反射領域幅は、高さｔ１の値に依存する。
図４（ａ）及び図４（ｂ）は、発光装置の特性のシミュレーション結果を示すグラフ図である。
図４（ａ）は、反射領域への入射率Ｒｒが４３％以上になる第１反射領域２５ａの面積Ｒ１（４３％）と高さｔ１との関係、及び、４５％以上になるときの第１反射領域２５ａの面積Ｒ１（４５％）と高さｔ１との関係を示している。図４（ａ）は、図３（ａ）に例示した結果から導出されたものである。また、図４（ａ）には、反射領域への入射率Ｒｒが所望の値になるときの第１反射領域２５ａの面積Ｒ１が、（Ｓ１＋α×ｔ１２）で表されるものと仮定し、係数αを１００、２００、３００及び４００と変えたときの特性を破線で示している。
図４（ａ）に表したように、反射領域への入射率Ｒｒが４５％以上になる第１反射領域２５ａの面積Ｒ１（４５％）と高さｔ１との関係は、上記の係数αが約３００のとき、すなわち、Ｒ１≧Ｓ１＋３００×ｔ１２の関係のときであることが分かる。
また、反射領域への入射率Ｒｒが４３％以上になる第１反射領域２５ａの面積Ｒ１（４３％）と高さｔ１との関係は、上記の係数αが約１００のとき、すなわち、Ｒ１≧Ｓ１＋１００×ｔ１２の関係のときであることが分かる。
一方、図３（ａ）に例示したように、反射領域幅ｗ１がある程度大きくなると、反射領域幅ｗ１に対する反射領域への入射率Ｒｒの変化率は低下する。この領域においては、反射領域幅ｗ１を大きくしても、光取り出し効率の向上への寄与は小さい。
面積Ｒ１を（Ｓ１＋１００００ｔ１２）以下とすることで、第１反射領域２５ａが過度に大きくなることが抑制できる。さらに、実用的に十分な光取り出し効率が得られる場合には、面積Ｒ１は（Ｓ１＋１０００ｔ１２）以下でも良い。これにより、第１反射領域２５ａを高い光取り出し効率が得られる大きさで、実用的な小さい値にでき、発光装置１１０の小型化がし易く、また発光装置１１０の設計の自由度が拡大するのでより望ましい。
同様に、第２反射領域２５ｂの面積Ｒ２に関して、上記の第２式の関係を満たすことで、実用的な設計において高光取り出し効率が得られる。
図３（ｂ）に例示した、半導体発光素子幅ｗ２を０．３５ｍｍ、０．６ｍｍ及び１ｍｍと変え、高さｔ１を０．２ｍｍ及び０．３ｍｍと変えたときも、反射領域への入射率Ｒｒが４５％以上になるのは、ほぼＲ１≧Ｓ１＋３００×ｔ１２のときであり、反射領域への入射率Ｒｒが４３％以上になるのは、ほぼＲ１≧Ｓ１＋１００×ｔ１２の関係のときである。
同様に、第２反射領域２５ｂの面積Ｒ２に関して、上記の第２式の関係を満たすことで、実用的な設計において高光取り出し効率が得られる。
図４（ｂ）は、反射領域への入射率Ｒｒが４３％以上になる反射領域幅ｗ１（４３％）と高さｔ１との関係、及び、４５％以上になる反射領域幅ｗ１（４５％）と高さｔ１との関係を示している。図４（ｂ）は、図３（ａ）に例示した結果から導出されたものである。
図４（ｂ）に表したように、反射領域への入射率Ｒｒが４３％以上になる反射領域幅ｗ１（４３％）は、高さｔ１に対して線形の関係を有する。同様に、反射領域への入射率Ｒｒが４５％以上になる反射領域幅ｗ１（４５％）は、高さｔ１に対して線形の関係を有する。
ここで、反射領域への入射率Ｒｒが４３％以上になる反射領域幅ｗ１が、ｗ１＝ｗ２＋２×ｋ４３×ｔ１の関係を有するものと仮定する（ここでｋ４３は係数である）。すなわち、反射領域幅ｗ１＝ｗ２＋ｗ３＋ｗ４とし、ｗ３＝ｗ４＝ｋ４３×ｔ１とする。
図４（ｂ）から、係数ｋ４３は約４となる。すなわち、幅ｗ３及び幅ｗ４が高さｔ１の４倍以上であるときに、反射領域への入射率Ｒｒが４３％以上になる。
ここで、反射領域への入射率Ｒｒが４５％以上になる反射領域幅ｗ１が、ｗ１＝ｗ２＋２×ｋ４５×ｔ１の関係を有するものと仮定する（ここでｋ４５は係数である）。すなわち、反射領域幅ｗ１＝ｗ２＋ｗ３＋ｗ４とし、ｗ３＝ｗ４＝ｋ４５×ｔ１とする。
図４（ｂ）から、係数ｋ４５は約７となる。すなわち、幅ｗ３及び幅ｗ４が高さｔ１の７倍以上であるときに、反射領域への入射率Ｒｒが４５％以上になる。
このように、第１反射領域２５ａは主面１１に対して平行な方向に沿って第１半導体発光素子３０ａから突出した領域（第１突出領域２６ａ）を有しており、この第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の４倍以上である部分（幅ｗ３及び幅ｗ４の部分）を有することが望ましい。この第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の７倍以上である部分（幅ｗ３及び幅ｗ４の部分）を有することがさらに望ましい。
同様に、第２反射領域２５ｂは主面１１に対して平行な方向に沿って第２半導体発光素子３０ｂから突出した第２突出領域２６ｂを有する。この第２突出領域２６ｂは、突出方向に沿った幅が高さｔ２の４倍以上である部分を有することが望ましい。これにより、反射領域への入射率Ｒｒを４３％以上にすることができる。第２突出領域２６ｂは、突出方向に沿った幅が高さｔ２の７倍以上である部分を有することがさらに望ましい。これにより、反射領域への入射率Ｒｒを４５％以上にすることができる。
なお、上記のように、幅ｗ３及び幅ｗ４の少なくともいずれかが高さｔ１の４倍以上であれば、実用的な範囲で高い光取り出し効率（反射領域への入射率Ｒｒが４３％以上）が得られる。例えば、半導体発光素子３０が基板２０の反射領域の中心に配置されず、幅ｗ３と幅ｗ４とが互いに異なっている場合においては、幅ｗ３と幅ｗ４とのいずれかが高さｔ１の４倍以上であっても良い。
また、例えば、幅ｗ３と幅ｗ４とが互いに異なっている場合において、幅ｗ３と幅ｗ４とのいずれかが高さｔ１の７倍以上であることがさらに望ましい。
なお、上記の第１突出領域２６ａの幅の望ましい値は、図３（ｂ）に例示した、半導体発光素子幅ｗ２を０．３５ｍｍ、０．６ｍｍ及び１ｍｍと変え、高さｔ１を０．２ｍｍ及び０．３ｍｍで変えたときにも成立している。
このように、実施形態に係る発光装置１１０は、ベース基板１０と、ベース基板１０の主面１１上に設けられ、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する第１反射領域２５ａを有する第１基板２０ａと、ベース基板１０の主面１１上において第１基板２０ａと並置され、ベース基板１０の主面１１における光反射率よりも高い光反射率を有する第２反射領域２５ｂを有する第２基板２０ｂと、第１基板２０ａのベース基板１０とは反対側において第１反射領域２５ａ上に設けられ、第１発光層３３ａを含む第１積層構造体３７ａを含む第１半導体発光素子３０ａと、第２基板２０ｂのベース基板１０とは反対側において第２反射領域２５ｂ上に設けられ、第２発光層３３ｂを含む第２積層構造体３７ｂを含む第２半導体発光素子３０ｂと、を備える。
第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂには、それぞれ１ワット以上の電力が入力可能であり、第１発光層３３ａと第１基板２０ａとの間隔はｔ１（ｍｍ）であり、第２発光層３３ｂと第２基板２０ｂとの間隔はｔ２（ｍｍ）である。
第１反射領域２５ａは主面１１に対して平行な方向に沿って第１半導体発光素子３０ａから突出した第１突出領域２６ａを有し、第１突出領域２６ａは、突出方向に沿った幅（例えば幅ｗ３及び幅ｗ４の少なくともいずれか）が高さｔ１の４倍以上である部分を有する。
第２反射領域２５ｂは主面１１に対して平行な方向に沿って第２半導体発光素子３０ｂから突出した第２突出領域２６ｂを有し、第２突出領域２６ｂは、突出方向に沿った幅が高さｔ２の４倍以上である部分を有する。
そして、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌ（ｍｍ）は、１００ｔ１≦Ｌ≦１００００ｔ１、及び、１００ｔ２≦Ｌ≦１００００ｔ２の関係を満たす。
これにより、半導体発光素子３０から放出される発光光のうちの所望の割合（例えば４３％）の光を基板２０の反射領域内に入射させて高い光取り出し効率を得つつ、反射領域の面積を最小化できる。
第１反射領域２５ａの第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の７倍以上である部分を有することがさらに望ましい。第２反射領域２５ｂの第２突出領域２６ｂは、突出方向に沿った幅が高さｔ２の７倍以上である部分を有することがさらに望ましい。これにより、発光光のうちの所望の割合（例えば４５％）の光を基板２０の反射領域内に入射させて高い光取り出し効率を得つつ、反射領域の面積を最小化できる。
この構成により、大電力の半導体発光素子を複数備えた、光取り出し効率が高い、実用的な発光装置が提供できる。
本実施形態に係る発光装置１１０によれば、発光装置１１０の限られた空間の中で、半導体発光素子３０から放出された発光光のベース基板１０の主面１１での吸収による光損失を、複雑な構造を用いず、簡便に低減できる。
図５（ａ）〜図５（ｃ）は、第１の実施形態に係る発光装置の構成を例示する模式的断面図である。
図５（ａ）、図５（ｂ）及び図５（ｃ）は、本実施形態に係る発光装置１１１ａ、１１１ｂ及び１１１ｃの構成をそれぞれ例示している。これらの発光装置において、半導体発光素子幅ｗ２は一定とされており、高さｔ１が互いに異なる。なお、これらの図においては、第１基体２２ａは省略され、第１反射領域２５ａ（例えば第１高反射層２１ａ）が描かれている。
図５（ａ）及び図５（ｂ）に表したように、発光装置１１１ｂにおける高さｔ１は、発光装置１１１ａにおける高さｔ１よりも高い。発光装置１１１ｂにおける第１反射領域幅ｗ１は、発光装置１１１ａにおける第１反射領域幅ｗ１よりも広く設定されている。すなわち、発光装置１１１ｂにおける幅ｗ３及び幅ｗ４は、発光装置１１１ａにおける幅ｗ３及び幅ｗ４よりも広く設定されている。これにより、発光装置１１１ｂにおける発光光３３Ｌのうちの所望の割合（例えば４３％や４５％）の光を第１反射領域２５ａ内に入射させることができる。すなわち、高さｔ１が高い発光装置１１１ｂにおいても発光装置１１１ａと同等の高い光取り出し効率が得られる。
図５（ａ）及び図５（ｃ）に表したように、発光装置１１１ｃにおける高さｔ１は、発光装置１１１ａにおける高さｔ１よりも低い。発光装置１１１ｃにおける第１反射領域幅ｗ１は、発光装置１１１ａにおける第１反射領域幅ｗ１よりも狭く設定されている。すなわち、発光装置１１１ｃにおける幅ｗ３及び幅ｗ４は、発光装置１１１ａにおける幅ｗ３及び幅ｗ４よりも狭く設定されている。これにより、高さｔ１が低い発光装置１１１ｃにおいては、発光光３３Ｌのうちの所望の割合（例えば４３％や４５％）の光を第１反射領域２５ａ内に入射させつつ、第１反射領域２５ａの大きさを最小にできる。これにより、例えば発光装置１１１ｃの外形が小型化でき、また、第１反射領域２５ａのための材料が削減できる。
なお、第１反射領域２５ａの突出領域の幅（第１突出領域２６ａの幅ｗ３及びｗ４などに相当する）を、第１半導体発光素子３０ａにおける高さｔ１に関係なく、例えば半導体発光素子幅ｗ２などに基づいて設定する場合には、高さｔ１が高い場合には、発光光３３Ｌの一部が第１反射領域２５ａの範囲外に入射し光取り出し効率が低下するか、または、高さｔ１が低い場合には、必要以上に第１反射領域２５ａの面積を大きくすることによるロスが生じる。
これに対し、本実施形態においては、発光光３３Ｌのうちの所望の割合（例えば４３％や４５％）の光を第１反射領域２５ａ内に入射させて高い光取り出し効率を得つつ、第１反射領域２５ａの面積を最小化できる。
実施形態において、高さｔ１は、５０マイクロメートル（μｍ）以上５００μｍであることが望ましい。実施形態においては、第１反射領域２５ａの面積（及び突出部の幅ｗ３及びｗ４など）は、高さｔ１に依存して設定される。高さｔ１を５００μｍ以下にすることで、第１反射領域２５ａの面積Ｓ１（及び突出部の幅ｗ３及びｗ４など）が過度に大きくなることが抑制できる。また、高さｔ１を５０μｍ以上にすることで、第１半導体発光素子３０ａの機械的強度などが高くでき、実装がより実施し易くなる。同様に、高さｔ２は、５０μｍ以上５００μｍであることが望ましい。
また、第１半導体発光素子３０ａから放出される光の主波長は、５５０ナノメートル（ｎｍ）以下であることが望ましい。５５０ｎｍ以下のような短波長の光に対する反射率が高い材料は例えば銀及びアルミニウムなどであり、実用的に使用可能な材料に制約が多い。従って、５５０ｎｍ以下の光を放出する半導体発光素子を搭載する発光装置において、高い光取り出し効率を最小の反射領域の面積で実現する構成が重要となる。すなわち、実施形態の構成は、第１半導体発光素子３０ａから放出される光の主波長が５５０ｎｍ以下である発光装置に適用されることで、特に高い効果が発揮される。同様に、第２半導体発光素子３０ｂから放出される光の主波長は、５５０ｎｍ以下であることが望ましく、このときに、実施形態の構成が好適に適用される。
第１半導体発光素子３０ａから放出される光の主波長に対する第１反射領域２５ａの反射率は、８０％以上であることが望ましい。これにより、高い光取り出し効率が得られる。同様に、第２半導体発光素子３０ｂから放出される光の主波長に対する第２反射領域２５ｂの反射率は、８０％以上であることが望ましい。
第１反射領域２５ａ及び第２反射領域２５ｂの表面は、例えば銀層であることが望ましい。銀を用いることで、例えば９５％程度の反射率が得られる。さらに、増反射膜を付与すると９８％程度の反射率が得られる。一方、銀は高価であるとともに、大気中では劣化しやすく、発光装置１１０のベース基板１０などに多くを用いることは実用的に困難である。このとき、第１反射領域２５ａ及び第２反射領域２５ｂとして銀層を用い、実施形態の構成を採用することで、高い光取り出し効率を最小の反射領域の面積で実現することができる。
第１反射領域２５ａ及び第２反射領域２５ｂに例えば銀層を用い、第１反射領域２５ａ及び第２反射領域２５ｂの面積を適切に制御することで、これらの反射領域以外の例えばベース基板１０における光反射率に対する制約が解除される。これにより、ベース基板１０には、例えば汎用のプリント基板を用いることができる。そして、ベース基板１０の主面１１に設けられる、例えば、銅配線やコンデンサ等の電気部材の光吸収特性に対する制約が解除される。これにより、実用性の高い発光装置が提供できる。
基板２０のそれぞれには１つずつの半導体発光素子３０が搭載されることが望ましい。これにより、半導体発光素子３０のそれぞれにおける放熱性が向上し、高い発光効率を維持できる。すなわち、発光装置１１０は、第１反射領域２５ａ上には第１半導体発光素子３０ａ以外の半導体発光素子を備えず、第２反射領域２５ｂ上には第２半導体発光素子３０ｂ以外の半導体発光素子を備えないことが望ましい。
図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の発光装置の構成を例示する模式的断面図である。
図６（ａ）に表したように、本実施形態に係る別の発光装置１１２は、第１波長変換層５０ａをさらに備える。第１波長変換層５０ａは、第１半導体発光素子３０ａの第１基板２０ａとは反対の側の部分を有し、第１半導体発光素子３０ａから放出される第１光を吸収し、第１光の波長とは異なる波長の光を放出する。発光装置１１２は、第２波長変換層５０ｂをさらに備える。第２波長変換層５０ｂは、第２半導体発光素子３０ｂの第２基板２０ｂとは反対の側の部分を有し、第２半導体発光素子３０ｂから放出される第２光を吸収し、第２光の波長とは異なる波長の光を放出する。
本具体例では、第１波長変換層５０ａは、第１半導体発光素子３０ａ及び第１基板２０ａを覆い、第２波長変換層５０ｂは、第２半導体発光素子３０ｂ及び第２基板２０ｂを覆っている。
第１波長変換層５０ａ及び第２波長変換層５０ｂには、例えば蛍光体層が用いられる。第１波長変換層５０ａ及び第２波長変換層５０ｂは、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂから放出される、例えば、紫外、紫及び青の少なくともいずれかの光を吸収し、例えば、緑、黄及び赤の少なくともいずれかの光を放出する。これにより、例えば発光装置１１２から、白色光などの任意の色調の光を得ることができる。
第１波長変換層５０ａ及び第２波長変換層５０ｂの少なくともいずれかは、複数の積層された層を有することができ、複数の層において放出される光の波長を異ならせることができる。これにより、効率的な波長変換が可能になり、効率が向上できる。
図６（ｂ）に表したように、実施形態に係る発光装置１１３は、第１透光層６０ａをさらに備える。第１透光層６０ａは、第１波長変換層５０ａと第１半導体発光素子３０ａとの間に設けられ、第１半導体発光素子３０ａから放出される第１光に対して透過性を有する。発光装置１１３は、第２透光層６０ｂをさらに備える。第２透光層６０ｂは、第２波長変換層５０ｂと第２半導体発光素子３０ｂとの間に設けられ、第２半導体発光素子３０ｂから放出される第２光に対して透過性を有する。
第１透光層６０ａ及び第２透光層６０ｂを設けることで、第１波長変換層５０ａ及び第２波長変換層５０ｂにおける波長変換の際に発生する熱を第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂに伝わり難くすることができる。第１透光層６０ａ及び第２透光層６０ｂには、例えばシリコーン樹脂等の透明な樹脂の他、空気層などのガス層を用いることができる。
図６（ｃ）に表したように、実施形態に係る発光装置１１４においては、第１波長変換層５０ａと第２波長変換層５０ｂとが互いに連続している。そして、第１透光層６０ａと第２透光層６０ｂとが互いに連続している。このように、波長変換層及び透光層の少なくともいずれかは、複数の半導体発光素子において連続して設けられても良い。
（第２の実施の形態）
図７は、第２の実施形態に係る発光装置の構成を例示する模式的断面図である。
図７に表したように、本実施形態に係る発光装置１２０においては、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂの構成が、発光装置１１０の場合と異なる。
発光装置１２０においても、第１基板２０ａは、第１基体２２ａと、第１基体２２ａの第１半導体発光素子３０ａの側に設けられ、ベース基板１０の主面１１における光反射率よりも高い光反射率を有し、第１反射領域２５ａとなる第１高反射層２１ａと、を含む。そして、第２基板２０ｂは、第２基体２２ｂと、第２基体２２ｂの第２半導体発光素子３０ｂの側に設けられ、ベース基板１０の主面１１における光反射率よりも高い光反射率を有し、第２反射領域２５ｂとなる第２高反射層２１ｂと、を含む。
第１積層構造体３７ａは、第１発光層３３ａの第１基板２０ａとは反対の側に設けられた第１ｎ形半導体層３１ａと、第１発光層３３ａと第１基板２０ａとの間に設けられた第１ｐ形半導体層３２ａと、をさらに含む。第１半導体発光素子３０ａは、第１ｐ形半導体層３２ａと第１基板２０ａとの間において第１ｐ形半導体層３２ａと接する第１ｐ側素子電極３５ａと、第１ｎ形半導体層３１ａの第１基板２０ａとは反対の側において第１ｎ形半導体層３１ａと接する第１ｎ側素子電極３４ａと、をさらに含む。このように、本実施形態においては、第１半導体発光素子３０ａの積層方向の一方に第１ｐ側素子電極３５ａが設けられ、他方に第１ｎ側素子電極３４ａが設けられる。
そして、第１ｐ側素子電極３５ａは、第１高反射層２１ａと電気的に接続されている。すなわち、第１高反射層２１ａは、電極として機能する。そして、第１高反射層２１ａと第１ｐ側ベース電極１３ａとが、第１ｐ側配線１５ａによって電気的に接続されている。
同様に、第２積層構造体３７ｂは、第２発光層３３ｂの第２基板２０ｂとは反対の側に設けられた第２ｎ形半導体層３１ｂと、第２発光層３３ｂと第２基板２０ｂとの間に設けられた第２ｐ形半導体層３２ｂと、をさらに含む。第２半導体発光素子３０ｂは、第２ｐ形半導体層３２ｂと第２基板２０ｂとの間において第２ｐ形半導体層３２ｂと接する第２ｐ側素子電極３５ｂと、第２ｎ形半導体層３１ｂの第２基板２０ｂとは反対の側において第２ｎ形半導体層３１ｂと接する第２ｎ側素子電極３４ｂと、をさらに含む。そして、第２ｐ側素子電極３５ｂは、第２高反射層２１ｂと電気的に接続されている。第２高反射層２１ｂと第２ｐ側ベース電極１３ｂとが、第２ｐ側配線１５ｂによって電気的に接続されている。
このような構成を有する発光装置１２０においても、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂには、それぞれ１ワット以上の電力が入力可能である。
発光装置１２０においても、発光装置１１０と同様に、第１反射領域２５ａ及び第２反射領域２５ｂは、高さｔ１及び高さｔ２に基づいて設定される。すなわち、第１式及び第２式が満たされる。例えば、第１反射領域２５ａは主面１１に対して平行な方向に沿って第１半導体発光素子３０ａから突出した第１突出領域２６ａを有し、第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の４倍以上である部分を有することが望ましい。第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の７倍以上である部分を有することがさらに望ましい。第２反射領域２５ｂも同様である。そして、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌは、上記の第３式及び第４式の関係を満たす。
発光装置１２０によっても、大電力の半導体発光素子を複数備えた光取り出し効率が高い実用的な発光装置が提供できる。
発光装置１２０においては、第１ｐ形半導体層３２ａに接続された第１ｐ側素子電極３５ａが第１高反射層２１ａに接しているため、第１半導体発光素子３０ａにおいて発生した熱が第１高反射層２１ａを介して第１基板２０ａ及びベース基板１０に向けて伝達するため、放熱性を高めることができる。同様に、第２半導体発光素子３０ｂにおいて発生した熱が第２高反射層２１ｂを介して第２基板２０ｂ及びベース基板１０に向けて伝達するため、放熱性を高めることができる。これにより、より効率を向上できる。
（第３の実施の形態）
図８は、第３の実施形態に係る発光装置の構成を例示する模式的平面図である。
図８に表したように、本実施形態に係る発光装置１３０においては、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂの構成が、発光装置１１０の場合と異なる。発光装置１３０においては、素子電極が複数設けられている。
第１積層構造体３７ａは、第１発光層３３ａの第１基板２０ａとは反対の側に設けられた第１ｐ形半導体層３２ａと、第１発光層３３ａと第１基板２０ａとの間に設けられた第１ｎ形半導体層３１ａと、をさらに含む。第１半導体発光素子３０ａは、第１積層構造体３７ａの第１ｐ形半導体層３２ａの側の面において第１ｐ形半導体層３２ａと接する複数の第１ｐ側素子電極３５ａと、第１積層構造体３７ａの第１ｐ形半導体層３２ａの側の面において第１ｎ形半導体層３１ａと接する複数の第１ｎ側素子電極３４ａと、をさらに含む。
第２積層構造体３７ｂは、第２発光層３３ｂの第２基板２０ｂとは反対の側に設けられた第２ｐ形半導体層３２ｂと、第２発光層３３ｂと第２基板２０ｂとの間に設けられた第２ｎ形半導体層３１ｂと、をさらに含む。第２半導体発光素子３０ｂは、第２積層構造体３７ｂの第２ｐ形半導体層３２ｂの側の面において第２ｐ形半導体層３２ｂと接する複数の第２ｐ側素子電極３５ｂと、第２積層構造体３７ｂの第２ｐ形半導体層３２ｂの側の面において第２ｎ形半導体層３１ｂと接する複数の第２ｎ側素子電極３４ｂと、をさらに含む。
発光装置１３０においても、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂには、それぞれ１ワット以上の電力が入力可能である。
発光装置１３０においても、発光装置１１０と同様に、第１反射領域２５ａ及び第２反射領域２５ｂは、高さｔ１及び高さｔ２に基づいて設定される。すなわち、第１式及び第２式が満たされる。例えば、第１反射領域２５ａは主面１１に対して平行な方向に沿って第１半導体発光素子３０ａから突出した第１突出領域２６ａを有し、第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の４倍以上である部分を有することが望ましい。第１突出領域２６ａは、突出方向に沿った幅が高さｔ１の７倍以上である部分を有することがさらに望ましい。第２反射領域２５ｂも同様である。そして、第１半導体発光素子３０ａと第２半導体発光素子３０ｂとの間の間隔Ｌは、上記の第３式及び第４式の関係を満たす。
発光装置１２０によっても、大電力の半導体発光素子を複数備えた光取り出し効率が高い実用的な発光装置が提供できる。
発光装置１３０においては、複数のペアの素子電極（複数の第１ｐ側素子電極３５ａ、複数の第１ｎ側素子電極３４ａ、複数の第２ｐ側素子電極３５ｂ及び複数の第２ｎ側素子電極３４ｂ）が設けられることから、第１半導体発光素子３０ａ及び第２半導体発光素子３０ｂに特に大電力が入力可能になる。
実施形態によれば、大電力の半導体発光素子を複数備えた光取り出し効率が高い実用的な発光装置が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発光装置に含まれるベース基板、基板、基体、高反射層、半導体発光素子、素子電極、素子基板、電極、配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した発光装置を基にして、当業者が適宜設計変更して実施し得る全ての発光装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…ベース基板、 １１…主面、 １２ａ、１２ｂ…第１及び第２ｎ側ベース電極、 １３ａ、１３ｂ…第１及び第２ｐ側ベース電極、 １４ａ、１４ｂ…第１及び第２ｎ側配線、 １５ａ、１５ｂ…第１及び第２ｐ側配線、 ２０…基板、 ２０ａ…第１基板、 ２０ｂ…第２基板、 ２０ｊ…第３基板、 ２０ｋ…第４基板、 ２１ａ、２１ｂ…第１及び第２高反射層、 ２２ａ、２２ｂ…第１及び第２基体、 ２５ａ、２５ｂ…第１及び第２反射領域、 ２６ａ、２６ｂ…第１及び第２突出領域、 ３０…半導体発光素子、 ３０ａ…第１半導体発光素子、 ３０ｂ…第２半導体発光素子、 ３０ｊ…第３半導体発光素子、 ３０ｋ…第４半導体発光素子、 ３１ａ、３１ｂ…第１及び第２ｎ形半導体層、 ３２ａ、３２ｂ…第１及び第２ｐ形半導体層、 ３３Ｌ…発光層、 ３３ａ、３３ｂ…第１及び第２発光層、 ３４ａ、３４ｂ…第１及び第２ｎ側素子電極、 ３５ａ、３５ｂ…第１及び第２ｐ側素子電極、 ３６ａ、３６ｂ…第１及び第２素子基板、 ３７ａ、３７ｂ…第１及び第２積層構造体、 ５０ａ、５０ｂ…第１及び第２波長変換層、 ６０ａ、６０ｂ…第１及び第２透光層、 １１０、１１１ａ、１１１ｂ、１１１ｃ、１１２、１１３、１１４、１２０、１３０…発光装置、 Ｌ…間隔、 Ｓ１、Ｓ２…面積、 Ｒ１、Ｒ１（４３％）、Ｒ１（４５％）、Ｒ２…面積、 Ｒｒ…反射領域への入射率、 ｔ１、ｔ２…高さ、 ｗ１、ｗ１（４３％）、ｗ１（４５％）…反射領域幅、 ｗ２…半導体発光素子幅、 ｗ３〜ｗ８…幅

Claims (11)

  1. ベース基板と、
    前記ベース基板の主面上に設けられ、前記ベース基板の前記主面における光反射率よりも高い光反射率を有し、前記主面に対して平行な第１反射領域を有する第１基板と、
    前記ベース基板の前記主面上において前記第１基板と並置され、前記ベース基板の前記主面における光反射率よりも高い光反射率を有し、前記主面に対して平行な第２反射領域を有する第２基板と、
    前記第１基板の前記ベース基板とは反対側において前記第１反射領域上に設けられ、第１発光層を含む第１積層構造体を含む第１半導体発光素子と、
    前記第２基板の前記ベース基板とは反対側において前記第２反射領域上に設けられ、第２発光層を含む第２積層構造体を含む第２半導体発光素子と、
    を備え、
    前記第１半導体発光素子及び前記第２半導体発光素子には、それぞれ１ワット以上の電力が入力可能であり、
    前記第１半導体発光素子の前記第１基板に対向する側の面の面積はＳ１（平方ミリメートル）であり、前記第１発光層と前記第１基板との間隔はｔ１（ミリメートル）であり、
    前記第２半導体発光素子の前記第２基板に対向する側の面の面積はＳ２（平方ミリメートル）であり、前記第２発光層と前記第２基板との間隔はｔ２（ミリメートル）であり、
    前記第１反射領域の面積Ｒ１（平方ミリメートル）は、（Ｓ１＋１００ｔ１２）≦Ｒ１≦（Ｓ１＋１００００ｔ１２）の関係を満たし、
    前記第２反射領域の面積Ｒ２（平方ミリメートル）は、（Ｓ２＋１００ｔ２２）≦Ｒ２≦（Ｓ２＋１００００ｔ２２）の関係を満たし、
    前記第１半導体発光素子と前記第２半導体発光素子との間の間隔Ｌ（ミリメートル）は、１００ｔ１≦Ｌ≦１００００ｔ１、及び、１００ｔ２≦Ｌ≦１００００ｔ２の関係を満たし、
    前記第１反射領域は、前記主面に対して平行な方向に沿って前記第１半導体発光素子の全周において前記第１半導体発光素子から突出した第１突出領域を有し、前記第１突出領域の突出方向に沿った幅は、前記全周において前記ｔ１の４倍以上であり、
    前記第２反射領域は、前記主面に対して平行な方向に沿って前記第２半導体発光素子の全周において前記第２半導体発光素子から突出した第２突出領域を有し、前記第２突出領域の突出方向に沿った幅は、前記全周において前記ｔ２の４倍以上であることを特徴とする発光装置。
  2. 前記第１基板は、
    第１基体と、
    前記第１基体の前記第１半導体発光素子の側に設けられ前記ベース基板の前記主面における前記光反射率よりも高い光反射率を有し前記第１反射領域となる第１高反射層と、
    を含み、
    前記第２基板は、
    第２基体と、
    前記第２基体の前記第２半導体発光素子の側に設けられ前記ベース基板の前記主面における前記光反射率よりも高い光反射率を有し前記第２反射領域となる第２高反射層と、
    を含むことを特徴とする請求項１記載の発光装置。
  3. 前記ｔ１は、５０マイクロメートル以上５００マイクロメートル以下であり、
    前記ｔ２は、５０マイクロメートル以上５００マイクロメートル以下であることを特徴とする請求項１または２に記載の発光装置。
  4. 前記第１半導体発光素子から放出される光の主波長は、５５０ナノメートル以下であり、
    前記第２半導体発光素子から放出される光の主波長は、５５０ナノメートル以下であることを特徴とする請求項１〜３のいずれか１つに記載の発光装置。
  5. 前記第１半導体発光素子から放出される光の主波長に対する前記第１反射領域の反射率は、８０％以上であり、
    前記第２半導体発光素子から放出される光の主波長に対する前記第２反射領域の反射率は、８０％以上であることを特徴とする請求項１〜４のいずれか１つに記載の発光装置。
  6. 前記第１反射領域上には前記第１半導体発光素子以外の半導体発光素子を備えず、
    前記第２反射領域上には前記第２半導体発光素子以外の半導体発光素子を備えないことを特徴とする請求項１〜５のいずれか１つに記載の発光装置。
  7. 前記第１突出領域は、突出方向に沿った幅が、前記全周において前記ｔ１の７倍以上であり、
    前記第２突出領域は、突出方向に沿った幅が、前記全周において前記ｔ２の７倍以上であることを特徴とする請求項１〜６のいずれか１つに記載の発光装置。
  8. 前記第１積層構造体は、
    前記第１発光層の前記第１基板とは反対の側に設けられた第１ｐ形半導体層と、
    前記第１発光層と前記第１基板との間に設けられた第１ｎ形半導体層と、
    をさらに含み、
    前記第１半導体発光素子は、前記第１ｎ形半導体層と前記第１基板との間に設けられ、前記第１発光層から放出される光に対して透過性を有する第１素子基板、をさらに含み、
    前記第２積層構造体は、
    前記第２発光層の前記第２基板とは反対の側に設けられた第２ｐ形半導体層と、
    前記第２発光層と前記第２基板との間に設けられた第２ｎ形半導体層と、
    をさらに含み、
    前記第１半導体発光素子は、前記第２ｎ形半導体層と前記第２基板との間に設けられ、前記第２発光層から放出される光に対して透過性を有する第２素子基板、をさらに含むことを特徴とする請求項１〜７のいずれか１つに記載の発光装置。
  9. 前記第１半導体発光素子は、
    前記第１発光層と、
    前記第１発光層の前記第１基板とは反対の側に設けられた第１ｐ形半導体層と、
    前記第１発光層と前記第１基板との間に設けられた第１ｎ形半導体層と、
    を含む第１積層構造体と、
    前記第１積層構造体の前記第１ｐ形半導体層の側の面において前記第１ｐ形半導体層と接する複数の第１ｐ側素子電極と、
    前記第１積層構造体の前記第１ｐ形半導体層の側の面において前記第１ｎ形半導体層と接する複数の第１ｎ側素子電極と、
    をさらに含むことを特徴とする請求項１〜８のいずれか１つに記載の発光装置。
  10. 前記主面上に設けられた第１ｐ側ベース電極及び第１ｎ側ベース電極をさらに備え、
    前記第１積層構造体は、
    前記第１発光層の前記第１基板とは反対の側に設けられた第１ｐ形半導体層と、
    前記第１発光層と前記第１基板との間に設けられた第１ｎ形半導体層と、
    をさらに含み、
    前記第１半導体発光素子は、
    前記第１積層構造体の前記第１ｐ形半導体層の側の面において前記第１ｐ形半導体層と接する第１ｐ側素子電極と、
    前記第１積層構造体の前記第１ｐ形半導体層の側の面において前記第１ｎ形半導体層と接する第１ｎ側素子電極と、
    をさらに含み、
    前記第１ｐ側ベース電極は前記第１ｐ側素子電極と電気的に接続され、
    前記第１ｎ側ベース電極は前記第１ｎ側素子電極と電気的に接続されていることを特徴とする請求項１〜９のいずれか１つに記載の半導体発光素子。
  11. 前記第１基板は、第１基体と、前記第１基体の前記第１半導体発光素子の側に設けられ、前記ベース基板の前記主面における前記光反射率よりも高い光反射率を有し、前記第１反射領域となる第１高反射層と、を含み、
    前記第１積層構造体は、
    前記第１発光層の前記第１基板とは反対の側に設けられた第１ｎ形半導体層と、
    前記第１発光層と前記第１基板との間に設けられた第１ｐ形半導体層と、
    をさらに含み、
    前記第１半導体発光素子は、
    前記第１ｐ形半導体層と前記第１基板との間において前記第１ｐ形半導体層と接する第１ｐ側素子電極と、
    前記第１ｎ形半導体層の前記第１基板とは反対の側において前記第１ｎ形半導体層と接する第１ｎ側素子電極と、
    をさらに含み、
    前記第１ｐ側素子電極は、前記第１高反射層と電気的に接続されていることを特徴とする請求項１〜７のいずれか１つに記載の発光装置。
JP2010178531A 2010-08-09 2010-08-09 発光装置 Expired - Fee Related JP5377440B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010178531A JP5377440B2 (ja) 2010-08-09 2010-08-09 発光装置
US13/037,740 US8921870B2 (en) 2010-08-09 2011-03-01 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010178531A JP5377440B2 (ja) 2010-08-09 2010-08-09 発光装置

Publications (2)

Publication Number Publication Date
JP2012038957A JP2012038957A (ja) 2012-02-23
JP5377440B2 true JP5377440B2 (ja) 2013-12-25

Family

ID=45555473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010178531A Expired - Fee Related JP5377440B2 (ja) 2010-08-09 2010-08-09 発光装置

Country Status (2)

Country Link
US (1) US8921870B2 (ja)
JP (1) JP5377440B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042470A1 (en) * 2012-08-09 2014-02-13 Epistar Corporation Method of making light emitting device and light emitting device made thereof
JP2015092529A (ja) * 2013-10-01 2015-05-14 ソニー株式会社 発光装置、発光ユニット、表示装置、電子機器、および発光素子
JP6149727B2 (ja) 2013-12-28 2017-06-21 日亜化学工業株式会社 発光装置及びその製造方法
JP6827265B2 (ja) * 2015-01-05 2021-02-10 シチズン電子株式会社 Ｌｅｄ発光装置
CN104900638B (zh) * 2015-05-27 2017-10-24 深圳市华星光电技术有限公司 发光元件组装结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4811905B2 (ja) * 2005-02-25 2011-11-09 ローム株式会社 半導体発光装置
JP2006324134A (ja) * 2005-05-19 2006-11-30 Koha Co Ltd 面状発光装置
JP2007180234A (ja) * 2005-12-27 2007-07-12 Matsushita Electric Ind Co Ltd 発光光源及び照明器具
JP2007184319A (ja) * 2006-01-04 2007-07-19 Showa Denko Kk 半導体発光装置
US20090045423A1 (en) 2006-01-13 2009-02-19 Takashi Hashimoto Semiconductor light-emitting device
JP2007251142A (ja) * 2006-02-14 2007-09-27 Dowa Electronics Materials Co Ltd 半田層及びそれを用いた電子デバイス接合用基板並びにその製造方法
JP2007324204A (ja) 2006-05-30 2007-12-13 Toyoda Gosei Co Ltd 発光装置
JP4894354B2 (ja) * 2006-05-31 2012-03-14 豊田合成株式会社 発光装置
JP5196097B2 (ja) * 2006-08-29 2013-05-15 日亜化学工業株式会社 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置
JP5130730B2 (ja) * 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
JP2008192940A (ja) * 2007-02-07 2008-08-21 Yokogawa Electric Corp 発光装置
JP5536980B2 (ja) * 2007-11-27 2014-07-02 パナソニック株式会社 実装方法

Also Published As

Publication number Publication date
JP2012038957A (ja) 2012-02-23
US20120032196A1 (en) 2012-02-09
US8921870B2 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
JP3934590B2 (ja) 白色発光素子及びその製造方法
US9153749B2 (en) Light emitting device package and lighting device with the same
JP5634003B2 (ja) 発光装置
TWI381553B (zh) A light-emitting element and a light-emitting device using the same
JP5458044B2 (ja) 発光素子および発光素子の製造方法
JP5820217B2 (ja) 発光ダイオードパッケージを有するバックライトアセンブリ
KR100851183B1 (ko) 반도체 발광소자 패키지
KR100788265B1 (ko) 다수의 수직형 발광소자를 구비하는 발광 다이오드 패키지
KR20170142054A (ko) 전극 구조를 갖는 수직형 발광 다이오드 및 그것을 갖는 발광 다이오드 패키지
JP5377440B2 (ja) 発光装置
US20090315050A1 (en) Semiconductor light emitting device
JP5568476B2 (ja) オプトエレクトロニクス部品
JP2009252899A (ja) 発光装置及び発光装置の製造方法
JP6575507B2 (ja) 発光装置および集積型発光装置
JP6095479B2 (ja) Ｌｅｄモジュール
JP2013065773A (ja) 半導体発光素子
JP6076796B2 (ja) 半導体発光装置
US20070200119A1 (en) Flip-chip led package and led chip
US20100045154A1 (en) Light emitting device
WO2011126135A1 (ja) Ｌｅｄモジュール
KR102397909B1 (ko) 기판 및 이를 포함하는 광원 모듈
JP2013012789A (ja) 発光装置
KR102423236B1 (ko) 발광 소자 패키지
JP6249348B2 (ja) 発光装置
US20240162393A1 (en) Light source module

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

LAPS Cancellation because of no payment of annual fees