JP5370599B2 - 電子部品モジュールおよび電子部品素子 - Google Patents

電子部品モジュールおよび電子部品素子 Download PDF

Info

Publication number
JP5370599B2
JP5370599B2 JP2012554816A JP2012554816A JP5370599B2 JP 5370599 B2 JP5370599 B2 JP 5370599B2 JP 2012554816 A JP2012554816 A JP 2012554816A JP 2012554816 A JP2012554816 A JP 2012554816A JP 5370599 B2 JP5370599 B2 JP 5370599B2
Authority
JP
Japan
Prior art keywords
electronic component
electrode
substrate
solder
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012554816A
Other languages
English (en)
Other versions
JPWO2012102303A1 (ja
Inventor
匡晃 南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012554816A priority Critical patent/JP5370599B2/ja
Application granted granted Critical
Publication of JP5370599B2 publication Critical patent/JP5370599B2/ja
Publication of JPWO2012102303A1 publication Critical patent/JPWO2012102303A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板上に電子部品素子がフリップチップ実装された電子部品モジュールに関し、さらに詳しくは、基板と電子部品素子の接合構造に改良が加えられた電子部品モジュールに関する。
また、本発明は、上記電子部品モジュールに使用するのに適した電子部品素子に関する。
近年、電子機器の小型化、高機能化により、半導体などの電子部品素子の基板への高密度実装が要求されている。その要求に応える方法として、フリップチップ実装が広く用いられている。このフリップチップ実装は、一般的には、電子部品素子側にはんだバンプを設け、リフローにより電子部品素子を基板にはんだ接合し、さらに接合力強化のために、基板と電子部品素子の間に樹脂を充填するようにしている。
このように、基板に電子部品素子をフリップチップ実装した電子部品モジュールは、さらに、より大きな実装基板にリフローはんだにより実装されることが多い。しかしながら、電子部品モジュールを実装基板に実装する場合、リフロー加熱により、基板と電子部品素子を接合しているはんだが再溶融し、溶融したはんだが、電子部品素子と基板との接合面に沿って流出し、隣接した他のはんだバンプと電気的に短絡してしまう可能性があった。
これを防止した電子部品モジュールが、特許文献１（特開２００４−４７６３７号公報）に開示されている。
図８に、特許文献１に開示された電子部品モジュール（半導体パッケージ）４００を示す。
電子部品モジュール４００は、基板１０１を備える。基板１０１の主面上には、複数の基板電極１０２が形成されている。また、基板１０１の主面上には、基板電極１０２部分を除いて、はんだレジスト１０３が形成されている。
また、電子部品モジュール４００は、電子部品素子（半導体素子）１０４を備える。電子部品素子１０４の主面上には、複数のパッド電極１０５が形成されている。また、電子部品素子１０４の主面上には、パッド電極１０５部分を除いて、絶縁膜１０６が形成されている。そして、絶縁膜１０６には、パッド電極１０５を囲むように、突起状のはんだダム１０６ａが形成されている。はんだダム１０６ａは、電子部品モジュール４００を実装基板（図示せず）に実装するときに、溶融したはんだが流出するのを防止する機能をはたす。
そして、電子部品素子１０４は、パッド電極１０５上に設けられたはんだバンプ１０９を、基板１０１の基板電極１０２に接合することにより、基板１０１にフリップチップ実装されている。
さらに、電子部品モジュール４００は、基板１０１と電子部品素子１０４の接合強度を大きくするために、基板１０１と電子部品素子１０４との間に、樹脂１１０が充填されている。
特開２００４−４７６３７号公報
しかしながら、上述した従来の電子部品モジュール４００には、次のような問題があった。
すなわち、電子部品素子１０４の絶縁膜１０６に、はんだ流出防止のための突起状のはんだダム１０６ａを形成するためには、ある程度の大きな面積を必要とするため、近時の、小型化、高密度化が要求される電子部品モジュールにおいては、絶縁膜１０６上にはんだダム１０６ａを形成するための面積を確保することができないという問題があった。
また、一般的に、電子部品素子１０４に形成する絶縁膜１０６は、ＳｉＮなどで形成する場合が多いが、ＳｉＮなどからなる絶縁膜１０６およびはんだダム１０６ａは、はんだを弾く傾向があるため、溶融したはんだバンプ１０９のはんだが、絶縁膜１０６上に留まらず、はんだダム１０６ａを超えて流出しやすいという問題があった。そして、はんだダム１０６ａを超えて流出したはんだが、隣接するはんだバンプ１０９と電気的に短絡してしまう場合があるという問題があった。
そこで、本発明の目的は、狭ピッチにはんだバンプが形成されていたとしても、はんだの流出を防止することができる構造を備えた、電子部品モジュールを提供することである。
その手段として、本発明の電子部品モジュールは、複数の基板電極が形成された基板上に、複数のパッド電極を有する電子部品素子が前記基板電極と前記パッド電極とが対向するように配置され、基板電極とパッド電極とがはんだバンプを介して電気的に接続されてなる電子部品モジュールにおいて、パッド電極上に形成された柱状電極と、柱状電極の先端に形成されたはんだバンプと、柱状電極を囲むようにパッド電極上に形成された環状電極とを備えている、ものとした。かかる構造とすることにより、本発明の電子部品モジュールは、はんだの流出を確実に防止することができる。
なお、環状電極は、パッド電極の表面から突出するように形成されていることが好ましい。この場合には、はんだの流出を防止する機能が高くなる。
また、基板と電子部品素子の間に、樹脂を充填するようにしても良い。この場合には、基板と電子部品素子の接合強度をより大きくすることができる。
また、環状電極の高さが柱状電極の高さよりも高く、環状電極が基板電極に当接してしても良い。この場合には、環状電極によって柱状電極およびはんだバンプが完全に囲まれることになり、はんだの流出を完全に防止することができる。
また、基板電極に、別途、柱状電極および環状電極の少なくとも一方を設けるようにしても良い。この場合には、基板側においてはんだが流出する場合にも、はんだの流出を抑制することができる。
また、本発明の電子部品素子は、実装面を有する電子部品本体と、実装面上に形成された複数のパッド電極と、パッド電極上に形成された柱状電極と、柱状電極の先端に形成されたはんだバンプと、柱状電極を囲むようにパッド電極上に形成された環状電極とを備えた構造とした。かかる構造とすることにより、本発明の電子部品素子は、基板に上記はんだバンプを使ってフリップチップ実装して電子部品モジュールを製造し、その電子部品モジュールを実装基板に実装する場合に、リフロー加熱によりはんだが再溶融しても、溶融したはんだが流出するのを確実に防止することができる。
本発明の電子部品モジュールは、パッド電極上に金属製の環状電極を形成したものであるため、特許文献１に開示された従来技術のように、ＳｉＮなど、はんだを弾く性質をもった絶縁膜にはんだダムを形成したものに比べて、はんだ流出を防止する機能が大きく向上している。
また、本発明の電子部品モジュールは、はんだバンプが、パッド電極上に直接に設けられるのではなく、パッド電極上に形成された柱状電極上に設けられているため、各はんだバンプの配置位置をより正確に制御することができる。したがって、複数のはんだバンプを、狭いピッチで隣接して形成することができる。
さらに、本発明の電子部品モジュールは、はんだバンプが、パッド電極上に形成された柱状電極上に設けられており、はんだバンプとパッド電極との間に一定の距離が設けられている。そのため、万一、はんだスプラッシュが発生しても、溶融したはんだは、柱状電極の側面、パッド電極の表面、環状電極を経由しなければ、隣接するパッド電極やはんだバンプに到達することができない。このように、はんだの経由経路が長くなっていることによっても、はんだ流出を防止する機能が大きく向上している。
本発明の第１実施形態にかかる電子部品モジュール１００の要部を示す断面図である。 本発明の第１実施形態にかかる電子部品モジュール１００の要部を示す断面図であり、図１の矢印Ａ−Ａ部分を示す。 図３（ａ）〜（ｃ）は、本発明の第１実施形態にかかる電子部品モジュール１００の製造方法において適用する各工程を示す断面図である。 図４（ｄ）〜（ｆ）は、図３の続きであり、本発明の第１実施形態にかかる電子部品モジュール１００の製造方法において適用する各工程を示す断面図である。 図４（ｇ）〜（ｉ）は、図４の続きであり、本発明の第１実施形態にかかる電子部品モジュール１００の製造方法において適用する各工程を示す断面図である。 第２実施形態にかかる電子部品モジュール２００の要部を示す断面図である。 第３実施形態にかかる電子部品モジュール３００の要部を示す断面図である。 従来の電子部品モジュール４００を示す断面図である。
以下、本発明の実施形態について、図面を参照しながら説明する。
（第１実施形態）
図１および図２に、本発明の第１実施形態にかかる電子部品モジュール１００における基板と電子部品素子との接合状態を示す。ただし、図２は、図１の矢印Ａ−Ａ部分の断面を示している。
電子部品モジュール１００は、基板１を備える。基板１の材質には、たとえば、セラミックや樹脂などが用いられる。基板１の主面上には、複数の基板電極２が形成されている。基板電極２の材質には、たとえば、ＣｕやＡｇなどが用いられる。
また、電子部品モジュール１００は、電子部品素子４を備える。電子部品素子４としては、たとえば、半導体素子などが用いられ、一般的には矩形状のものが多い。電子部品素子４の主面上には、複数のパッド電極５が形成されている。パッド電極５の形状は問わないが、本実施形態では、電子部品素子４の形状に合わせて矩形状とした。パッド電極５の材質には、たとえば、Ａｌなどが用いられる。また、電子部品素子４の主面上には、パッド電極５部分に開口を設けて、絶縁膜６が形成されている。絶縁膜６の材質には、たとえば、ＳｉＮなどが用いられる。
そして、電子部品素子４のパッド電極５の中心部上には、柱状電極７が形成されている。本実施形態においては、柱状電極７の形状を円柱状とした。ただし、柱状電極７の形状はこれには限定されず、多角柱状、円錐台状、多角錐台状などであっても良い。柱状電極７の材質には、たとえば、Ｃｕが用いられる。ただし、Ｎｉ、Ｐｔ、Ｐｄなど、Ｃｕ以外の金属であっても良い。
また、電子部品素子４のパッド電極５上には、柱状電極７を囲むように、環状電極８が形成されている。本実施形態においては、環状電極８の平面形状を円環状とした。ただし、円環状には限られず、矩形環状であっても良い。環状電極８は、パッド電極の表面から突出している。環状電極８の材質には、たとえば、Ｃｕが用いられる。ただし、Ｎｉ、Ｐｔ、Ｐｄなど、Ｃｕ以外の金属であっても良い。
そして、柱状電極７上に、はんだバンプ９が設けられている。
電子部品素子４は、柱状電極７上に設けられたはんだバンプ９を、基板１の基板電極２に接合することにより、基板１にフリップチップ実装されている。
さらに、電子部品モジュール１００は、基板１と電子部品素子４の接合強度を大きくするために、基板１と電子部品素子４の間に、樹脂１０が充填されている。ただし、しかし、電子部品リペアによる基板再利用等を想定して、樹脂１０を充填しない場合もある。
以上の構造からなる、本発明の第１実施形態にかかる電子部品モジュール１００は、柱状電極７を囲む環状電極８がパッド電極５上に形成されているため、はんだスプラッシュ発生時に、溶融したはんだが隣接するはんだバンプ９に到達する経路が長くなっており、隣接するはんだバンプ９との短絡が抑制されている。さらに、柱状電極７および環状電極８が金属で形成されていることにより、従来のはんだを弾く作用のあるＳｉＮなどで形成した場合に比べて、はんだ流失を防止する効果が高まっている。
さらに、はんだバンプ９が、パッド電極５上に形成された柱状電極７上に設けられているため、各はんだバンプ９の配置位置が正確に制御されている。したがって、複数のはんだバンプ９を、狭いピッチで隣接して形成することができる。
なお、図示しないが、基板1は、配線用内層導体や容量形成用内層導体が形成された多層基板で構成され、その表面には、形成された外部端子が形成されている。電子部品素子４が実装されている基板電極２と外部端子電極の間はビアホール導体で接続されている。
また、基板１の電子部品素子４が実装されている基板電極２とは別の基板電極２にチップコンデンサなどが実装されていてもよい。また、基板１の内層導体にチップコンデンサなどが接続された状態で基板内に内蔵されていてもよい。
次に、図３（ａ）〜図５（ｉ）を参照して、電子部品モジュール１００の製造方法の一例について説明する。
まず、図３（ａ）に示すように、予めＡｌなどからなる複数のパッド電極５が形成された半導体素子などの電子部品素子４を用意する。
次に、図３（ｂ）に示すように、電子部品素子４上に、柱状電極７や環状電極８を形成の基礎となるシード層１１を、蒸着やスパッタリングにより形成する。シード層１１の材質には、たとえば、ＴｉやＣｕを用いる。そして、シード層１１を形成した後に、環状電極８を形成するためのレジスト１２を形成する。レジスト１２の材質には、たとえば、ＳｉＮ、ＳｉＯ2などが用いられる。レジスト１２は、まずシード層１１上の全面に塗布する。続いて、レジスト１２上に、環状電極１６を形成する部分を打ち抜きにしたマスク（図示せず）を覆せ、フォトリソグラフィの要領で、紫外線を照射して露光を行う。続いて、マスクを外し、現像液により現像処理を行う。現像処理により、レジスト１２には、露光された形、すなわち環状電極８の平面形状（たとえば円環状）をした開口が形成される。
次に、図３（ｃ）に示すように、めっき処理を施すことにより、レジスト１２の開口部に環状電極８を形成する。
次に、レジスト１２を剥離除去することにより、図４（ｄ）に示すように、パッド電極５上に、シード層１１を介して、環状電極８が完成する。
続いて、柱状電極７およびはんだバンプ９の形成を行う。
まず、図示しないが、環状電極８が形成されたシード層１１上に、再度、レジスト１３を塗布する。続いて、レジスト１３上に、柱状電極７を形成する部分を打ち抜きにしたマスクを覆せ、フォトリソグラフィの要領で、紫外線を照射して露光を行う。続いて、マスクを外し、現像液により現像処理を行う。現像処理により、図４（ｅ）に示すように、レジスト１３には、露光された形、すなわち柱状電極７の平面形状（たとえば円形）をした開口が形成される。
次に、図４（ｆ）に示すように、めっき処理を施すことにより、レジスト１３の開口部に、まず、柱状電極７を形成し、続いてはんだバンプ９のもととなる、はんだめっき層９’を形成する。
次に、図５（ｇ）に示すように、残ったレジスト１３を剥離除去し、続いて、エッチング処理により残ったシード層１１を剥離除去する。
次に、図５（ｈ）に示すように、リフロー処理を施すことにより、はんだ層９’を、略球状のはんだバンプ９に形成する。
最後に、図５（ｉ）に示すように、基板電極２にはんだバンプ９をリフローにより接合し、基板１に電子部品素子４をフリップチップ実装し、続いて、基板１と電子部品素子４の接合強度を高めるため、基板２と電子部品素子４の間に樹脂１０を充填して、本実施形態にかかる電子部品モジュール１００を完成させる。なお、図５（ｇ）〜（ｉ）においては、柱状電極７および環状電極８のシード層部分を図示しているが、完成状態を示す図１においては、図示を省略している。
以上、本発明の第１実施形態にかかる電子部品モジュール１００の構造、および製造方法の一例について説明した。しかしながら、本発明の内容が上述した内容に限定されることはなく、発明の主旨に沿って、種々の変更をなすことができる。
たとえば、柱状電極７や環状電極８の形成は、フォトリソグラフィに代えて、蒸着や印刷などの方法によっても良い。
また、金属製の電極とはんだとの界面を合金化させ、接合強度を高めるようにしても良い。
また、パッド電極５上にその表面から突出するように環状電極８を設けているが、パッド電極５の表面に凹溝を形成するような環状電極にしても、はんだ流出を防止する機能をはたす。
（第２実施形態）
図６に、本発明の第２実施形態にかかる電子部品モジュール２００の要部を示す。
電子部品モジュール２００は、基板１の基板電極２上にも、柱状電極２７および環状電極２８を形成した。他の構成は、上述した第１実施形態にかかる電子部品モジュール１００に準じた。
本実施形態にかかる電子部品モジュール２００においては、基板２側においてはんだが流出した場合にも、はんだの流出を抑制することができる。
（第３実施形態)
図７に、本発明の第３実施形態にかかる電子部品モジュール３００の要部を示す。
電子部品モジュール３００においては、環状電極１８の高さｈ１を、柱状電極７の高さｈ２よりも高くした。この結果、環状電極１８が基板電極２に当接し、パッド電極５と環状電極１８と基板電極２とで空間１３が形成され、空間１３内には樹脂１０は充填されない。電子部品モジュール３００の他の構成は、上述した第１実施形態にかかる電子部品モジュール１００に準じた。
電子部品モジュール３００においては、柱状電極７およびはんだバンプ９が環状電極１８で完全に囲まれ、空間１３が形成されているため、はんだスプラッシュが発生しない。仮にはんだスプラッシュが発生しても、環状電極１８に囲まれているため、溶融したはんだが環状電極１８を超えて周辺に漏れ出すことはない。
１：基板
２：基板電極
４：電子部品素子（半導体素子など）
５：パッド電極
６：絶縁膜
７：柱状電極
８、１８：環状電極
９：はんだバンプ
９’：はんだ層
１０：樹脂
１１：シード層
１２、１３：レジスト
２７：（基板電極に形成された）柱状電極
２８：（基板電極に形成された）環状電極
１００、２００、３００：電子部品モジュール

Claims (7)

  1. 複数の基板電極が形成された基板上に、複数のパッド電極を有する電子部品素子が前記基板電極と前記パッド電極とが対向するように配置され、前記基板電極と前記パッド電極とがはんだバンプを介して電気的に接続されてなる電子部品モジュールにおいて、
    前記パッド電極上に形成された柱状電極と、
    前記柱状電極の先端に形成されたはんだバンプと、
    前記柱状電極を囲むように前記パッド電極上に形成された環状電極とを備えている、
    ことを特徴とする電子部品モジュール。
  2. 前記環状電極は、前記パッド電極の表面から突出するように形成されていることを特徴とする、請求項１に記載された電子部品モジュール。
  3. 前記基板と前記電子部品素子の間に樹脂が充填されていることを特徴とする、請求項１または２に記載された電子部品モジュール。
  4. 前記環状電極の高さが前記柱状電極の高さよりも高く、前記環状電極が前記基板電極に当接していることを特徴とする、請求項３に記載された電子部品モジュール。
  5. 前記パッド電極、前記環状電極、および前記基板電極で構成される空間を除いて、前記基板と前記電子部品素子との間に樹脂が充填されていることを特徴とする、請求項４に記載された電子部品モジュール。
  6. 前記基板電極に、前記柱状電極および前記環状電極の少なくとも一方が設けられていることを特徴とする、請求項１ないし５のいずれか１項に記載された電子部品モジュール。
  7. 実装面を有する電子部品本体と、前記実装面上に形成された複数のパッド電極と、前記パッド電極上に形成された柱状電極と、前記柱状電極の先端に形成されたはんだバンプと、前記柱状電極を囲むように前記パッド電極上に形成された環状電極とを備えたことを特徴とする電子部品素子。
JP2012554816A 2011-01-26 2012-01-25 電子部品モジュールおよび電子部品素子 Active JP5370599B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012554816A JP5370599B2 (ja) 2011-01-26 2012-01-25 電子部品モジュールおよび電子部品素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011013711 2011-01-26
JP2011013711 2011-01-26
JP2012554816A JP5370599B2 (ja) 2011-01-26 2012-01-25 電子部品モジュールおよび電子部品素子
PCT/JP2012/051544 WO2012102303A1 (ja) 2011-01-26 2012-01-25 電子部品モジュールおよび電子部品素子

Publications (2)

Publication Number Publication Date
JP5370599B2 true JP5370599B2 (ja) 2013-12-18
JPWO2012102303A1 JPWO2012102303A1 (ja) 2014-06-30

Family

ID=46580868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012554816A Active JP5370599B2 (ja) 2011-01-26 2012-01-25 電子部品モジュールおよび電子部品素子

Country Status (3)

Country Link
JP (1) JP5370599B2 (ja)
CN (1) CN103299410B (ja)
WO (1) WO2012102303A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892241B2 (en) 2016-06-20 2021-01-12 Sony Corporation Substrate device, electronic apparatus, and method for manufacturing substrate device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183811B2 (ja) * 2014-06-30 2017-08-23 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 接合構造体および無線通信装置
JP6622923B2 (ja) * 2016-02-18 2019-12-18 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
CN106847962A (zh) * 2016-12-07 2017-06-13 上海锐吉电子科技有限公司 单电池片并联二极管的光伏组件
JP6729618B2 (ja) * 2018-03-15 2020-07-22 日亜化学工業株式会社 発光装置、及び、発光装置の製造方法
KR20200032361A (ko) * 2018-09-18 2020-03-26 삼성전기주식회사 Mems 디바이스
JP7211110B2 (ja) * 2019-01-28 2023-01-24 京セラ株式会社 配線基板
JPWO2020175570A1 (ja) * 2019-02-28 2020-09-03

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245289A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及び実装構造体
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
WO2007080863A1 (ja) * 2006-01-16 2007-07-19 Nec Corporation 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
JP2001053111A (ja) * 1999-08-10 2001-02-23 Matsushita Electric Works Ltd フリップチップ実装構造
JP4483131B2 (ja) * 2001-05-29 2010-06-16 パナソニック株式会社 実装構造体及びその実装方法
JP4350366B2 (ja) * 2002-12-24 2009-10-21 パナソニック株式会社 電子部品内蔵モジュール
US7230339B2 (en) * 2003-03-28 2007-06-12 Intel Corporation Copper ring solder mask defined ball grid array pad
JP2005079499A (ja) * 2003-09-03 2005-03-24 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
TWI222192B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Substrate with net structure
KR100555706B1 (ko) * 2003-12-18 2006-03-03 삼성전자주식회사 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법
KR101134168B1 (ko) * 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
CN100573857C (zh) * 2006-07-27 2009-12-23 南茂科技股份有限公司 影像感测晶片与玻璃基板的结合构造及其制造方法
JP2009099730A (ja) * 2007-10-16 2009-05-07 Phoenix Precision Technology Corp パッケージ基板の半田ボール配置側表面構造およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245289A (ja) * 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及び実装構造体
JP2006344672A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd 半導体チップとそれを用いた半導体装置
WO2007080863A1 (ja) * 2006-01-16 2007-07-19 Nec Corporation 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892241B2 (en) 2016-06-20 2021-01-12 Sony Corporation Substrate device, electronic apparatus, and method for manufacturing substrate device

Also Published As

Publication number Publication date
CN103299410B (zh) 2016-01-27
CN103299410A (zh) 2013-09-11
WO2012102303A1 (ja) 2012-08-02
JPWO2012102303A1 (ja) 2014-06-30

Similar Documents

Publication Publication Date Title
JP5370599B2 (ja) 電子部品モジュールおよび電子部品素子
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US8693211B2 (en) Wiring substrate and semiconductor device
US9953960B2 (en) Manufacturing process of wafer level chip package structure having block structure
JP5658442B2 (ja) 電子部品とその製造方法
JP6608108B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP5407269B2 (ja) 半導体装置
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2006041401A (ja) 半導体装置及びその製造方法
US9559076B2 (en) Package having substrate with embedded metal trace overlapped by landing pad
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP6473002B2 (ja) バンプ付きプリント配線板
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR100713912B1 (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
JP2013211497A (ja) 部品接合構造
US9735132B1 (en) Semiconductor package
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
KR20160032524A (ko) 인쇄회로기판 및 그 제조방법
JP7430988B2 (ja) 電子装置
JP4906563B2 (ja) 半導体装置及び配線基板、並びにそれらの製造方法
JP2009081153A (ja) 半導体装置及び半導体装置を実装した回路装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5370599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150