JP4483131B2 - 実装構造体及びその実装方法 - Google Patents

実装構造体及びその実装方法 Download PDF

Info

Publication number
JP4483131B2
JP4483131B2 JP2001160282A JP2001160282A JP4483131B2 JP 4483131 B2 JP4483131 B2 JP 4483131B2 JP 2001160282 A JP2001160282 A JP 2001160282A JP 2001160282 A JP2001160282 A JP 2001160282A JP 4483131 B2 JP4483131 B2 JP 4483131B2
Authority
JP
Japan
Prior art keywords
bump
solder
mounting structure
pad
forming body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001160282A
Other languages
English (en)
Other versions
JP2002353265A (ja
Inventor
一博 登
裕平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001160282A priority Critical patent/JP4483131B2/ja
Publication of JP2002353265A publication Critical patent/JP2002353265A/ja
Application granted granted Critical
Publication of JP4483131B2 publication Critical patent/JP4483131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13561—On the entire surface of the core, i.e. integral coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品と回路基板との実装構造体、特にバンプを介して半導体素子を回路基板に実装して得られる実装構造体およびその実装方法に関するものである。
【０００２】
【従来の技術】
電子機器の小型化、高性能化に伴い電子部品の実装構造体は、接続距離を短くできるフリップチップ実装法が多く用いられている。図９を用いて従来の実装構造体（特公平６−３８２０号公報）について説明する。
【０００３】
回路形成面に複数のパッド２が設けられている電子部品（以下半導体素子という）１はそのパッド２に金バンプ５がバンプボンディング機により形成されている。金バンプ５は通常金線を用いて超音波振動装置、加熱装置、加圧装置、金線の間歇連続送り装置等よりなるバンプボンディング機を用いて形成されるのが一般的である。
【０００４】
次にこのように複数の金バンプ５が形成された半導体素子１の金バンプ５に一定量の導電性接着剤６を所定の方法で付着させた後、金バンプ５を回路基板３の一面に形成されている端子電極４に位置合わせして接合し、加熱して導電性接着剤６を乾燥硬化させて電気的に接続することにより実装構造体が形成される。
【０００５】
【発明が解決しようとする課題】
しかしながら上記のような構成では、乾燥硬化時の急速な加熱により溶剤の膨張蒸発による導電性接着剤６の飛散、硬化の異常反応、温度や時間の不足による接続強度不足を生じ、接続信頼性が低下するという課題がある。また高価な金線を用いるため、金バンプ５はその大きさからパッドの微小間隔部への使用に制限される。また濡れ性の良いはんだは金バンプ５に沿って濡れ上がり金バンプ５どうしの短絡が発生する。また場合によっては金バンプ５を経て半導体素子１の回路と接触してはんだの主成分である錫が半導体素子に侵入し回路機能に損傷などの悪影響を及ぼす可能性もある。しかもパッドの微小間隔部はこのような問題を生じやすく使用が難しい。
【０００６】
本発明は上記の課題を解決するものであり、バンプにバンプ阻止帯の形成やバンプ阻止材を塗布または装着することにより半導体素子等の電子部品と回路基板とのはんだづけにおいて、良好な接続を可能にすることができ、したがって安価で接続信頼性に優れた実装構造体を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために本発明は、パッドが形成された半導体素子と端子電極が形成された回路基板とをはんだづけ領域とはんだが半導体素子の方に進行することを防止するためのはんだ阻止帯または、はんだ阻止材とがそれぞれ形成されたバンプを用いて電気的に接続した構造を有するものであり、これらにより得られた実装構造体の接続信頼性を向上させることができる。
【０００８】
【発明の実施の形態】
本発明の請求項１記載の発明は、表面にパッドが形成された電子部品の前記パッド上に表面にはんだづけ領域と、はんだ阻止帯とを備えたバンプを形成したこととしたものであり、はんだを用いて電子部品と回路基板や他の部品とを接続するときに溶けたはんだがはんだ濡れ性により、はんだづけ材料を伝い電子部品の回路にいたり電子部品回路が損傷することや、バンプが複数の場合には電気的短絡を生じることをバンプのはんだ阻止帯により防止し接続の品質、信頼性を向上させるという作用を有するものである。
【００１０】
本発明の請求項２記載の発明は、表面に複数のパッドが形成された電子部品と表面に複数の端子電極が形成された回路基板とを備え、前記電子部品と前記回路基板とが表面にはんだづけ領域とはんだ阻止帯とを備えた複数のバンプを介して電気的に接続されるとしたものであり、バンプに電子部品のパッドと回路基板の端子電極間ではんだづけできないはんだ阻止帯をもうけることにより、端子電極とバンプとをはんだにより接合するときに溶けたはんだがはんだ濡れ性により、はんだづけ材料を伝い電子部品の回路に至り電気的短絡や回路を損傷することを防止し接続の品質、信頼性を向上させるという作用を有するものである。
【００１１】
本発明の請求項４記載の発明は、電子部品を半導体素子としたものであり、半導体素子はバンプ形成を最も必要とするものの１つでありバンプと端子電極の間ではんだづけできないはんだ阻止帯をもうけるか、はんだ阻止材を塗布または装着することにより、端子電極とバンプをはんだにより接合することが可能となり半導体素子による実装構造体形成が容易になるという作用を有するものである。
【００１２】
特に半導体素子にはんだの主成分である錫が侵入することによる回路機能の損傷を防止できる。
【００１３】
本発明の請求項５記載の発明は、バンプをアルミニウムまたはアルミニウムを主成分とする金属材料から構成したものであり、軟らかく、はんだのつかない性質を有し、またバンプ形状の形成は小さい力で行うことができるため電子部品の損傷を防止すると共に、バンプにはんだづけ材料による被覆のない部分を設けることにより容易にはんだ阻止帯を形成できるという作用を有するものである。
【００１４】
本発明の請求項６記載の発明は、バンプ形成体のアルミニウムまたはアルミニウムを主成分とする金属材料の代わりに導電性樹脂を用いるものであり、樹脂ははんだがつかず、また加熱により軟らかくなり変形させやすく小さい力でバンプ形成ができるため半導体素子の損傷を防止できるという作用を有するものである。
【００１８】
本発明の請求項１０記載の発明は、バンプが球状体、半球状体、太鼓状体、柱状体のうちいずれかのバンプ形成体を用いて形成されることとしたものであり、球状体は吸着位置に制限がなく、半球状体、柱状体でパッドへの接合部を有するものはパッドと同系材質のため金属間接合が容易であり、太鼓状体、柱状体は細長くすることにより小さいパッドと小さいパッド間隔に対応しやすく、バンプ形成されるパッドおよび端子電極の大きさ、バンプ形成機、実装構造体に求められる特性、機能にあわせ、最も適したバンプ形成体を選択できるため、より信頼性の高い接続ができるという作用を有する。
【００１９】
本発明の請求項１１記載の発明は、アルミニウムまたはアルミニウムを主成分とする金属材料の少なくとも一部分にはんだづけ材料を被覆したバンプ形成体をバンプ形成ノズルで吸着して電子部品のパッドに位置合わせする工程と、前記バンプ形成体を吸着したまま前記バンプ形成ノズルを下降させて前記バンプ形成体を前記電子部品のパッド上に押しつけながら超音波振動を加えることにより、はんだづけ材料の一部を剥離してはんだ阻止帯を形成すると同時に、前記パッドとの接続を行う工程とを備えたこととしたものであり、各工程を連続して行える設備と軟らかい塑性変形しやすい材料のバンプ形成体を用いることにより任意の形状の量産性のよいバンプ形成が容易にできるという作用を有するものである。
【００２０】
本発明の請求項１２記載の発明は、バンプ形成体とパッドとが前記バンプ形成体のはんだづけ材料で被覆されていない部分を用いて接続されることとしたものであり、電子部品のなかでも半導体素子のパッドはアルミニウム系の材料が多く、バンプ形成体もはんだづけ材料で被覆されていないアルミニウムまたはアルミニウムを主成分とする金属材料部分を用いて接続することにより、同じ材料系の接続となり接続条件の許容範囲を広くできて接続の品質向上をはかれるという作用を有するものである。
【００２１】
本発明の請求項１３記載の発明は、バンプ形成体とパッドとが前記バンプ形成体のはんだづけ材料で被覆された部分を用いて接続されることとしたものでありバンプ形成体にはんだづけ材料が全体に被覆されていればバンプ形成体のどの部分でも接続できるため作業性向上がはかれるという作用を有するものである。
【００２２】
以下本発明の実施の形態について、図面を用い同一部分については同一番号を付与して説明する。
【００２３】
（実施の形態１）
図１(a)は本発明の第１の実施形態における半導体素子等よりなる電子部品（以下半導体素子という）とバンプ１４による実装構造体の一部断面を示すものであり、図に示すように半導体素子１はその表面に複数のパッド２を備え、パッド２上にバンプ形成体２０でバンプ１４が形成されている。バンプ形成体２０はアルミニウムまたはアルミニウムを主成分とする金属材料１０にはんだづけ材料１１で被覆して形成されている。バンプ１４は略三角形で底辺１０aと頂点１０bにはんだづけ材料１１を備え、底辺１０aと頂点１０bの間にはんだづけ材料１１のないはんだ阻止帯１２を形成している。底辺１０aにおいてパッド２とはんだづけ材料１１が金属間接合され、半導体素子１と電気的接続をしている。
【００２４】
バンプ１４の形成方法について図３を用いて説明する。図３は半導体素子１のパッド２にバンプ形成体２０を用いてバンプ１４を形成する工程を示す。
【００２５】
バンプ１４の形成に用いるバンプ形成体２０（２０a、２０e）は図２(a)、図２(e)に示す球状体または柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料１０にはんだづけ材料１１を全面に被覆して構成されているが、説明に用いるバンプ形成体２０は図２(a)の球状体を用いて行う。以下バンプ１４の形成工程順に説明をする。まず図３(a)において別途形成されたアルミニウムまたはアルミニウムを主成分とする金属材料１０にはんだづけ材料１１を被覆したバンプ形成体２０（２０a）をバンプ形成ノズル３０の吸着穴３１により吸着して、半導体素子１のパッド２の上方に位置合わせし、図３(b)でバンプ形成体２０（２０a）を吸着したままバンプ形成ノズル３０を下降させ、バンプ形成体２０（２０a）をパッド２に押しつけ加圧する。加圧しながらバンプ形成ノズル３０を介して超音波振動をバンプ形成体２０（２０a）に加える。
【００２６】
加圧、超音波振動により図３(c)においてバンプ形成体２０（２０a）は略三角形に塑性変形しその過程においてはんだづけ材料１１はバンプ形成ノズル３０との接触部であるバンプ形成部３３の角部３２との摩擦により破られアルミニウムまたはアルミニウムを主成分とする金属材料１０が露出してはんだ阻止帯１２を形成することができる。同時にパッド２との間においては、はんだづけ材料１１とパッド２が金属間接合する。なお本実施形態では加圧と超音波振動を併用したが、加圧だけではんだ阻止帯１２を形成することも可能である。また複数のバンプ１４を形成した半導体素子１を用いて説明したがバンプ１４は単体であってもよい。
【００２７】
バンプ１４の形成とパッド２との接合ができると図３(d)に示すようにバンプ形成ノズル３０が上昇しパッド２にバンプ１４が形成される。この図３(a)、図３(b)、図３(c)、図３(d)の工程を繰り返して半導体素子１に複数のバンプ１４を形成することができる。なお略三角形以外の多角形状体として図５、特に図５（a）、（c）に示す様な塔型、凸型等の形状も考えられる。この場合バンプ形成ノズル３０のバンプ形成部３３の形状を変更することにより形成する。
【００２８】
（実施の形態２）
図１(b)は本発明の第２の実施形態における半導体素子１とバンプ１５による実装構造体の一部断面を示すものであり図に示すように半導体素子１はその表面に複数のパッド２を備え、パッド２上にバンプ形成体２０でバンプ１５が形成されている。バンプ形成体２０はアルミニウムまたはアルミニウムを主成分とする金属材料１０の一面を除いてはんだづけ材料１１で被覆して形成されている。
【００２９】
バンプ１５は略三角形で側面（１０c）と頂点（１０b）にはんだづけ材料１１を備え、底辺（１０a）と頂点（１０b）の間にはんだづけ材料１１のないはんだ阻止帯１２を形成している。底辺においてパッド２とパッドへの接合部２１であるアルミニウムまたはアルミニウムを主成分とする金属材料１０が金属間接合され、半導体素子１と電気的接続をしている。
【００３０】
バンプ１５の形成方法について図４を用いて説明する。図４は半導体素子１のパッド２にバンプ形成体２０を用いてバンプ１５を形成する工程断面図である。
【００３１】
バンプ１５の形成に用いるバンプ形成体２０（２０b，２０f）は図２(b)、図２(f)に示す半球状体または柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料１０の一面をパッドへの接合部２１とし、パッドへの接合部２１以外をはんだづけ材料１１を被覆して構成されているが、説明は図２(b)の半球状体のバンプ形成体２０（２０b）を用いて行う。以下、バンプ１５の形成工程順に説明をする。まず図４(a)において別途形成されたアルミニウムまたはアルミニウムを主成分とする金属材料１０の一面をパッドへの接合部２１とする半球状体のバンプ形成体２０（２０b）のはんだづけ材料１１の部分をバンプ形成ノズル３０の吸着穴３１により吸着して、パッドへの接合部２１と半導体素子１のパッド２を対面させてパッド２の上方に位置合わせし、図４(b)においてバンプ形成体２０（２０b）を吸着したままバンプ形成ノズル３０を下降させ、バンプ形成体２０（２０b）をパッド２に押しつけ加圧する。加圧しながらバンプ形成ノズル３０を介して超音波振動をバンプ形成体２０（２０b）に加える。加圧、超音波振動により図４(c)においてバンプ形成体２０（２０b）は略三角形に塑性変形しその過程においてはんだづけ材料１１はバンプ形成ノズル３０との接触部であるバンプ形成部３３の角部３２との摩擦により破られアルミニウムまたはアルミニウムを主成分とする金属材料１０が露出してはんだ阻止帯１２を形成することができる。
【００３２】
同時にパッド２との間においては、パッドへの接合部２１のアルミニウムまたはアルミニウムを主成分とする金属材料１０とパッド２が金属間接合する。バンプ１５の形成とパッド２との接合ができると図４(d)に示すようにバンプ形成ノズル３０が上昇しパッド２にバンプ１５が形成される。この図４(a)、図４(b)、図４(c)、図４(d)の工程を繰り返して半導体素子１に複数のバンプ１５を形成することができる。なお略三角形以外の多角形状体として図５、特に図５（b）、（d）に示す様な塔型、凸型等の形状も考えられる。この場合バンプ形成ノズル３０のバンプ形成部３３の形状を変更することにより形成する。
【００３３】
（実施の形態３）
図１(c)は本発明の第３の実施形態における半導体素子１とバンプ１６による実装構造体の一部断面を示すものであり図に示すように半導体素子１はその表面に複数のパッド２を備え、パッド２上にバンプ形成体２０を用いてバンプ１６を形成しパッド２に近い部分にはんだ阻止材１２aを塗布または装着したものである。
【００３４】
バンプ形成体２０はアルミニウムまたはアルミニウムを主成分とする金属材料１０にはんだづけ材料１１で被覆して形成されている。バンプ１６は全面にはんだづけ材1１で被覆され、パッド２とバンプ１６との接続部と、凸型の頂点との間にはんだ阻止材１２aを塗布または装着している。
【００３５】
バンプ１６の形成方法について図３を用い図３中の略三角形を凸型ではんだ阻止帯のないものとして説明する。
【００３６】
バンプ１６の形成に用いるバンプ形成体２０（２０a，２０b，２０e，２０f）は図２(a)球状体、図２(b) 半球状体、図２(e)、図２(f)に示す柱状体でアルミニウムまたはアルミニウムを主成分とする金属材料１０をはんだづけ材料１１で被覆して構成されているが説明は図２(a)の球状体のバンプ形成体２０（２０a）を用いて行う。以下バンプ１６の形成工程順に説明をする。まず図３(a)において別途形成された球状体のバンプ形成体２０（２０a）をバンプ形成ノズル３０の吸着穴３１により吸着して、パッド２の上方に位置合わせし、図３(b)においてバンプ形成体２０（２０a）を吸着したままバンプ形成ノズル３０を下降させ、バンプ形成体２０（２０a）をパッド２に押しつけ加圧する。加圧しながらバンプ形成ノズル３０を介して超音波振動をバンプ形成体２０（２０a）に加える。加圧、超音波振動により図３(c)においてバンプ形成体２０（２０a）は凸型に塑性変形すると同時にパッド２との間においては、はんだづけ材料１１とパッド２とが金属間接合する。
【００３７】
バンプ１６の形成とパッド２との接合ができると図３(d)に示すようにバンプ形成ノズル３０が上昇しパッド２にバンプ１６が形成される。この図３(a)、図３(b)、図３(c)、図３(d)の工程を繰り返して半導体素子１に複数のバンプ１６を形成することができる。このようにアルミニウムまたはアルミニウムを主成分とする金属材料１０をはんだづけ材料１１で覆った凸型のバンプ１６にはんだ阻止材１２aを塗布または別途形成したはんだ阻止材１２aを装着して構成される。また図１(d)は図２(b)半球体、図２(f)柱状体のバンプ形成体２０を用い同様に形成することができる。
【００３８】
なお図１(d)、（e）に示すようにバンプ１６はバンプ形成体２０が図２(i)球状体、図２(j)柱状体のはんだづけ可能な金属である金、銀、銅、錫、ニッケルのいずれかまたは少なくともいずれかの金属を主成分とする合金材料だけで形成することもできる。
【００３９】
このようにはんだ阻止材１２aを別途設けることにより、第１、第２の実施形態のようにバンプ形成ノズル３０を用いたバンプ形成体２０の変形を行うことなく、簡単にはんだ阻止部を設けることができる。また種々の形状、大きさのはんだ阻止材１２aを形成でき、はんだ材料の量やバンプの形状、寸法（大きさ、高さ）などに応じたはんだ阻止材１２aを形成できる。
【００４０】
（実施の形態４）
図１(f)は本発明の第４の実施形態におけるバンプ１４を有する半導体素子１と回路基板３による実装構造体の一部断面を示すものである。
【００４１】
複数のバンプ１４が形成された半導体素子１と回路基板３を接続材料としてクリームはんだ１３を用いて接続する。接続は回路基板３の端子電極４に所定量のクリームはんだ１３を塗布し、その上にバンプ１４を対面させて位置合わせした半導体素子１を設置し、加熱して回路基板３と半導体素子１を接続して実装構造体を形成することができる。
【００４２】
半導体素子１と回路基板３の接続について図６を用いて工程を追って説明する。
【００４３】
本実施形態における半導体素子１は第１の実施形態で説明した図１（a）に記載のものである。図６(a)において回路基板３の端子電極４にクリームはんだ１３を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。図６(b)においてクリームはんだ１３が塗布された回路基板３の上方に半導体素子１に形成されたバンプ１４を回路基板３の端子電極４と対面させて位置決めする。図６(c)において半導体素子１のバンプ１４がクリームはんだ１３の中に入り端子電極４に接するまで下降させ設置する。設置後、図６(d)においてクリームはんだ１３の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ１３aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ１３を端子電極４に塗布する方法で説明したがバンプ１４にクリームはんだ１３を付着させて端子電極４に設置する方法もある。
【００４４】
溶融したクリームはんだ１３は、はんだ濡れ性によりはんだづけ材料１１に沿って進行するが、はんだ阻止帯１２によりクリームはんだ１３の半導体素子１への進行が阻止され、半導体素子１の回路が損傷することや、バンプが複数の場合には電気的短絡を生じることを防止し接続の品質、信頼性を向上させる。
【００４５】
また図７(a)に示すようにクリームはんだ１３の塗布量をはんだ阻止帯１２の範囲内にすることによりはんだ濡れ性による進行がはんだ阻止帯１２で止められ半導体素子１に至ることはない。
【００４６】
（実施の形態５）
図１(g)は本発明の第５の実施形態におけるバンプ１５を有する半導体素子１と回路基板３による実装構造体の一部断面を示すものである。
【００４７】
複数のバンプ１５が形成された半導体素子１と回路基板３を接続材料としてクリームはんだ１３を用いて接続する。接続は回路基板３の端子電極４に所定量のクリームはんだ１３を塗布し、その上にバンプ１５を対面させて位置合わせした半導体素子１を設置し、加熱して回路基板３と半導体素子１を接続して実装構造体を形成することができる。
【００４８】
半導体素子１と回路基板３の接続について図６を用いて工程を追って説明するが図６のバンプ１４と本実施の形態におけるバンプ１５を置き換えて説明をする。
【００４９】
また本実施形態における半導体素子１は第２の実施形態で説明した図１（b）に記載のものである。
【００５０】
図６(a)において回路基板３の端子電極４にクリームはんだ１３を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。
【００５１】
図６(b)においてクリームはんだ１３が塗布された回路基板３の上方に半導体素子１に形成されたバンプ１５を回路基板３の端子電極４と対面させて位置決めし、図６(c)において半導体素子１のバンプ１５がクリームはんだ１３の中に入り端子電極４に接するまで下降させ設置する。設置後、図６(d)においてクリームはんだ１３の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ１３aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ１３を端子電極４に塗布する方法で説明したがバンプ１５にクリームはんだ１３を付着させて端子電極４に設置する方法もある。
【００５２】
溶融したクリームはんだ１３は、はんだ濡れ性によりはんだづけ材料１１に沿って進行するが、はんだ阻止帯１２によりクリームはんだ１３の半導体素子１への進行が阻止され、半導体素子１の回路が損傷することや、バンプが複数の場合には電気的短絡を生じることを防止し接続の品質、信頼性を向上させる。
【００５３】
また図７(a)に示すようにクリームはんだ１３の塗布量をはんだ阻止帯１２の範囲内にすることによりはんだ濡れ性による進行が止められ半導体素子１に至ることはない。
【００５４】
（実施の形態６）
図１(h)、図１(i)、図１(j)は本発明の第６の実施形態におけるバンプ１６を有する半導体素子１と回路基板３による実装構造体の一部断面を示すものである。
【００５５】
複数のバンプ１６が形成された半導体素子１と回路基板３を接続材料としてクリームはんだ１３を用いて接続する。接続は端子電極４に所定量のクリームはんだ１３を塗布し、その上にバンプ１６を対面させて位置合わせした半導体素子１を設置し、加熱して回路基板３と半導体素子１を接続して実装構造体を形成することができる。
【００５６】
半導体素子１と回路基板３の接続について図６を用いて工程を追って説明するが図６のバンプ１４と本実施の形態におけるバンプ１６を置き換えて説明をする。
【００５７】
本実施形態における半導体素子１は第３の実施形態で説明した図１（c）〜（e）に記載のものである。図６(a)において回路基板３の端子電極４にクリームはんだ１３を定量塗布するが塗布方法は印刷機、塗布機などを用いて行う。塗布量ははんだ阻止材料１２aの範囲内もしくははんだ阻止材１２aまでになるようにする。
【００５８】
図６(b)においてクリームはんだ１３が塗布された回路基板３の上方に半導体素子１に形成されたバンプ１６を回路基板３の端子電極４と対面させて位置決めし、図６(c)において半導体素子１のバンプ１６がクリームはんだ１３の中に入り端子電極４に接するまで下降させ設置する。設置後図６(d)においてクリームはんだ１３の溶融温度まで加熱して溶融させた後、冷却、凝固させ、はんだ１３aとして電気的、機械的に接続をして実装構造体とすることができる。なおクリームはんだ１３を端子電極４に塗布する方法で説明したがバンプ１６にクリームはんだ１３を付着させて端子電極４に設置する方法もある。
【００５９】
溶融したクリームはんだ１３は、はんだ濡れ性によりはんだづけ材料１１に沿って進行するが、図７(b)に示すようにクリームはんだ１３の塗布量をはんだ阻止材１２a上またははんだ阻止材１２aとバンプ１６の凸型の先端との範囲内にすることによりはんだ濡れ性による進行が止められ半導体素子１に至ることはない。
【００６０】
（実施の形態７）
本発明のバンプ形成体２０について図２を用いて説明をする。バンプ形成体２０はアルミニウムまたはアルミニウムを主成分とする金属材料１０とはんだづけ材料１１で構成されている。はんだづけ材料１１は金、銀、銅、錫、ニッケルを用いアルミニウムまたはアルミニウムを主成分とする金属材料１０に、ニッケルを下地とするニッケル−金、ニッケル−銀、ニッケル−銅、ニッケル−錫のメッキを行いバンプ形成体２０とする。なお乾式メッキのスパッタリング法、真空蒸着法による場合は金、銀、銅、錫のいずれか１種類だけのこともある。
【００６１】
はんだづけ材料１１の被覆はアルミニウムまたはアルミニウムを主成分とする金属材料１０に全面被覆された図２(a)、(e)、バンプへの接合部２１の一面を除いて被覆された図２(b)、(f)、片面または球状体の一部分を被覆された図２(c)、(g)、両面に被覆された図２(d)、(h)に分けられるが、全面被覆された図２(a)、(e)以外は部分的にはんだづけ材料１１を被覆するか、全面被覆後部分的に除去して形成するかは任意である。図２(c)、(d)、(g)、(h)はバンプ形成後溶融はんだの進行を止めるはんだ阻止帯を形成するはんだ阻止帯形成部２２を有しているためバンプ形成時にはんだ阻止帯１２を再度形成する必要はない。すなわちはんだ阻止帯１２を形成するためにわざわざ変形動作をすることなく、そのままの状態で接合することが可能となる。また形状については図２(a)、(c)の球状体、図２(b)の半球状体、図２(e)、(f)、(g)、(h)の柱状体、図２(d)の太鼓状体に分類することができる。
【００６２】
なおバンプ形成にパッド２との接合をはんだづけ材料１１を用いて行う図２(a)、(d)、(e)、(h)のバンプ形成体２０についてはアルミニウムまたはアルミニウムを主体とする金属材料１０の代わりに導電性樹脂のように導電性は有するがはんだのつかない材料を用いることもできる。またはんだ阻止材１２aを用いる場合には図２(i)、図２(j)のような球状体、柱状体のはんだづけ材料１１のみで形成されたバンプ形成体２０を用いることもできる。
【００６３】
（実施の形態８）
図８に示すのははんだ阻止帯形成部２２を有するバンプ形成体２０（２０c，２０d，２０g，２０h）を用いた実装構造体の一部断面図である。アルミニウムまたはアルミニウムを主成分とする金属材料１０とはんだづけ材料１１で構成され、アルミニウムまたはアルミニウムを主成分とする金属材料１０により形成されるはんだ阻止帯形成部２２を有するバンプ形成体２０を用いて形成される実装構造体であり、いずれもバンプ形成はバンプ形成ノズルを用い加圧と超音波振動により半導体素子１のパッド２と接合される。また回路基板３の端子電極４とはクリームはんだで電気的、機械的に接続されて実装構造体を形成するものである。この実装構造体について図８の実装構造体の断面図を用いて説明をする。
【００６４】
図８(a)はバンプ形成体２０（２０c）として図２(c)の球状体のアルミニウムまたはアルミニウムを主成分とする金属材料１０に半円状にはんだづけ材料１１が被覆されたものでパッドへの接合部２１とはんだ阻止帯形成部２２とは連続して形成されている。パッド２への接合は、パッド２とアルミニウムまたはアルミニウムを主成分とする金属材料１０とが接合されるときにはんだ阻止帯形成部２２のアルミニウムまたはアルミニウムを主成分とする金属材料を残して接合され回路基板３の端子電極４とクリームはんだ１３により接続するときに、はんだ阻止帯形成部２２により溶けたはんだの進行をとめて形成される実装構造体である。図８(b)は図２(g)の柱状体で片面にはんだづけ材料１１を有するバンプ形成体２０（２０g）を用いるものであり、パッドへの接合部２１とはんだ阻止帯形成部２２は角を介して連続して形成されている。パッド２とはパッドへの接合部２１で接合され側面のはんだ阻止帯形成部２２により溶けたクリームはんだ１３の進行を止めて形成される実装構造体である。図８(c)は図２(h)の柱状体で上下両面にはんだづけ材料１１、側面にはんだ阻止帯形成部２２を有する構成で、バンプ形成体２０（２０d）はパッド２とはんだづけ材料１１が接合されて側面のはんだ阻止帯形成部２２により溶けたクリームはんだ１３の進行を止めて形成される実装構造体である。図８(d)は図２(d)の太鼓状で上下にはんだづけ材料１１と側面にはんだ阻止帯形成部２２を有したバンプ形成体２０（２０h）を用いるもので回路基板３との接続時にははんだ阻止帯形成部２２でクリームはんだ１３の進行を止めて端子電極４と接続されて実装構造体が形成されるものである。
【００６５】
【発明の効果】
以上のように本発明は、バンプ形成体をアルミニウムまたはアルミニウムを主成分とする金属材料または導電性樹脂にはんだづけ材料を被覆したバンプ形成体を用いバンプ形成時にはんだ阻止帯を形成するバンプ形成方法と、バンプ形成後はんだづけ材料ではんだ阻止材を塗布または装着する方法を発明することにより、半導体と回路基板のはんだづけによる接続を可能にし、安価に作業性、品質、信頼性のよい実装構造体の製造を行うことができる。
【図面の簡単な説明】
【図１】（ａ）本発明の第１実施の形態による半導体とバンプの実装構造体の断面図
（ｂ）本発明の第２実施の形態による半導体とバンプの実装構造体の断面図
（ｃ）本発明の第３実施の形態による半導体とバンプの実装構造体の断面図
（ｄ）本発明の第３実施の形態による半導体とバンプの実装構造体の断面図
（ｅ）本発明の第３実施の形態による半導体と回路基板の実装構造体の断面図
（ｆ）本発明の第４実施の形態による半導体と回路基板の実装構造体の断面図
（ｇ）本発明の第５実施の形態による半導体と回路基板の実装構造体の断面図
（ｈ）本発明の第６実施の形態による半導体と回路基板の実装構造体の断面図
（ｉ）本発明の第６実施の形態による半導体と回路基板の実装構造体の断面図
（ｊ）本発明の第６実施の形態による半導体と回路基板の実装構造体の断面図
【図２】本発明の第７実施の形態によるバンプ形成体の断面図
【図３】本発明の第１実施の形態によるバンプ形成工程の断面図
【図４】本発明の第２実施の形態によるバンプ形成工程の断面図
【図５】本発明の第１〜４実施形態による他の実施形態であるバンプの多角形状体の断面図
【図６】本発明の半導体と回路基板のクリームはんだによる接続工程図
【図７】本発明の実施の形態によるクリームはんだの溶融前、溶融後の形態を示す実装構造体の断面図
【図８】本発明の第９実施の形態によるはんだ阻止帯形成部を有するバンプ形成体を用いた実装構造体の断面図
【図９】従来の実装構造体の断面図
【符号の説明】
１ 半導体素子（電子部品）
２ パッド
３ 回路基板
４ 端子電極
５ 金バンプ
６ 導電性接着剤
１０ アルミニウムまたはアルミニウムを主成分とする金属材料
１０a 底辺
１０b 頂点
１０c 側面
１１ はんだづけ材料
１２ はんだ阻止帯
１２a はんだ阻止材
１３ クリームはんだ
１３a はんだ
１４，１５，１６ バンプ
２０（a），２０（c），２０（i） 球状体バンプ形成体
２０（b），２０（e），２０（f），２０（g），２０（h），２０（j） 柱状体バンプ形成体
２０（d） 太鼓状体バンプ形成体
２１ パッドへの接合部
２２ はんだ阻止帯形成部
３０ バンプ形成ノズル
３１ 吸着穴
３２ 角部
３３ バンプ形成部

Claims (9)

  1. 表面にパッドが形成された電子部品の、前記パッド上に底辺と頂点にはんだづけ領域とその間にはんだ阻止帯とを備えたバンプを形成した実装構造体であって、
    前記バンプは、導電性を有するはんだがつかない材料であり、
    前記はんだ阻止帯が、前記電子部品へのはんだの進行を阻止することを特徴とする実装構造体。
  2. 表面にパッドが形成された電子部品と、表面に端子電極が形成された回路基板とを備え、前記電子部品と前記回路基板とが、底辺と頂点にはんだづけ領域とその間にはんだ阻止帯とを備えたバンプを介して電気的に接続された実装構造体であって
    前記バンプは、導電性を有するはんだがつかない材料であり、
    前記はんだ阻止帯が、前記電子部品へのはんだの進行を阻止することを特徴とする実装構造体。
  3. 前記バンプの前記電子部品の表面と垂直な断面が三角形である請求項１または２記載の実装構造体。
  4. 前記電子部品が半導体素子である請求項１から３のいずれか１項に記載の実装構造体。
  5. 前記バンプがアルミニウムまたはアルミニウムを主成分とする金属材料からなる請求項１から４のいずれか１項に記載の実装構造体。
  6. 前記バンプが導電性樹脂であることを特徴とする請求項１から４のいずれかに記載の実装構造体。
  7. アルミニウムまたはアルミニウムを主成分とする金属材料の少なくとも一部分にはんだづけ材料を被覆したバンプ形成体をバンプ形成ノズルで吸着して電子部品のパッドに位置合わせする工程と、前記バンプ形成体を吸着したまま前記バンプ形成ノズルを下降させて前記バンプ形成体を前記電子部品のパッド上に押しつけながら超音波振動を加えることにより、前記はんだづけ材料の一部を剥離してはんだ阻止帯を
    形成すると同時に、前記パッドとの接続を行う工程とを備えたことを特徴とする実装方法。
  8. 前記バンプ形成体と前記パッドとが前記バンプ形成体の前記はんだづけ材料で被覆されていない部分を用いて接続されることを特徴とする請求項７記載の実装方法。
  9. 前記バンプ形成体と前記パッドとが前記バンプ形成体の前記はんだづけ材料で被覆された部分を用いて接続されることを特徴とする請求項７記載の実装方法。
JP2001160282A 2001-05-29 2001-05-29 実装構造体及びその実装方法 Expired - Fee Related JP4483131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001160282A JP4483131B2 (ja) 2001-05-29 2001-05-29 実装構造体及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001160282A JP4483131B2 (ja) 2001-05-29 2001-05-29 実装構造体及びその実装方法

Publications (2)

Publication Number Publication Date
JP2002353265A JP2002353265A (ja) 2002-12-06
JP4483131B2 true JP4483131B2 (ja) 2010-06-16

Family

ID=19003724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001160282A Expired - Fee Related JP4483131B2 (ja) 2001-05-29 2001-05-29 実装構造体及びその実装方法

Country Status (1)

Country Link
JP (1) JP4483131B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218643A (ja) 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
CN103299410B (zh) * 2011-01-26 2016-01-27 株式会社村田制作所 电子元器件模块及电子元器件单元

Also Published As

Publication number Publication date
JP2002353265A (ja) 2002-12-06

Similar Documents

Publication Publication Date Title
US10515918B2 (en) Methods of fluxless micro-piercing of solder balls, and resulting devices
US6981317B1 (en) Method and device for mounting electronic component on circuit board
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
CN102208388B (zh) 半导体装置以及半导体装置的制造方法
JP5066935B2 (ja) 電子部品および電子装置の製造方法
US20080251942A1 (en) Semiconductor Device and Manufacturing Method Thereof
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
US6998293B2 (en) Flip-chip bonding method
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP2009009994A (ja) 半導体装置およびその製造方法
US6806118B2 (en) Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure
JP4483131B2 (ja) 実装構造体及びその実装方法
US20050072834A1 (en) Connection site coating method and solder joints
JP2004247621A (ja) 半導体装置およびその製造方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JP4285140B2 (ja) 半導体装置の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2012028437A (ja) 半導体装置とその製造方法
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JP2002368038A (ja) フリップチップ実装方法
JP2005038913A (ja) 電子部品の実装方法
JP2003297999A (ja) 半導体装置
JP2014053647A (ja) 半導体装置の製造方法
JP2003092307A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees