JP6473002B2 - バンプ付きプリント配線板 - Google Patents
バンプ付きプリント配線板 Download PDFInfo
- Publication number
- JP6473002B2 JP6473002B2 JP2015002042A JP2015002042A JP6473002B2 JP 6473002 B2 JP6473002 B2 JP 6473002B2 JP 2015002042 A JP2015002042 A JP 2015002042A JP 2015002042 A JP2015002042 A JP 2015002042A JP 6473002 B2 JP6473002 B2 JP 6473002B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plated metal
- insulating layer
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 131
- 239000002184 metal Substances 0.000 claims description 131
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 60
- 239000004020 conductor Substances 0.000 claims description 60
- 229910000679 solder Inorganic materials 0.000 claims description 54
- 238000007747 plating Methods 0.000 claims description 51
- 238000007772 electroless plating Methods 0.000 claims description 46
- 229910052759 nickel Inorganic materials 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 239
- 239000004065 semiconductor Substances 0.000 description 31
- 239000000758 substrate Substances 0.000 description 16
- 239000002585 base Substances 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 239000011295 pitch Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000843 powder Substances 0.000 description 6
- 239000000654 additive Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 238000005238 degreasing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Laminated Bodies (AREA)
- Chemically Coating (AREA)
- Electroplating Methods And Accessories (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、
前記露出した導体パッド上に前記被覆絶縁層と同一もしくはそれより低い高さに形成されためっき金属ポストと、
前記めっき金属ポスト上に形成された、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層と、
を有しており、
複数の前記めっき金属嵩上げ層の上面は、研磨によって高さを揃えられている。
図2(G)に示されるように、無電解めっきシード層8の、めっき金属嵩上げ層6で覆われずに露出している部分が、エッチングにより除去される。
図4(D)に示されるように、図2(G)におけると同様にして、無電解めっきシード層8の、めっき金属嵩上げ層6で覆われずに露出している部分が、エッチングにより除去される。
図6(C)に示されるように、被覆絶縁層3の上面上および開口3a内の無電解めっきシード層8上に、その無電解めっきシード層8を電極として、好ましくは電解めっきでめっき金属ポスト5の部分を含むめっき金属層が形成される。
2 導体層
2a 導体パッド
3 被覆絶縁層
3a 開口
4 バンプ
5 めっき金属ポスト
5A 小径めっき金属ポスト
5B 大径めっき金属ポスト
6 めっき金属嵩上げ層
6a 上端部
7 無電解めっき被膜
8 無電解めっきシ−ド層
9 ドライフィルムレジスト(DFR)
9a 開口
C1 メモリチップ
C2 CPUチップ
E1,E2,E3 半導体素子
P1 下側パッケージ基板
P2 上側パッケージ基板
P3 多層プリント配線板
P4 バンプ付きプリント配線板
Claims (7)
- 絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上および前記導体層上に形成された、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるバンプ付きプリント配線板において、
前記バンプは、
前記露出した導体パッド上に前記被覆絶縁層と同一もしくはそれより低い高さに形成されためっき金属ポストと、
前記めっき金属ポスト上に形成された、はんだよりも溶融温度の高い金属からなるめっき金属嵩上げ層と、
を有しており、
複数の前記めっき金属嵩上げ層の上面は、研磨によって高さを揃えられている。 - 請求項1記載のバンプ付きプリント配線板であって、
前記めっき金属ポストは銅で形成されている。 - 請求項1記載のバンプ付きプリント配線板であって、
前記めっき金属ポストは電解めっきで形成されたものである。 - 請求項1記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層は、ニッケルめっきで形成されている。 - 請求項1記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層は、無電解めっき層または電解めっき層である。 - 請求項1記載のバンプ付きプリント配線板であって、
前記めっき金属嵩上げ層の少なくとも上面は、パラジウムおよび/または金の無電解めっき被膜で被覆されている。 - 請求項1記載のバンプ付きプリント配線板であって、
前記被覆絶縁層と前記めっき金属嵩上げ層との間に無電解銅めっき膜が形成されている。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015002042A JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015002042A JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016127222A JP2016127222A (ja) | 2016-07-11 |
JP6473002B2 true JP6473002B2 (ja) | 2019-02-20 |
Family
ID=56359753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015002042A Active JP6473002B2 (ja) | 2015-01-08 | 2015-01-08 | バンプ付きプリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6473002B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7430481B2 (ja) * | 2018-05-31 | 2024-02-13 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
CN112289688B (zh) * | 2019-07-22 | 2024-05-07 | 盛合晶微半导体(江阴)有限公司 | 一种重新布线层的制备方法 |
JP7472484B2 (ja) | 2019-12-16 | 2024-04-23 | Toppanホールディングス株式会社 | 複合配線基板及び複合配線基板の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008228A (ja) * | 2001-06-22 | 2003-01-10 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
JP2004165573A (ja) * | 2002-11-15 | 2004-06-10 | Kyocera Corp | 配線基板の製造方法 |
JP2004200412A (ja) * | 2002-12-18 | 2004-07-15 | Kyocera Corp | 半田バンプ付き配線基板およびその製造方法 |
JP5279180B2 (ja) * | 2005-10-03 | 2013-09-04 | ローム株式会社 | 半導体装置 |
KR20100060968A (ko) * | 2008-11-28 | 2010-06-07 | 삼성전기주식회사 | 메탈 포스트를 구비한 기판 및 그 제조방법 |
US8835217B2 (en) * | 2010-12-22 | 2014-09-16 | Intel Corporation | Device packaging with substrates having embedded lines and metal defined pads |
-
2015
- 2015-01-08 JP JP2015002042A patent/JP6473002B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016127222A (ja) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5456103B2 (ja) | 配線基板及び半導体装置の製造方法 | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6687343B2 (ja) | 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法 | |
KR101131288B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI680701B (zh) | 配線基板及其製造方法 | |
JP2016076533A (ja) | バンプ付きプリント配線板およびその製造方法 | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
US8809692B2 (en) | Wiring board | |
US20080185711A1 (en) | Semiconductor package substrate | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2015026722A (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
JP2006237151A (ja) | 配線基板および半導体装置 | |
JP2017152536A (ja) | プリント配線板及びその製造方法 | |
US20160100482A1 (en) | Printed wiring board with metal post and method for manufacturing the same | |
JPWO2012102303A1 (ja) | 電子部品モジュールおよび電子部品素子 | |
JP6473002B2 (ja) | バンプ付きプリント配線板 | |
JP2016122776A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
US9373576B2 (en) | Flip chip pad geometry for an IC package substrate | |
JP2017045923A (ja) | バンプ付きプリント配線板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6473002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |