JP5370216B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5370216B2 JP5370216B2 JP2010047311A JP2010047311A JP5370216B2 JP 5370216 B2 JP5370216 B2 JP 5370216B2 JP 2010047311 A JP2010047311 A JP 2010047311A JP 2010047311 A JP2010047311 A JP 2010047311A JP 5370216 B2 JP5370216 B2 JP 5370216B2
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- semiconductor device
- film material
- upper layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に下層配線が接続された半導体装置の製造方法において、
前記基板の一方の面側に、基材を含有した樹脂のフィルム材を貼付するフィルム材貼付工程と、
前記下層配線の上方に対応する前記フィルム材に、前記下層配線を露出させるビアホールを形成するビアホール形成工程と、
前記ビアホールを介して前記下層配線と接続し、接続された前記下層配線より長い上層配線を前記フィルム材上に形成する上層配線形成工程と、
前記上層配線上に形成された半田端子を形成する半田端子形成工程と、
を備え、
前記フィルム材には、前記フィルム材貼付工程の前に、メッキ用金属膜が形成されていることを特徴としている。
前記フィルム材貼付工程は、前記基板の周囲を囲うフレームに前記フィルム材を貼付する工程を含むことが好ましい。
前記フィルム材貼付工程の前に、前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えてもよい。
前記上層配線形成工程は、前記ビアホール内と前記フィルム材上にメッキを施す工程を含み、前記フィルム材上の前記メッキ部分をパターニングすることにより、前記上層配線を形成してもよい。
前記フィルム材上にインダクタ素子を形成するインダクタ形成工程を備えていてもよい。
前記上層配線は、前記フィルム材に形成されたビアホール内のコンタクト部と、前記フィルム材上のランド部と、を有していることが好ましい。
前記接続端子と、前記下層配線を介して前記接続端子に接続された前記上層配線の前記ランド部と、前記上層配線に接続された前記半田端子とは、平面視して重ならないことが好ましい。
前記上層配線と前記半田端子との接続領域の周囲に保護絶縁膜が設けられていることが好ましい。
図1は、本発明の実施形態1に係る半導体装置1Aを示す平面図であり、配線(17、21)を視認可能に図示した説明図である。図2は、図1のII−II線における断面図である。
半導体装置1Aは、図1、図2に示すように、基板15の表面に下層配線17、上層配線21、半田端子23等を形成してなる。
基板15は、図2に示すように、半導体デバイスウェハ10に下地絶縁膜14が積層されてなる。
半導体デバイスウェハ10は、図2に示すように、シリコン等からなる半導体基板11と、金属等の導電性材料からなる複数の接続パッド(接続端子)12と、酸化シリコン等の絶縁性材料からなるパッシベーション膜13等を備えている。
下地絶縁膜14には、接続パッド12を露出させる開口14aが設けられている。開口14aは例えばレーザにより形成することができる。図2に示すように、下地絶縁膜14の開口14aはパッシベーション膜13の開口13aよりも小さく、開口14aの外周部で接続パッド12と下地絶縁膜14とが密着している。
電解めっき用シード層16は、銅等の金属を含み、下地絶縁膜14の表面の一部及び開口14aから露出した接続パッド12の上部に形成されている。電解めっき用シード層16は、200nm〜2000nmの厚さが好ましい。電解めっき用シード層16の一端部は、開口13aと開口14aを通じて接続パッド12に接続されている。
電解めっき用シード層16の表面には銅等の導電性材料からなる主層17が形成されている。主層17は1μm〜10μmの厚さが好ましい。下層配線27の一端部27aは、接続パッド12上に位置し、接続パッド12に接続されている。
接着剤層18は、例えば、エポキシ系の材料からなる接着剤が硬化してなり、フィルム材19を半導体デバイスウェハ10(基板15)に接着している。
フィルム材19は、例えば、ガラス繊維からなる布、シリカフィラー、アラミド繊維等のいずれかの低膨張率の基材を含有した、エポキシ系樹脂或いはポリイミド系樹脂のフィルム材である。フィルム材19は、10μmより厚く、例えば30μm〜50μmの厚さを有している。
また、フィルム材19の熱膨張率は、例えば6[ppm/℃]であり、半導体基板11を構成するシリコンの熱膨張率に近似した或いは同じ値を有している。フィルム材19の熱膨張率は、含有する低熱膨張率の添加材であるガラス繊維の割合等を調整することによって所望する値に調整されている。
このフィルム材19と接着剤層18には、下層配線27を露出させるビアホール20aが形成されている。
フィルム材19の表面の一部には、コンタクト部20の上端に一端部21aが接続された上層配線21のランド部が形成されている。この上層配線21のランド部は、銅等の導電性材料からなり、コンタクト部20と一体に形成されている。なお、フィルム材19上の上層配線21の厚みは、例えば、10μm〜25μmであり、好ましくは10μm〜15μmである。
上層配線21は、当該上層配線21に接続される下層配線27よりも長いことが好ましく、図1に示すように、半導体装置1Aにおいて、上層配線21は対応する下層配線27より長く形成されている。つまり、接続パッド12と半田端子23を繋ぐ電流経路において、上層配線21の方が下層配線27より長い経路を占めるようになっている。上層配線21が下層配線27より長い経路を占めることによって、半導体基板11から比較的離間した位置に配される電流経路の割合をより高くすることができる。
なお、各上層配線21がフィルム材19上を引き回される配線形状は、対応する電流経路の両端となる各接続パッド12と各半田端子23の配置に応じて異なる。同様に下層配線27の配線形状も、対応する各接続パッド12と各半田端子23の配置に応じて異なってもよい。
保護絶縁膜9の開口9a内の上層配線21の他端部21bの表面には、拡散抑制層22が形成されている。この拡散抑制層22を介して上層配線21の他端部21bを被覆する半田端子23が設けられている。
このように、上層配線21は下層配線27より、接着剤層18とフィルム材19の厚み分、半導体基板11から離間しているので、上層配線21や半田端子23は下層配線27よりも半導体基板11と電気的に干渉しにくい構造になっている。
半田端子23は、上層配線21の他端部21b側に設けられており、上層配線21の一端部21a側にコンタクト部20が設けられているので、半田端子23とコンタクト部20とは上層配線21の延在方向にずれたオフセット配置になっている。そして、半田端子23と接続パッド12とは下層配線27の延在方向にずれたオフセット配置になっている。つまり、平面視して半田端子23は、接続パッド12やコンタクト部20と重ならない配置に設定されている。このため、半田端子23が外部の回路基板の配線端子と接合するために熱圧着するときの応力は、接続パッド12やコンタクト部20よりも半田端子23直下のフィルム材19及び接着剤層18にかかるため、接続パッド12やコンタクト部20での荷重負担を軽減することができる。またフィルム材19は熱膨張率が十分低いので、経時的に半導体装置1Aが高温や低温雰囲気に曝されても、フィルム材19の膨張、収縮が小さいため、半導体基板11の反りを抑えることができる。
なお、上層配線21の表面に生じるSn拡散層は3μm〜5μm程度であるので、上層配線21の厚みを10μm〜15μmあるいはそれ以上の厚みに形成することによって、Sn拡散による影響を殆どないものとすることができる。この場合、Sn拡散を抑制する必要がないので、図16の半導体装置1Aaに示すように、拡散抑制層22を設けなくてもよい。
その後、図4に示すように、再配線レジストを除去し、さらに主層17が形成されていない部分の電解めっき用シード層16を除去することで下層配線27が完成する。なお、このとき主層17の一部もエッチングされるが、主層17は電解めっき用シード層16と比較して充分に厚いため影響はない。
また、主層17と同じ材料、同一製造プロセスで、基板15上にアライメントマーク30を形成している。
基板15の下層配線27がフィルム材19の未硬化の接着剤18aが塗布されている面に対向するように基板15を搬送する。ここでフィルム材19には、基板15(半導体デバイスウェハ10)のアライメントマーク30に対応する位置に、あらかじめアライメント用開口部31が形成されている。このアライメント用開口部31は、アライメントマーク30に比べて十分に大きい数mmの口径を有しており、基板15に対するフィルム材19のアライメント精度は要求されないようになっている。搬送された基板15のアライメントマーク30がこのアライメント用開口部31から視認することによって相対的な位置合わせを行う。位置合わせ後、フィルム材19及び基板15の少なくとも一方を移動して、フィルム材19の接着剤18aを基板15に貼付する。
引き続き、図6〜図8に示すように、基板15(半導体デバイスウェハ10)の周囲を囲う位置に配された、基板15を搬送する治具である金属製のフレーム40及びフィルム材19の少なくとも一方を移動して、貼付された基板15の周囲で一部露出した接着剤18aをフレーム40に貼付する。図8は、図7の矢印VIII方向からの矢視図である。
この接着剤18aが熱硬化性樹脂である場合、熱硬化することで接着剤層18になる。
そして、接着剤層18は、基板15にフィルム材19を取り付けるばかりでなく、中央において基板15を固定し、基板15の外周においてフレーム40に固定することで、薄型化された基板15をフレーム40と一体的に取り扱うことが可能になる。つまり、基板15のみでは薄すぎて、後工程で例えば基板15の周縁等を接触によって損傷しやすくまた変形により取り扱いにくいことがあるが、薄型化された基板15が接着剤層18を介してフレーム40に固定されていることで、基板15をフレーム40ごと取り扱うことができ、基板15を保護しながら基板15の搬送や基板15に対する加工を容易に行なうことができるようになる。
また、ここで熱硬化する構成は接着剤層18のみであり、接着剤層18は、フィルム材19に比べて極めて薄く形成されているので接着剤18aが熱硬化する際に、接着剤18aが硬化収縮による応力は小さく、また基板15の周囲の外では、剛直なフレーム40が接着剤18aを固定しているため、基板15の下面に位置する接着剤18aの収縮を抑え、ひいては収縮の応力による基板15の反りを抑える。なお接着剤層18は、フィルム材19と基板15との接着も兼ねているので効率よく製造することができる。
なお、フィルム材19にビアホール20aを形成する場合、CO2レーザによるレーザビア加工が好ましい。また、このとき下層配線27の一部にもレーザが当たるが、下層配線27は1〜12μm程度の充分な厚みを有しているので、下層配線27にはレーザビア加工による影響はない。
なお、予めフィルム材19の上面にメッキ用金属膜25を設けずに、メッキ用金属膜25のないフィルム材19にビアホール20aを形成した後、無電解メッキによりビアホール20a内からフィルム材19上にわたって連続した銅製のシード層を形成してもよい。そして、そのシード層を用いる電解めっきにより厚膜金属層26を形成するようにしてもよい。
なお、上層配線21となる厚膜金属層26のエッチングによるパターニングで形成することに限定されない。例えば、図9に示すビアホール20a内に無電解めっきで銅メッキを形成し、この銅メッキをフィルム材19上のメッキ用金属膜25と一体化した後、フィルム材19(メッキ用金属膜25)上で上層配線21を形成しない位置にレジストマスクを設け、銅メッキ及びメッキ用金属膜25をシード層とする電解めっきによりレジストマスクが形成されていない部分に銅メッキを施してと上層配線21のコンタクト部20と、ランド部となる部位を形成する。その後、レジストマスクを除去し、さらに上層配線21のランド部が形成されていない部分のメッキ用金属膜25をソフトエッチングにより除去して、互いに分離された各上層配線21のランド部を形成してもよい。
次に、図14に示すように、拡散抑制層22を介して上層配線21を被覆する略球形状の半田端子23を形成する。この半田端子23を形成する際に、拡散抑制層22内にニッケルメッキ部分が残っていれば、拡散抑制層22における金メッキ部分は半田端子23中に拡散してもよい。
ここで、上層配線21は下層配線27より、接着剤層18とフィルム材19の厚み分、半導体基板11から離間しているので、上層配線21は下層配線27よりも半導体基板11と電気的に干渉しにくくなっている。
つまり、電流経路となる配線中、上層配線21の割合を高くすることによって、半導体装置1Aの配線(下層配線27及び上層配線21)と半導体基板11との電気的干渉を低減することができる。
特に、半導体基板11と上層配線21の間に配設されているフィルム材19の膜厚は少なくとも10μmあり、接着剤層18及びフィルム材19の総厚が10μm以上あるので、半導体装置1Aの配線に関する電気的干渉を大幅に低減することができる。
なお、上層配線21が下層配線27よりも必ずしも長くなくてよい。接続パッド12と半田端子23を繋ぐ配線中、半導体基板11から離間した配置の上層配線21が含まれていれば、その上層配線21の割合に応じて半導体基板11との電気的干渉を低減することができる。
具体的に、図17、図18に示すように、半導体装置1Bにおける下地絶縁膜14上には、下層配線27とは異なる下層配線271,272が接続パッド12に接続されて設けられている。下地絶縁膜14上の下層配線271,272は、上層配線21と異なる層に形成されているので、下層配線271,272と上層配線21は立体交差する配線パターンが可能になっている。
例えば、従来技術(例えば、特許第3871609号公報)のように、接続パッド12と半田端子23を繋ぐ電流経路が下層配線27のみである場合、下地絶縁膜14上に下層配線27が混み合ってしまい、各下層配線27が交差しないように配線パターンを設計しなければならない制約があった。
これに対し、半導体装置1Bのように、電流経路を下層配線27と上層配線21を組み合わせて構成することによれば、他の下層配線271,272と上層配線21を立体交差させるなど配線パターンの自由度が高くなるので、好適に半導体装置を製造することができる。
なお図19の半導体装置1Bbに示すように、拡散抑制層22を設けなくてもよい。
例えば、図20に示す半導体装置1Cにおける、図中右側の半田端子23に対する配線構造のように、コンタクト部20の上端にランド部の一端部21aが接続されたランド部の他端部21bを、接続パッド12の上方に配するように外層配線21を形成すれば、接続パッド12の上方に半田端子23を設けることができる。
このように、半田端子23を任意の位置に設けることが可能になる。
また、薄型化された基板15は、フィルム材19に貼付されてフレーム40に固定されて、そのフレーム40ごと取り扱うことができるので、基板15の搬送や基板15に対する加工を容易に行なうことができ、半導体装置1Aを好適に製造することができる。
特に、半田端子23とコンタクト部20とは上層配線21の延在方向にずれたオフセット配置になっており、半田端子23はフィルム材19の上方に配されているので、半導体装置1Aにおける半田端子23の近傍にかかる応力は、フィルム材19により緩和することができる。また、下地絶縁膜14や保護絶縁膜9の膜厚に比べて、外層配線21は十分な長さを有し可撓性を有するので、半田端子23の近傍にかかる応力は、外層配線21の変形により緩和することができる。つまり、半田端子23と外層配線21の近傍にかかる応力は好適に緩和されるので、上層配線21と半田端子23は破断しにくく半導体装置1Aの製品安定性が向上する。
なお図21の半導体装置1Ccに示すように、拡散抑制層22を設けなくてもよい。
次に、本発明の実施形態2に係る半導体装置について説明する。なお、実施形態1と同様の構成については、同符号を付して説明を割愛する。
半導体装置1Dにおいても、実施形態1の半導体装置1Aと同様に、接続パッド12と半田端子23を繋ぐ電流経路をなす配線中、上層配線21が占める割合を高くすることによって、下地絶縁膜14上に下層配線27のない領域を確保し、その領域をインダクタ領域Rとしている。
インダクタ素子50は、金属等の導電性材料が巻回された構造を有する電気素子であり、外周端となる端部50aと、内周端となる端部50bを有している。インダクタ素子50の両方の端部50a、50bは、それぞれ半導体基板11の表面に形成されている接続パッド12に接続されている。具体的にはインダクタ素子50の端部50aは、ビアホール20aに設けられており、ビアホール20aで露出された下層配線27の他端部27bと接続されている。下層配線27の一端部27aは、開口13a及び開口14aを介して接続パッド12に接続されている。インダクタ素子50の端部50bは、他のビアホール20aに設けられており、ビアホール20aで露出された下層配線27の端子27cと接続されている。端子27cは、他の開口13a及び他の開口14aを介して他の接続パッド12に接続されている。
このインダクタ素子50は、例えば、上層配線21と同じ材料、同じ工程で形成される。
例えば、接続パッド12と半田端子23を繋ぐ電流経路が、従来技術(例えば、特許第3871609号公報)のように下層配線27のみである場合、下地絶縁膜14上のインダクタ素子50を避けるように配線パターンを設計しなければならず、その配線パターンに制約があるうえに配線が混み合ったものになってしまうことがある。
これに対し、本実施形態2の半導体装置1Dのように、電流経路を下層配線27と上層配線21を組み合わせて構成することによれば、配線パターンの自由度が高くなるとともに、下地絶縁膜14の上方にインダクタ領域Rを確保することができるので、好適にインダクタ素子50を設けることが可能になる。
なお、インダクタ素子50は、例えば、保護絶縁膜9上のように、フィルム材19より上方に形成されていれば、上層配線21と同じ材料で形成されることに限らなくてもよい。
上記実施形態においても必要に応じて拡散抑制層を設けてよい。
9 保護絶縁膜
9a 開口
10 半導体デバイスウェハ
11 半導体基板
12 接続パッド(接続端子)
13 パッシベーション膜
14 下地絶縁膜
15 基板
16 電解めっき用シード層
18 接着剤層
19 フィルム材
20a ビアホール
21 上層配線
21a 一端部
21b 他端部
22 拡散抑制層
23 半田端子
25 メッキ用金属膜
26 厚膜金属層
27 下層配線
27a 一端部
27b 他端部
40 フレーム
50 インダクタ素子
50a 端部
271,272 下層配線
Claims (8)
- 半導体基板及び前記半導体基板の一方の面に形成された複数の接続端子を備えた基板の前記接続端子に下層配線が接続された半導体装置の製造方法において、
前記基板の一方の面側に、基材を含有した樹脂のフィルム材を貼付するフィルム材貼付工程と、
前記下層配線の上方に対応する前記フィルム材に、前記下層配線を露出させるビアホールを形成するビアホール形成工程と、
前記ビアホールを介して前記下層配線と接続し、接続された前記下層配線より長い上層配線を前記フィルム材上に形成する上層配線形成工程と、
前記上層配線上に形成された半田端子を形成する半田端子形成工程と、
を備え、
前記フィルム材には、前記フィルム材貼付工程の前に、メッキ用金属膜が形成されていることを特徴とする半導体装置の製造方法。 - 前記フィルム材貼付工程は、前記基板の周囲を囲うフレームに前記フィルム材を貼付する工程を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記フィルム材貼付工程の前に、前記半導体基板の裏面を研削して、その厚みを薄くする基板薄型化工程を備えることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 前記上層配線形成工程は、前記ビアホール内と前記フィルム材上にメッキを施す工程を含み、前記フィルム材上の前記メッキ部分をパターニングすることにより、前記上層配線を形成することを特徴とする請求項1〜3の何れか一項に記載の半導体装置の製造方法。
- 前記フィルム材上にインダクタ素子を形成するインダクタ形成工程を備えることを特徴とする請求項1〜4の何れか一項に記載の半導体装置の製造方法。
- 前記上層配線は、前記フィルム材に形成されたビアホール内のコンタクト部と、前記フィルム材上のランド部と、を有することを特徴とする請求項1〜5の何れか一項に記載の半導体装置の製造方法。
- 前記接続端子と、前記下層配線を介して前記接続端子に接続された前記上層配線の前記ランド部と、前記上層配線に接続された前記半田端子とは、平面視して重ならないことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記上層配線と前記半田端子との接続領域の周囲に保護絶縁膜が設けられていることを特徴とする請求項1〜7の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047311A JP5370216B2 (ja) | 2010-03-04 | 2010-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010047311A JP5370216B2 (ja) | 2010-03-04 | 2010-03-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181859A JP2011181859A (ja) | 2011-09-15 |
JP5370216B2 true JP5370216B2 (ja) | 2013-12-18 |
Family
ID=44693031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010047311A Expired - Fee Related JP5370216B2 (ja) | 2010-03-04 | 2010-03-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5370216B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013179767A1 (ja) | 2012-05-30 | 2013-12-05 | オリンパス株式会社 | 撮像装置の製造方法および半導体装置の製造方法 |
WO2024004876A1 (ja) * | 2022-06-30 | 2024-01-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体素子および積層構造体 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323604A (ja) * | 1999-05-10 | 2000-11-24 | Hitachi Ltd | 半導体装置とその製造方法、およびこれを用いた電子機器 |
JP2006041357A (ja) * | 2004-07-29 | 2006-02-09 | Fujikura Ltd | 半導体装置およびその製造方法 |
JP2007109762A (ja) * | 2005-10-12 | 2007-04-26 | Seiko Epson Corp | 半導体装置の製造方法 |
JP4519762B2 (ja) * | 2005-11-21 | 2010-08-04 | リンテック株式会社 | 樹脂封止型半導体装置の製造方法 |
JP2007288038A (ja) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | 半導体装置 |
JP2008177290A (ja) * | 2007-01-17 | 2008-07-31 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP5543063B2 (ja) * | 2007-12-27 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
-
2010
- 2010-03-04 JP JP2010047311A patent/JP5370216B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011181859A (ja) | 2011-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI660477B (zh) | 半導體封裝及其製造方法 | |
KR102673994B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US7727862B2 (en) | Semiconductor device including semiconductor constituent and manufacturing method thereof | |
KR101084924B1 (ko) | 반도체 장치 및 그 제조방법 | |
US20090001570A1 (en) | Electronic device and method of manufacturing the same | |
JP4379102B2 (ja) | 半導体装置の製造方法 | |
JP2010278040A (ja) | 半導体装置の製造方法および半導体装置 | |
US20100178737A1 (en) | Semiconductor IC and Its Manufacturing Method, and Module with Embedded Semiconductor IC and Its Manufacturing Method | |
JP2004193497A (ja) | チップサイズパッケージおよびその製造方法 | |
JP2015056458A (ja) | 半導体装置 | |
JP5296636B2 (ja) | 半導体パッケージの製造方法 | |
JP5877673B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
KR20040016399A (ko) | 반도체용 칩 사이즈 패키지형 패키지의 제조 방법 | |
JP5370216B2 (ja) | 半導体装置の製造方法 | |
KR20080111391A (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
KR101605610B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
JP4619308B2 (ja) | 半導体装置の製造方法及び支持テープ | |
JP5633096B2 (ja) | 半導体パッケージ | |
JP5370217B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6216157B2 (ja) | 電子部品装置及びその製造方法 | |
JP5565000B2 (ja) | 半導体装置の製造方法 | |
JP5393649B2 (ja) | 半導体装置の製造方法 | |
JP2011181858A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018148148A (ja) | 電子機器および電子機器の製造方法 | |
KR20030086192A (ko) | 개량된 와이어-접합된 칩 온 보드 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120926 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5370216 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |