以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。なお、寸法、材料、チャネル数などは本実施形態に限定される訳ではなく、適宜変更可能である。
図1〜図4に示されるように、本実施形態の光電気混載モジュール1は、マザーボード61(母基板)、マザーボード61上に設けられた3つのソケット71、各ソケット71上にそれぞれ接続された光導波路付き配線基板10(以下「配線基板10」という)、及び、複数の光コネクタ91等を備える。本実施形態では、配線基板10が、パッド48にピン49が取り付けられたピングリッドアレイ(PGA)タイプの半導体パッケージであり、ソケット71もピングリッドアレイ用のものとなっている。しかし、配線基板10が、ピン49が取り付けられないランドグリッドアレイ(LGA)タイプの半導体パッケージであったとしても、ソケット71を用いることができる。この場合、パッド48は、ピンアレイ(図示略)を介してソケット71の導体柱75に接続される。
本実施形態のマザーボード61は、上面62及び下面63を有する平面視略矩形状の板状部材である。図3に示されるように、マザーボード61を構成する基板本体69は、樹脂絶縁層64と金属導体層65とによって構成されている。樹脂絶縁層64は、例えば、厚さ約30μmであって、連続多孔質PTFEにエポキシ樹脂を含浸させた樹脂−樹脂複合材料や、シリカ粒子などの充填材を含んだエポキシ樹脂などの各種絶縁シートからなる。
樹脂絶縁層64における複数箇所には、樹脂絶縁層64の厚さ方向に貫通する内部導通用のスルーホール部66が形成されている。そして、これらのスルーホール部66は、層の異なる金属導体層65を電気的に接続する役割を果たしている。また、マザーボード61の上面62において各々のスルーホール部66の上端面がある位置には、パッド67が配置されている。
図2,図3に示されるように、ソケット71は、略矩形平板状をなし、上面73及び下面74を有している。ソケット71には、上面73及び下面74間を貫通する複数の導体柱75が形成されている。各導体柱75の下端面には、略半球状のはんだバンプ72が設けられている。これらのはんだバンプ72は、マザーボード61側のパッド67に接続されている。また、ソケット71の上面73側には、光コネクタ91を収容するためのコネクタ収容凹部76が設けられている。
図1〜図4に示されるように、配線基板10は、主面12及びその反対側に位置する裏面13を有し、縦50.0mm×横50.0mm×厚さ0.4mm(400μm)の正方形板状をなしている。また、配線基板10は、ガラスエポキシからなる略矩形板状のコア基板14を有するとともに、コア主面15(図4では上面)上に第1ビルドアップ層31を有し、コア裏面16(図4では下面)上に第2ビルドアップ層32を有するビルドアップ多層配線基板である。
図4に示されるように、コア基板14における複数箇所には、コア主面15及びコア裏面16を貫通するスルーホール導体17が形成されている。これらのスルーホール導体17は、コア基板14のコア主面15側とコア裏面16側とを接続導通している。なお、スルーホール導体17の内部は、例えばエポキシ樹脂などの閉塞体18で埋められている。そして、スルーホール導体17における開口部には銅めっき層からなる蓋状導体19が形成され、その結果スルーホール導体17が塞がれている。また、コア基板14のコア主面15及びコア裏面16においてスルーホール導体17が存在しない箇所には、銅めっき層からなる配線パターン(図示略)が形成されている。
第2ビルドアップ層32は、銅からなる2層の金属配線層42と、熱硬化性樹脂(例えばエポキシ樹脂)からなる2層の樹脂絶縁層34とを交互に積層した構造を有している。また、各樹脂絶縁層34における複数箇所には、金属配線層42に接続される内層接続ビア導体47が銅めっきによって形成されている。また、第2層の樹脂絶縁層34の下面上における複数箇所には、金属配線層42に電気的に接続されるパッド48(PGA用パッド)が形成されている。さらに、第2層の樹脂絶縁層34の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、パッド48を露出させる開口部40が形成されている。パッド48の表面上には、ソケット実装用の複数のピン49がはんだ付けによって接合されている。そして、各ピン49により、配線基板10はソケット71上に接続される。
図4に示されるように、第1ビルドアップ層31は、上述した第2ビルドアップ層32とほぼ同じ構造を有している。即ち、第1ビルドアップ層31は、銅からなる2層の金属配線層42と、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層33とを交互に積層した構造を有している。また、各樹脂絶縁層33における複数箇所には、金属配線層42に接続される内層接続ビア導体43が銅めっきによって形成されている。
また、第2層の樹脂絶縁層33の表面上には、複数のCPU接続用端子(図示略)と複数のドライバIC接続用端子57とが形成されている。各CPU接続用端子は、配線基板10の主面12側(具体的には、第2層の樹脂絶縁層33の表面上)において基板中央部となる領域に配置されている。各ドライバIC接続用端子57は、配線基板10の主面12側において各CPU接続用端子よりも基板外周側となる領域に配置されている。また、第2層の樹脂絶縁層33の表面上には、各CPU接続用端子と各ドライバIC接続用端子57とをつなぐ第1配線パターン58が形成されている。なお、配線基板10の主面12において各CPU接続用端子及び各ドライバIC接続用端子57が属する領域には、半導体集積回路素子搭載領域23が設定される。
図4に示されるように、第2層の樹脂絶縁層33の表面上には、複数の光素子接続用端子55が形成されている。各光素子接続用端子55は、配線基板10の主面12側において各ドライバIC接続用端子57よりも基板外周側となる領域、即ち、半導体集積回路素子搭載領域23よりも基板外周側となる領域に配置されている。また、第2層の樹脂絶縁層33の表面上には、各ドライバIC接続用端子57と各光素子接続用端子55とをつなぐ第2配線パターン59が形成されている。
さらに、第2層の樹脂絶縁層33の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55を露出させる開口部46が形成されている。そして、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55の表面上には、それぞれ表面側はんだバンプ45が配設されている。
図1〜図3に示されるように、CPU接続用端子の表面上に配設された各表面側はんだバンプ45には、半導体集積回路素子であるICチップ21(CPU)が接合されている。MPUとしての機能を有するICチップ21は、縦10.0mm×横7.5mm×厚さ0.7mmの矩形板状をなしている。ICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の素子側端子(図示略)が格子状に設けられている。
図4に示されるように、光素子接続用端子55の表面上に配設された各表面側はんだバンプ45には、光素子(発光素子)の一種であるVCSEL24が、発光面を下方(配線基板10側)に向けた状態で接合されている。本実施形態のVCSEL24は、縦3.0mm×横0.25mmの略矩形平板状をなしている。このVCSEL24は、同VCSEL24の長手方向に沿って一列に並べられた複数(ここでは12個)の発光部25を発光面内に有している。これらの発光部25は、配線基板10の主面12に対して直交する方向(即ち、図4において下方向)に、所定波長のレーザー光(光信号)を出射するようになっている。また、VCSEL24の有する複数の端子29は、各表面側はんだバンプ45にそれぞれ接合されている。
さらに、ドライバIC接続用端子57の表面上に配設された各表面側はんだバンプ45には、VCSEL24を駆動するための半導体集積回路素子であるドライバIC22が接合されている。このドライバIC22は、配線基板10の主面12においてVCSEL24の近傍に配置されている。本実施形態のドライバIC22は、縦3.5mm×横2.5mmの略矩形平板状をなしている。このドライバIC22の下面側表層には、図示しない回路素子が形成されている。また、ドライバIC22の有する複数の端子28は、各表面側はんだバンプ45にそれぞれ接合されている。従って、ドライバIC22とVCSEL24とが、第2配線パターン59などを介して電気的に接続される。
なお、図2において右側にある配線基板10の主面12にも、複数の表面側はんだバンプ45が形成されている。各表面側はんだバンプ45には、光素子(受光素子)の一種であるフォトダイオード27が、受光面を下方(配線基板10側)に向けた状態で接合されている。本実施形態のフォトダイオード27は、縦3.0mm×横0.25mmの略矩形平板状をなしている。このフォトダイオード27は、同フォトダイオード27の長手方向に沿って一列に並べられた複数(ここでは12個)の受光部(図示略)を受光面内に有している。従って、これらの受光部は、図2の下側から上側に向かうレーザー光(光信号)を受けやすい構成となっている。
また、配線基板10の主面12においてフォトダイオード27の近傍には、フォトダイオード27から出力される光電流を増幅する半導体集積回路素子であるレシーバIC26が配置されている。本実施形態のレシーバIC26は、縦3.5mm×横2.5mmの略矩形平板状をなしている。このレシーバIC26の下面側表層には、図示しない回路素子が形成されている。また、レシーバIC26の有する複数の端子(図示略)は、各表面側はんだバンプ45にそれぞれ接合されている。従って、フォトダイオード27とレシーバIC26とが、配線パターン(図示略)などを介して電気的に接続される。
図3,図4に示されるように、配線基板10における複数の箇所(1つの配線基板10につき8箇所)には、2つで1組となる位置決め用ガイド孔51が形成されている。各位置決め用ガイド孔51は、断面円形状かつ等断面形状であって、配線基板10の主面12及び裏面13を貫通している。本実施形態の場合、各位置決め用ガイド孔51の直径は約0.7mmに設定されている。各位置決め用ガイド孔51には、断面円形状のガイドピン52の上端部が嵌入可能になっている。位置決め用ガイド孔51にガイドピン52が嵌入された場合、ガイドピン52の両端部は、配線基板10の主面12側及び裏面13側にそれぞれ突出するようになっている。なお、これらのガイドピン52は、ステンレス鋼からなり、軸線方向に対して垂直な平坦面を両端部に備えている。本実施形態において具体的には、JIS C 5981に規定するガイドピン「CNF125A−21」(直径0.699mm)を使用している。即ち、ガイドピン52の直径は、位置決め用ガイド孔51とほぼ同径に設定されている。
図3,図4に示されるように、配線基板10の主面12側は金属製リッド11で覆われている。なお、ガイドピン52の主面側端部は、配線基板10の主面12側にてVCSEL24よりも高く突出し、金属製リッド11の内面に当接している。
また、配線基板10において半導体集積回路素子搭載領域23よりも基板外周側となる領域には、複数の光導波路用孔80が形成されている。各光導波路用孔80は、基板厚さ方向に沿って延びており、配線基板10の主面12及び裏面13を貫通している。本実施形態の場合、光導波路用孔80は、断面円形状かつ等断面形状をなし、発光素子用のものでは直径が50μm、受光素子用のものでは直径が80μmに設定されている。また、各光導波路用孔80は、内周面に凹凸81(図6,図7参照)を有し、内周面の算術平均粗さ(Ra)が0.13μmの加工孔である。
図3,図4に示されるように、各光導波路用孔80内には、光導波路82がそれぞれ形成されている。各光導波路82は、コア83及びそれを取り囲むクラッド84を有している。なお、実質的にコア83は光信号が伝搬する光路となる。光路となるコア83の本数は、VCSEL24の発光部25の数、及び、フォトダイオード27の受光部の数と同じく12であって、それらは直線的にかつ互いに平行に延びるように形成されている。
本実施形態の場合、コア83及びクラッド84は、屈折率が異なる透明樹脂により形成されている。具体的に言うと、コア83は、屈折率が1.570のエポキシ樹脂(ヘンケル社製 ロックタイト3335)によって形成され、クラッド84は、屈折率が1.410のシリコーン樹脂(東レ・ダウコーニング株式会社製 EG−6301)によって形成されている。即ち、クラッド84の屈折率は、コア83の屈折率よりも小さくなっている。そして、コア83及びクラッド84の比屈折率差は、{(コア83の屈折率)−(クラッド84の屈折率)}/(コア83の屈折率)から算出され、本実施形態では10.2%となっている。
なお、コア83及びクラッド84の屈折率は以下のように測定される。まず、ガラス板(図示略)の表面に対してクロム(Cr)のスパッタリングを行うことにより、クロムミラーを作成する。次に、スピンコートやスクリーン印刷などの従来周知の成膜方法を用いて、コア83を形成するための透明樹脂やクラッド84を形成するための透明樹脂をクロムミラー上に塗布し、硬化させる。なお、透明樹脂を硬化させる方法としては、紫外線の照射や加熱処理などが挙げられるが、実際の配線基板10を製造する際の硬化条件と透明樹脂の材料とに合わせた方法で適宜硬化させることが好ましい。そして、透明樹脂の硬化後、クロムミラーを複数個の測定用サンプル(縦25mm、横8mm)に分割する。その後、多波長アッベ屈折計(株式会社アタゴ製 DR−M2)を用いて波長850nmにおける測定用サンプルの屈折率を測定すれば、コア83やクラッド84の屈折率が測定される。
図4に示されるように、クラッド84は、光導波路用孔80にペースト状のクラッド材85(図6参照)を充填しかつ硬化させることにより形成されたものである。クラッド84は、凹凸81を被覆する厚さ(約5μm)で形成されている。そして、クラッド84の中心部は、クラッド84の上端面(配線基板10の主面12側端面)及び下端面(配線基板10の裏面13側端面)を貫通するコア用孔86(図6参照)となっている。なお、クラッド84は、外径が50μm、(コア用孔86の)内径が40μm、内周面の算術平均粗さ(Ra)が0.06μmに設定されている。即ち、クラッド84の内周面の算術平均粗さ(Ra)は、光導波路用孔80の内周面の算術平均粗さ(Ra)よりも小さくなっている。また、コア83は、コア用孔86内にペースト状のコア材87(図7参照)を充填しかつ硬化させることにより形成されたものである。コア83は、直径が40μmに設定されている。なお、コア材87及びクラッド材85は、クラッド材85の硬化物からなるシート88上にコア材87を未硬化状態で滴下したときの接触角θ1(図10参照)が69°となるような組み合わせとなっている。
図1〜図4に示されるように、各光コネクタ91は、ソケット71のコネクタ収容凹部76内に収容されている。本実施形態の光コネクタ91は、上側ハウジング96及び下側ハウジング97によって構成されており、縦8mm×横15mm×厚さ2.5mmの略矩形平板状をなしている。上側ハウジング96には、光導波路82のコア83を伝搬する光信号を通過させるためのスリット98が形成されている。一方、下側ハウジング97には、光ファイバ嵌合溝99が形成されている。光ファイバ嵌合溝99内には、光信号が伝搬する光路となる光ファイバ92の先端部が嵌合されている。また、光コネクタ91は、光路内を伝搬する光の進路を変換する光路変換部93を有している。光路変換部93は、光ファイバ嵌合溝99の内底面である光ファイバ設置面94に対して約45°の角度を有する傾斜面となっていて、その傾斜面には光を全反射可能な金属からなる薄膜が蒸着されている。その結果、光を90°の角度で反射する光路変換部93が構成される。なお、本実施形態の光コネクタ91には、例えばJPCA(社団法人 日本電子回路工業会)規格のPTコネクタを使用することができる。また、光ファイバ92を光ファイバ嵌合溝99に嵌合する代わりに、45°の傾斜面を有するマルチチャネルの光導波路を使用してもよい。この場合、傾斜面の他方が空気であれば、金属薄膜を蒸着しなくても光を90°の角度で反射できるため、薄膜の有無を適宜選択することができる。
図3,図4に示されるように、光コネクタ91には、円形状をなすガイド孔95が2箇所に貫通形成されている。これらのガイド孔95は、ガイドピン52の大きさに対応して直径約0.7mmに設定されている。そして、各ガイド孔95には、配線基板10の裏面13側から突出する各ガイドピン52が嵌入可能になっている。なお、ガイド孔95に対してガイドピン52が嵌入された場合、光コネクタ91と光導波路82とが位置合わせされた状態で固定される。ここで「位置合わせされた状態で固定」とは、具体的には、各光ファイバ92の光軸と光導波路82の各コア83の光軸とが合った状態で、光コネクタ91が支持固定されていることをいう。
このように構成された光電気混載モジュール1の一般的な動作について簡単に述べる。
VCSEL24及びフォトダイオード27は、マザーボード61の金属導体層65や配線基板10の金属配線層42などを介した電力供給により、動作可能な状態となる。配線基板10上のドライバIC22からVCSEL24に電気信号が出力されると、VCSEL24は入力した電気信号を光信号(レーザー光)に変換した後、その光信号を光コネクタ91内にある光路変換部93に向けて、発光部25から出射する。発光部25から出射したレーザー光は、光導波路82のコア83内を進行し、光コネクタ91のスリット98を通過して光路変換部93に入射する。光路変換部93に入射したレーザー光は、そこで進行方向を90°変更する。このため、レーザー光は、光ファイバ92を通過して別の配線基板10の光導波路82の上面側から出射し、さらにフォトダイオード27の受光部に入射する。フォトダイオード27は、受光したレーザー光を電気信号に変換し、変換した電気信号をレシーバIC26に出力する。
次に、上記構成の光電気混載モジュール1の製造方法を説明する。
まず、配線基板10を従来周知の手法により作製し、あらかじめ準備しておく。配線基板10は以下のように作製される。まず、縦50mm×横50mm×厚み0.3mmの基材の両面に銅箔が貼付された銅張積層板(図示略)を準備する。そして、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体17を形成した後、そのスルーホール導体17内に閉塞体18を充填形成する。さらに、銅めっきを行って蓋状導体19を形成し、さらに銅張積層板の両面の銅箔のエッチングを行って配線パターン(図示略)をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コア基板14を得る。
次に、コア基板14のコア主面15及びコア裏面16に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第1層の樹脂絶縁層33,34を形成する。なお、熱硬化性エポキシ樹脂を被着し、レーザー加工を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第1層の樹脂絶縁層33,34を形成してもよい。さらに、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、盲孔の内部に内層接続ビア導体43,47を形成するとともに、樹脂絶縁層33,34上に金属配線層42を形成する。
次に、第1層の樹脂絶縁層33,34上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層33,34を形成する。なお、熱硬化性エポキシ樹脂を被着し、レーザー加工を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層33,34を形成してもよい。さらに、従来公知の手法に従って電解銅めっきを行い、盲孔の内部に内層接続ビア導体43,47を形成する。さらに、第2層の樹脂絶縁層34上にパッド48を形成するとともに、第2層の樹脂絶縁層33上に、CPU接続用端子、光素子接続用端子55、ドライバIC接続用端子57及び配線パターン58,59を形成する。
この後、第2層の樹脂絶縁層33,34上にソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。以上の結果、両面にビルドアップ層31,32を備える所望の配線基板10が完成する。なお、配線基板10の最終的な厚さは約0.4mmとなる。
また、マザーボード61を構成する基板本体69を従来公知の手法により作製し、準備しておく。その具体例を挙げると、銅張積層板を出発材料として銅箔のエッチングや無電解銅めっき等を行い、金属導体層65及びスルーホール部66を有する樹脂絶縁層64を形成する。次に、樹脂絶縁層64の表層にさらに樹脂絶縁層64を積層形成し、最上層の樹脂絶縁層64の上面62にパッド67を形成する。
さらに、ソケット71を従来公知の手法により作製し、準備しておく。その具体例を挙げると、まず、矩形状のエポキシ系樹脂板を用意し、このエポキシ系樹脂板に対して、例えば炭酸ガスレーザーを用いたレーザー加工等により、表裏を貫通する多数のビアを形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビアの形成を行っても構わない。次に、ビアが形成されたエポキシ系樹脂板を図示しないペースト印刷装置に移してはんだペースト印刷を行う。この工程を経るとはんだペーストが各ビア内に充填される。次に、所定温度かつ所定温度でリフローを行って、導体柱75を形成する。さらに、導体柱75が形成されたエポキシ系樹脂板をスクリーン印刷装置にセットし、導体柱75のある位置に対応して開口部が設けられた所定のマスクをエポキシ系樹脂板の下面上に配置する。この状態で、エポキシ系樹脂板に対するはんだペーストの印刷を行い、マスクの開口部を介して導体柱75の下端面上にはんだペースト印刷層を形成する。次に、上記エポキシ系樹脂板をリフロー炉に移送し、そこで所定温度に加熱することにより、はんだペースト印刷層をリフローさせる。その結果、各導体柱75の下端面上に略半球状のはんだバンプ72が直接形成され、図2に示すソケット71が完成する。
続く孔形成工程では、精密ドリルを用いた精密孔あけ加工を行い、配線基板10に位置決め用ガイド孔51を形成する。次に、配線基板10を表面研磨装置にセットして、主面12及び裏面13を研磨する。この研磨により、位置決め用ガイド孔51の開口部から突出して盛り上がっている余剰の樹脂や、基板表面に付着している樹脂を除去する。この研磨工程を行うと、配線基板10の主面12及び裏面13における凹凸が解消されて平坦化する。さらに、周知の手法により仕上げ加工を行って、位置決め用ガイド孔51の穴径を0.700mmとなるように微調整する。このときの加工に要求される精度は、具体的には±0.001mmである。
また、孔形成工程では、精密ドリル101を用いた精密孔あけ加工を行い、配線基板10に光導波路用孔80を形成する(図5参照)。次に、必要に応じて、配線基板10を表面研磨装置にセットし、主面12及び裏面13を研磨してもよい。この研磨により、光導波路用孔80の開口部から突出して盛り上がっている余剰の樹脂や、基板表面に付着している樹脂が除去される。この研磨工程を行うと、配線基板10の主面12及び裏面13における凹凸が解消されて平坦化する。
続くクラッド形成工程では、光導波路用孔80内にクラッド材85を塗布しかつ硬化させることにより、中空状のクラッド84を形成する(図6参照)。本実施形態では、従来周知のキャスタレーション印刷を行って、光導波路用孔80の内周面にクラッド材85を付着させる。具体的に言うと、配線基板10の裏面13側をステージ102に載置するとともに、配線基板10の主面12側にメタルマスク103を載置する。次に、メタルマスク103の開口部を介して、ペースト状のクラッド材85を光導波路用孔80内に充填する。この状態において、配線基板10の裏面13側を減圧させれば、クラッド材85が光導波路用孔80の内周面に沿って配線基板10の裏面13側(図6の矢印F1方向)に流れ、光導波路用孔80の内周面全体にクラッド材85が付着する。その後、加熱処理や紫外線の照射などを行うことで、クラッド材85が硬化し、中心部にコア用孔86が設けられたクラッド84となる。
続くコア形成工程では、コア用孔86内にコア材87を充填しかつ硬化させることにより、コア83を形成する(図7参照)。具体的に言うと、まず、配線基板10の主面12側に、メタルマスク104を主面12から離間させた状態で載置する。次に、ディスペンサ105を用いて、ペースト状のコア材87をメタルマスク104の開口部を介してコア用孔86内に充填する。本実施形態では、穴埋め印刷によってコア材87を充填する。その後、加熱処理や紫外線の照射などを行うことで、コア材87が硬化してコア83となり、光導波路82が形成される(図8参照)。コア形成工程では、コア材87が流出して凹み不良にならないようにコア83を作製することが必要である。
続くはんだバンプ形成工程では、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55上に、それぞれ表面側はんだバンプ45を形成する。次に、パッド48上にはんだ付けによってピン49を取り付ける。さらに、この配線基板10の半導体集積回路素子搭載領域23にICチップ21を搭載する。このとき、CPU接続用端子と、ICチップ21の素子側端子とを位置合わせしてリフローを行う。その結果、CPU接続用端子及び素子側端子同士が接合され、配線基板10とICチップ21とが電気的に接続される。
続く光素子搭載工程では、図2において左側にある配線基板10の主面12側に、ドライバIC22及びVCSEL24を実装する。また、図2において右側にある配線基板10の主面12側に、レシーバIC26及びフォトダイオード27を実装する。詳述すると、ドライバIC22及びVCSEL24の位置が決定したら、これらを下降させて表面側はんだバンプ45に押し付け、仮固定する。この状態ではんだリフローを行い、ドライバIC22の端子28、及び、VCSEL24の端子29を表面側はんだバンプ45にはんだ付けする。また、レシーバIC26及びフォトダイオード27も、ドライバIC22及びVCSEL24と同様の工程を経て、配線基板10の主面12側に実装される。
次に、位置決め用ガイド孔51にガイドピン52の一端側を嵌合支持させる。その結果、ガイドピン52の一部が、配線基板10の主面12側及び裏面13側にて突出した状態となる。さらに、配線基板10の裏面13から突出する各ガイドピン52を、光コネクタ91の有する各ガイド孔95に対して嵌入させるようにする。その結果、光コネクタ91及び光導波路82の光軸合わせを行いつつ、併せて光コネクタ91を配線基板10に支持固定させることができる。
また、ソケット71のはんだバンプ72をマザーボード61の上面62に密着させた状態で、各はんだバンプ72のリフローを行う。その結果、はんだバンプ72とマザーボード61のパッド67とが接合され、ソケット71がマザーボード61にはんだ付けされる。
そして、配線基板10側のピン49をソケット71の上面73側から導体柱75内に挿入し、配線基板10をソケット71上に設置する。その結果、パッド48とマザーボード61のパッド67とがピン49及びソケット71を介して電気的に接続され、配線基板10がマザーボード61に取り付けられる。以上のようにして図1,図2に示す本実施形態の光電気混載モジュール1が完成する。
次に、光導波路の評価方法及びその結果を説明する。
まず、測定用サンプルを次のように準備した。本実施形態と同じ配線基板10を準備し、これを実施例1とした。実施例1のコア83を形成するコア材87を屈折率が1.600のアクリル樹脂Aからなるコア材に変更した配線基板を準備し、これを実施例2とした。実施例1のコア材87を屈折率が1.580のアクリル樹脂Bからなるコア材に変更した配線基板を準備し、これを実施例3とした。実施例1のコア材87を屈折率が1.565のアクリル樹脂Cからなるコア材に変更するとともに、実施例1のクラッド材85を屈折率が1.502のアクリル樹脂Fからなるクラッド材に変更した配線基板を準備し、これを実施例4とした。
また、実施例2のクラッド材を、アクリル樹脂Fからなるクラッド材に変更した配線基板を準備し、これを比較例1とした。実施例3のクラッド材を屈折率が1.524のアクリル樹脂Eからなるクラッド材に変更した配線基板を準備し、これを比較例2とした。実施例3のクラッド材を屈折率が1.559のアクリル樹脂Dからなるクラッド材に変更した配線基板を準備し、これを比較例3とした。実施例3のクラッド材をアクリル樹脂Fからなるクラッド材に変更した配線基板を準備し、これを比較例4とした。実施例3のクラッド材を屈折率が1.487のアクリル樹脂Gからなるクラッド材に変更した配線基板を準備し、これを比較例5とした。
次に、各測定用サンプル(実施例1〜4,比較例1〜5)において、コア及びクラッドの比屈折率差を算出した。その結果を表1の「比屈折率差」の欄に併せて示す。
その結果、比較例1では比屈折率差が6.1%となり、比較例2では比屈折率差が3.5%となり、比較例3では比屈折率差が1.3%となり、比較例4では比屈折率差が4.9%となり、比較例5では比屈折率差が5.9%となった。一方、実施例1では比屈折率差が10.2%となり、実施例2では比屈折率差が11.8%となり、実施例3では比屈折率差が10.8%となり、実施例4では比屈折率差が4.0%となった。
また、以下の方法で、各測定用サンプルの光損失の測定を行った。詳述すると、測定用サンプルとなる配線基板の主面側に、光導波路のコアに向けて光信号を出射する光源(図示略)を配置した。具体的には、LED光源(アドバンテスト社製)を配置するとともに、LED光源からの光信号を配線基板の主面側にある光導波路のコアに向けて照射できるように、コア径50μmのマルチモード光ファイバを配置した(図示略)。また、配線基板の裏面側に、コアを伝搬してきた光信号の光強度(dB)を測定する光強度測定装置を配置した。そして、光源からコアに対して光信号を入射させるとともに、コアを伝搬してきた光信号を光強度測定装置に入射させ、光導波路の出口(下端部)における光強度を測定した。なお、光強度測定装置の受光面は10mm角の大きさを有しているため、コアを伝搬してきた光信号を結合損失が生じないように受光することができる。さらに、コアを伝搬する前の光信号の光強度と、コアを伝搬した後の光信号の光強度とに基づいて、光強度の低下量を算出した。
その結果、比屈折率差が1.4%未満となる比較例3では、光強度の低下量が2(dB)よりも大きくなること、即ち、光損失が大きくなることが確認された。一方、比屈折率差が1.4%以上となる実施例1〜4,比較例1,2,4,5では、光強度の低下量が2(dB)未満になること、即ち、光損失が小さくなることが確認された。以上のことから、比屈折率差を1.4%以上にすれば、光損失を小さくできることが確認された。
なお、比屈折率差を1.4%以上にするために、コア及びクラッドの屈折率を変更する方法としては、コアやクラッドの密度を変更することなどが挙げられる。また、コア及びクラッドの屈折率を変更する別の方法としては、ハロゲン(F,Cl,Br,I等)、酸素(O)、窒素(N)、硫黄(S)、珪素(Si)、ホウ素(B)の含有量を変更することや、不飽和結合(ベンゼン環、二重結合等)の存在比率を変更することなどが挙げられる。例えば、フッ素(F)の含有量を増加させた場合、コアやクラッドの屈折率を小さくすることができる。また、臭素(Br)や硫黄(S)の含有量を増加させた場合、コアやクラッドの屈折率を大きくすることができる。さらに、コア及びクラッドの屈折率を変更する別の方法としては、コアを形成するためのコア材やクラッドを形成するためのクラッド材において、硬化前の平均分子量や分子量分布を変更することなどが挙げられる。また、コア材及びクラッド材の組成が決定されている場合、コア及びクラッドの屈折率を変更する方法としては、コア材やクラッド材の硬化度(硬化温度、硬化時間、コア材及びクラッド材が感光性樹脂であれば露光量)を変更することなどが挙げられる。なお、コア及びクラッドがエポキシ樹脂からなる場合、エポキシ樹脂にはアンチモン(Sb)が硬化剤として含まれていることがある。この場合、アンチモンの含有量を変更することによっても、コア及びクラッドの屈折率を変更させることができる。
さらに、各測定用サンプルにおいて、クラッド材の硬化物からなるシート上にコア材を未硬化状態で滴下したときの接触角θ1を測定した。その結果を表1の「接触角」の欄に併せて示す。なお、接触角θ1は以下の方法で測定される。まず、スピンコートやスクリーン印刷などの従来周知の成膜方法を用いて、相対的に低い屈折率を有する透明樹脂(クラッド材85)を白色のアルミナ製の基板89上に塗布し、硬化させることにより、平板状のシート88を形成する(図9参照)。なお、透明樹脂を硬化させる方法としては、紫外線の照射や加熱処理などが挙げられるが、実際の製造方法や透明樹脂の材料に合わせた方法で適宜硬化させることが好ましい。また、基板89は、シート88を形成できるものであれば、特にアルミナ製に限定される訳ではない。次に、形成したシート88を接触角計(協和界面科学株式会社製 DM−501)に設置し、相対的に高い屈折率を有する透明樹脂(コア材87)をシリンジ(図示略)を用いてシート88上に滴下する。なお、コア材87は、シート88上に着滴した直後から流動を開始するため、安定した形状の液滴となるまで3分間放置する。その後、接触角計により、シート88の表面と液滴(コア材87)の球面とがなす角度(接触角θ1)が測定される(図10参照)。
その結果、比較例1,2では接触角θ1が33°となり、比較例3では接触角θ1が23°となり、比較例4では接触角θ1が22°となり、比較例5では接触角θ1が7°となった。一方、実施例1では接触角θ1が69°となり、実施例2では接触角θ1が72°となり、実施例3では接触角θ1が57°となり、実施例4では接触角θ1が45°となった。
また、各測定用サンプルの光導波路を観察した。その結果、接触角θ1が35°未満となる比較例1〜5では、コアの上端部や下端部に凹み(図11の凹み114を参照)が発生していることが確認された(表1の「凹み」欄の「有」)。一方、接触角θ1が35°以上となる実施例1〜4では、コアの上端部や下端部に凹みの発生は確認されなかった。以上のことから、接触角θ1を35°以上にすれば、凹みの発生を防止できることが確認された。
ゆえに、比屈折率差を1.4%以上にするとともに接触角θ1を35°以上にした実施例1〜4であれば、光損失を小さくすることができ、かつ、凹みの発生を防止できることが確認された。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の光導波路付き配線基板10によれば、クラッド84の屈折率がコア83の屈折率よりも小さく、コア83及びクラッド84の比屈折率差が10.2%であるため、光信号は、コア83内のみを伝搬し、クラッド84に進入したり、光導波路用孔80の内周面に到達したりしにくくなる。即ち、光信号の散乱や吸収が防止されるため、損失(光強度が低下する度合)が小さくなり、光の伝送ロスが小さくなる。また、コア材87及びクラッド材85は、シート88上にコア材87を未硬化状態で滴下したときの接触角θ1が69°となるような組み合わせとされている。即ち、コア材87が、クラッド84となる樹脂に対する濡れ性が低く流れにくい材料からなるため、コア用孔86にコア材87を充填しかつ硬化させる際に、クラッド材85によって形成されたコア用孔86からコア材87が流出しにくくなり、ひいては、コア材87によって形成されるコア83に凹み114(図11参照)が発生しにくくなる。ゆえに、不良品発生率が低く抑えられるため、製造される配線基板10の歩留まりが高くなる。
(2)本実施形態のVCSEL24は、発光部25から配線基板10の主面12に対して直交する方向(即ち、図3,図4において下方向)に、光信号を出射するように構成され、配線基板10の主面12に搭載されている。また、本実施形態のフォトダイオード27は、受光部が図2の下側から上側に向かう光信号を受けやすい構成となっており、同じく配線基板10の主面12に搭載されている。よって、VCSEL24及びフォトダイオード27を、従来のフリップチップボンディング等の手法で実装することができるため、光電気混載モジュール1を低コストで製造できる。
(3)例えば、光導波路82が外部に露出していると、光が散乱しやすいため、光信号の品質が劣化してしまう。一方、本実施形態の光導波路82は、配線基板10を貫通する光導波路用孔80内に形成されている。よって、光信号の一部がクラッド84に進入して光導波路用孔80の内周面に到達したとしても、到達した光信号は、光導波路用孔80の内周面で反射しながら光導波路82内を伝搬するため、損失や散乱を最小限に抑えることができる。ゆえに、光信号の品質劣化を防止することができる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態の光導波路用孔80は、内周面に凹凸81を有していたが、内周面に凹凸81を有しないものであってもよい。この場合、孔形成工程後に周知の手法により仕上げ加工を行って、光導波路用孔80の穴径を0.050mmとなるように微調整することにより、光導波路用孔80が凹凸81を有しないものとなる。なお、このときの加工に要求される精度は、具体的には±0.005mmである。
・上記実施形態のクラッド形成工程を変更してもよい。例えば、クラッド形成工程において、光導波路用孔80内に液状のクラッド材を充填(塗布)しかつ硬化させた後、精密ドリルを用いた精密ドリル加工を行ってクラッド材の中心部を貫通させてコア用孔86を形成することにより、中空状のクラッド84を形成するようにしてもよい。なお、YAGレーザーまたは炭酸ガスレーザーを用いたレーザー加工を行ってクラッド材の中心部を貫通させることにより、コア用孔86を形成してもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)上記手段1において、前記配線基板の主面側に、前記コアに向けて光信号を出射する光源を配置するとともに、前記配線基板の裏面側に、前記コアを伝搬してきた光信号の光強度を測定する光強度測定装置を配置した状態で、前記光源から前記コアに対して光信号を入射させるとともに、前記コアを伝搬してきた光信号を前記光強度測定装置に入射させて前記光導波路の前記裏面側の端部における光強度を測定し、前記コアを伝搬する前の光信号の光強度と、前記コアを伝搬した後の光信号の光強度とに基づいて算出される光強度の低下量が、2(dB)未満であることを特徴とする光導波路付き配線基板。
(2)上記手段2において、前記コア形成工程では、前記主面側の端部及び前記裏面側の端部に凹みを有しない前記コアを形成することを特徴とする光導波路付き配線基板の製造方法。
(3)母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された上記手段1に記載の光導波路付き配線基板と、光信号が伝搬する光路となる光ファイバの先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えたことを特徴とする光電気混載モジュール。