しかし、特許文献1〜5及び非特許文献1に記載の従来技術には以下の問題がある。即ち、特許文献1に記載の従来技術では、はんだバンプをリフローする際に、パッケージとボードとの間で平面方向への位置ずれが生じやすい。そのため、パッケージ側の光導波構造部とボード側の光導波構造部との間で平面方向への光軸ずれが生じやすく、光の伝送ロスが生じやすい。仮に、上記の問題を解決しようとしても、リフロー時の精度を向上させることは困難である。
また、特許文献2に記載の従来技術では、パッケージ基板の裏面上に光素子を実装する工程に加え、パッケージ基板の表面上にICチップを実装する工程が必要になる。さらに、特許文献3に記載の従来技術では、光ファイバを挿通させる挿通工程だけでなく、基板(またはインターポーザ)の完成後に光ファイバを研磨する工程が必要になる。従って、特許文献2,3に記載の従来技術では、工程が複雑になってしまうという問題がある。
また、特許文献5に記載の従来技術では、コネクタを用いているため、LSIパッケージのインピーダンスとインターフェースモジュールのインピーダンスとを整合させることが困難である。その結果、回路の終端で信号が反射するなどして信号が劣化し、光の伝送ロスが生じてしまう。なお、特許文献2,4,5に記載の従来技術のように電気信号配線が長くなると、超高速信号において伝送損失による信号の劣化が問題となる。この問題を解決するために、プリエンファシスといった回路を用いて電気信号の補正を行っているが、回路規模が大きくなるという問題がある。
また、特許文献1及び非特許文献1に記載の従来技術では、透明樹脂や金属層を設けた構造が提案されているが、信号が通過する際に信号が散乱するため、損失が大きくなり、光の伝送ロスが生じてしまう。
本発明は上記の課題に鑑みてなされたものであり、その第1の目的は、確実な位置合わせをすることができ、光軸ズレがなく光の伝送ロスが小さい光電気混載パッケージ、光素子付き光電気混載パッケージ及び光電気混載モジュールを提供することにある。
また、第2の目的は、上記の光電気混載パッケージを容易に製造することが可能な光電気混載パッケージの製造方法を提供することにある。
上記課題を解決するための手段(手段2)としては以下のものがある。半導体集積回路素子(21,22,26)が搭載される主面(12)及び前記主面(12)の反対側に位置する裏面(13)を有し、前記主面(12)及び前記裏面(13)を貫通する光導波構造部用孔(81)が形成され、前記主面(12)及び前記裏面(13)を貫通しかつガイドピン(52)が嵌入可能な位置決め用ガイド孔(51)が形成された配線基板(10)と、前記主面(12)側における前記光導波構造部用孔(81)の開口部付近に配置された光素子接続用端子(55)と、前記主面(12)側において前記光素子接続用端子が配置された特定の面上にのみ配置され、前記光素子接続用端子(55)の形成時に形成された位置基準用導体(56)と、光信号が伝搬する光路となるコア(83)及び前記コア(83)を取り囲むクラッド(84)を有し、前記光導波構造部用孔(81)内に形成された光導波構造部(82)とを備え、前記配線基板(10)の主面(12)側には、前記位置決め用ガイド孔(51)の開口部、前記光導波構造部用孔(81)の開口部及び前記位置基準用導体(56)が存在し、前記位置決め用ガイド孔(51)及び前記光導波構造部(82)における前記コア(83)が、いずれも前記特定の面上にのみ配置された同一の前記位置基準用導体(56)を基準として形成されていることを特徴とする光電気混載パッケージ。
従って、手段2の光電気混載パッケージによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。ゆえに、光の伝送ロスが小さい光電気混載パッケージを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光電気混載パッケージの製造に必要な工程数を削減できるため、光電気混載パッケージを低コストで製造することができる。
光電気混載パッケージを構成する配線基板としては、例えば、樹脂配線基板、セラミック配線基板、ガラス配線基板または金属配線基板が使用可能であるが、コスト面を考慮すると樹脂配線基板であることが好ましい。このようにすれば、配線基板の主面及び裏面を貫通する光導波構造部用孔及び位置決め用ガイド孔を容易に形成することができる。なお、樹脂配線基板に比較して熱伝導性の高いセラミック配線基板を用いた場合には、配線基板が熱膨張によって変形しにくくなるため、光素子接続用端子に光素子を接続した場合に、光素子と光導波構造部とを位置合わせした状態に保持しやすくなる。また、発生した熱が効率良く放散されるため、光素子接続用端子に光素子を接続した場合には、放熱性の悪化に起因する発光波長のズレが回避され、動作安定性・信頼性に優れた配線基板を実現することができる。なお図34に示されるように、樹脂配線基板は、配線基板10内にコンデンサ141を設けた樹脂配線基板でもよい。
かかるセラミック配線基板の好適例を挙げると、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素、ベリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック等からなる配線基板がある。また、樹脂配線基板の好適例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイド−トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)等からなる配線基板を挙げることができる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる配線基板を使用してもよい。金属配線基板の好適例としては、例えば、銅からなる配線基板、銅合金からなる配線基板、銅以外の金属単体からなる配線基板、銅以外の合金からなる配線基板などを挙げることができる。
光電気混載パッケージを構成する配線基板は、樹脂絶縁層と金属導体層とを備えた多層配線基板であることがよい。前記金属導体層は前記主面に形成されていてもよいし、基板内部に形成されていてもよい。また、これらの金属導体層の層間接続を図るために、基板内部にスルーホール導体が形成されていてもよい。なお、かかる金属導体層やスルーホール導体は、例えば、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、タングステン(W)、モリブデン(Mo)などからなる導電性金属ペーストを印刷または充填することにより形成される。そして、このような金属導体層には電気信号が流れるようになっている。なお、このような多層配線基板に加えて、例えば、樹脂絶縁層と金属導体層とを交互に積層してなるビルドアップ層をコア部の表層に有するビルドアップ多層配線基板を用いることも許容される。このようにすれば、配線基板の高密度化を図りやすくなる。
前記光電気混載パッケージを構成するガイドピンの材料としては、ステンレス等のようにある程度硬質な金属がよい。また、ガイドピンの直径については、前記配線基板の主面及び裏面を貫通する位置決め用ガイド孔に嵌入できるように、当該位置決め用ガイド孔とほぼ同径である必要がある。
また、光電気混載パッケージは前記光導波構造部を備えている。なお、光電気混載パッケージは、1つの光導波構造部のみを備えていてもよく、2つ以上の光導波構造部を備えていてもよい。光導波構造部とは、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された部材を指し、例えば、ポリマ材料等からなる有機系の光導波構造部、石英ガラスや化合物半導体等からなる無機系の光導波構造部等がある。前記ポリマ材料としては、感光性樹脂、熱硬化性樹脂、熱可塑性樹脂などを選択することができ、具体的には、フッ素化ポリイミド等のポリイミド樹脂、エポキシ樹脂、UV硬化性エポキシ樹脂、PMMA(ポリメチルメタクリレート)、重水素化PMMA、重水素フッ素化PMMA等のアクリル樹脂、ポリオレフィン系樹脂などが好適である。なお、前記クラッドは、前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより形成されたものであり、前記コアは、前記クラッドの一部を除去することによって形成されたコア用孔内に液状のコア材を充填して固化させることにより形成されたものであってもよい。このようにすれば、クラッド材やコア材を上記した多くの種類の材料から選択可能であるため、安価な材料を用いて光導波構造部を形成することができる。
前記光電気混載パッケージを構成する位置基準物としては、前記位置決め用ガイド孔や、前記配線基板の前記主面側に配置された位置合わせマークなどが挙げられるが、位置合わせマークであることが好ましい。このようにすれば、位置基準物の機能を位置合わせの機能に特化させることができるため、光素子と光導波構造部との位置合わせ精度を向上させることができる。なお、位置合わせマークとしては、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体であることが好ましい。
ここで、位置基準用導体の数については特に限定されないが、位置合わせ精度の向上という観点からすると、単数よりは複数であることがよい。また、位置基準用導体は、前記光素子接続用端子と同じ材料によって形成されることが好ましい。例えば、前記光素子接続用端子及び前記位置基準用導体は、最上層の金属導体層を同一工程にてパターニングすることによって形成されたものであることが好ましい。このようにすれば、位置基準用導体及び光素子接続用端子を形成するための材料の種類を少なくできるので、製造コスト増を回避することができる。また、位置基準用導体を、光素子接続用端子の形成時に容易に形成することができる。
なお、前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、その半導体集積回路素子搭載領域よりも基板外周側となる領域に、前記光導波構造部用孔、前記位置決め用ガイド孔、前記光素子接続用端子及び位置基準用導体が形成されていることが好ましい。このようにすれば、半導体集積回路素子搭載領域に搭載される半導体集積回路素子が、半導体集積回路素子搭載領域よりも基板外周側となる領域に形成された光導波構造部用孔の主面側開口を塞ぐことがなくなる。このため、光素子接続用端子に光素子を接続した際に、光素子の光軸と光導波構造部用孔内に形成された光導波構造部の光軸とを確実に位置合わせすることができる。また、位置決め用ガイド孔が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、半導体集積回路素子搭載領域に搭載される半導体集積回路素子と位置決め用ガイド孔に嵌入されるガイドピンとの干渉を防止できる。さらに、光素子接続用端子が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、半導体集積回路素子搭載領域に搭載される半導体集積回路素子と光素子接続用端子に接続される光素子との干渉を防止できる。また、位置基準用導体が半導体集積回路素子搭載領域よりも基板外周側となる領域に形成されるため、位置基準用導体を基準として位置決め用ガイド孔、光導波構造部におけるコア、及び光素子の位置決めを行う際に、半導体集積回路素子搭載領域に搭載された半導体集積回路素子が邪魔にならなくなる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。
また、前記複数の半導体集積回路素子接続用端子は、前記主面側における基板中央部となる領域に形成された複数のCPU接続用端子と、前記主面側において前記複数のCPU接続用端子よりも基板外周側となる領域に形成された複数のドライバIC接続用端子とからなっていてもよい。この場合、前記複数のCPU接続用端子と前記複数のドライバIC接続用端子とをつなぐ第1配線パターン、及び、前記複数のドライバIC接続用端子と前記光素子接続用端子とをつなぐ第2配線パターンが形成され、前記光素子接続用端子が、前記光導波構造部用孔の開口部付近であってかつ前記光導波構造部用孔よりも基板中央部側に配置されていることが好ましい。このような構成であれば、第1配線パターン及び第2配線パターンが形成されているため、光素子接続用端子に光素子を接続し、CPU接続用端子にCPUを接続し、ドライバIC接続用端子にドライバICを接続した際に、CPU、ドライバIC及び光素子をつなぐ回路を容易に形成できる。また、光素子接続用端子が光導波構造部用孔よりも基板中央部側に配置されているため、第2配線パターンが短くなり、第2配線パターンのインダクタンス成分の増加が防止される。従って、光素子とドライバICとの間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
前記位置基準用導体、前記光素子接続用端子、前記半導体集積回路素子接続用端子(前記CPU接続用端子及び前記ドライバIC接続用端子)、前記第1配線パターン及び前記第2配線パターンは、例えば導電性金属により形成される。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができる。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。
なお、前記光導波構造部が形成される前記光導波構造部用孔は、一対の前記位置決め用ガイド孔の間に配置されることが好ましく、前記位置基準用導体は、前記位置決め用ガイド孔及び前記光導波構造部用孔よりも基板外周側に配置されていることが好ましい。このようにすれば、光導波構造部用孔が位置決め用ガイド孔の近傍に位置するため、光導波構造部用孔の位置合わせが容易になる。なお、一対の位置決め用ガイド孔の間に光導波構造部用孔が複数存在する場合、光導波構造部用孔の位置合わせがよりいっそう容易になる。光素子の光軸と光導波構造部用孔内に形成された光導波構造部の光軸とを位置合わせする際に、光素子と位置決め用ガイド孔に嵌入されたガイドピンとの接触が防止される。また、位置決め用ガイド孔及び光導波構造部用孔を形成する際に位置基準用導体が邪魔にならない。
さらに、前記光導波構造部用孔の断面形状は、前記配線基板の前記主面側から前記裏面側に行くに従って徐々に幅広になるテーパ状をなしていてもよい。このようにした場合、光導波構造部内を伝搬する際に光導波構造部用孔の内壁面にて反射した光信号は、光導波構造部用孔の中心軸線側に導かれる。これにより、光信号の散乱が防止されるため、損失が小さくなり、光の伝送ロスがよりいっそう小さくなる。
また、前記光導波構造部用孔の内壁面に構造部側導体層が形成され、その構造部側導体層と前記光素子接続用端子とが導体層接続パターンを介して電気的に接続されていてもよい。このように構成すれば、光導波構造部用孔が存在する部分にも電気回路を形成できるため、光電気混載パッケージの高機能化を図ることができる。なお、前記構造部側導体層は前記配線基板におけるグランド層に電気的に接続されていることが好ましい。このように構成すれば、光素子接続用端子に光素子を接続した場合に、光素子に接続される配線(光素子接続用端子など)の数を減らすことができる。また、光素子を駆動させる電源を安定化することができる。
上記課題を解決するためのさらに別の手段(手段3)としては以下のものがある。半導体集積回路素子(21,22,26)が搭載される主面(12)及び前記主面(12)の反対側に位置する裏面(13)を有し、前記主面(12)及び前記裏面(13)を貫通する光導波構造部用孔(81)が形成され、前記主面(12)及び前記裏面(13)を貫通しかつガイドピン(52)が嵌入可能な位置決め用ガイド孔(51)が形成された配線基板(10)と、前記主面(12)側における前記光導波構造部用孔(81)の開口部付近に配置された光素子接続用端子(55)と、前記主面(12)側において前記光素子接続用端子が配置された特定の面上にのみ配置され、前記光素子接続用端子(55)の形成時に形成された位置基準用導体(56)と、光信号が伝搬する光路となるコア(83)及び前記コア(83)を取り囲むクラッド(84)を有し、前記光導波構造部用孔(81)内に形成された光導波構造部(82)と、発光部(25)及び受光部のうちの少なくとも一方を有し、前記発光部(25)及び前記受光部の少なくとも一方を前記コア(83)側に向けた状態で前記光素子接続用端子(55)に電気的に接続された光素子(24,27)とを備え、前記配線基板(10)の主面(12)側には、前記位置決め用ガイド孔(51)の開口部、前記光導波構造部用孔(81)の開口部及び前記位置基準用導体(56)が存在し、前記位置決め用ガイド孔(51)及び前記光導波構造部(82)における前記コア(83)が、いずれも前記特定の面上にのみ配置された同一の前記位置基準用導体(56)を基準として形成されていることを特徴とする光素子付き光電気混載パッケージ。
従って、手段3の光素子付き光電気混載パッケージによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。ゆえに、光の伝送ロスが小さい光素子付き光電気混載パッケージを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光素子付き光電気混載パッケージの製造に必要な工程数を削減できるため、光素子付き光電気混載パッケージを低コストで製造することができる。
光電気混載パッケージは、光素子接続用端子に電気的に接続された光素子を備えている。光素子は、光素子接続用端子の数に合わせて1つまたは2つ以上接続される。その接続方法としては、例えば、ワイヤボンディングやフリップチップボンディング等の手法、異方導電性材料を用いた手法などを採用することができる。なお、光素子は光素子接続用端子に直接的に接続されていてもよいし、何らかの部材を介して間接的に接続されていてもよい。また、発光部を有する光素子(即ち発光素子)としては、例えば、発光ダイオード(Light Emitting Diode;LED)、半導体レーザーダイオード(Laser Diode ;LD)、面発光レーザー(Vertical Cavity Surface Emitting Laser;VCSEL)等を挙げることができる。これらの発光素子は、入力した電気信号を光信号に変換した後、その光信号を所定部位に向けて発光部から出射する機能を有している。一方、受光部を有する光素子(即ち受光素子)としては、例えば、pinフォトダイオード(pin Photo Diode ;pin PD)、アバランシェフォトダイオード(APD)等を挙げることができる。これらの受光素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。なお、前記光素子は発光部及び受光部の両方を有するものであってもよい。前記光素子に使用する好適な材料としては、例えば、Si、Ge、InGaAs、GaAsP、GaAlAsなどを挙げることができる。このような光素子(特に発光素子)は、動作回路によって動作される。光素子及び動作回路は、例えば、配線基板に形成された導体層(前記金属導体層)を介して電気的に接続されている。
上記課題を解決するための別の手段(手段4)としては以下のものがある。母基板(61)と、母基板(61)上に設けられたソケット(71)と、前記ソケット(71)上に接続された光素子付き光電気混載パッケージ(41)と、光信号が伝搬する光路となる光伝送媒体(92)の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部(93)を有する光コネクタ(91)とを備えた光電気混載モジュール(1)であって、前記光素子付き光電気混載パッケージ(41)は、半導体集積回路素子(21,22,26)が搭載される主面(12)及び前記主面(12)の反対側に位置する裏面(13)を有し、前記主面(12)及び前記裏面(13)を貫通する光導波構造部用孔(81)が形成され、前記主面(12)及び前記裏面(13)を貫通する位置決め用ガイド孔(51)が形成された配線基板(10)と、前記主面(12)側における前記光導波構造部用孔(81)の開口部付近に配置された光素子接続用端子(55)と、前記主面(12)側に配置され、前記光素子接続用端子(55)の形成時に形成された位置基準用導体(56)と、発光部(25)及び受光部のうちの少なくとも一方を有し、前記発光部(25)及び前記受光部の少なくとも一方を前記コア(83)側に向けた状態で前記光素子接続用端子(55)に電気的に接続された光素子(24,27)と、光信号が伝搬する光路となるコア(83)及び前記コア(83)を取り囲むクラッド(84)を有し、前記光導波構造部用孔(81)内に形成された光導波構造部(82)と、前記位置決め用ガイド孔(51)に嵌入された状態で前記配線基板(10)の前記裏面(13)側にてその一部が突出し、前記光伝送媒体(92)側のガイド孔(95)に対して嵌入可能なガイドピン(52)とを備え、前記位置決め用ガイド孔(51)及び前記光導波構造部(82)における前記コア(83)が、いずれも前記位置基準用導体(56)を基準として形成され、前記光伝送媒体(92)側のガイド孔(95)に対する前記ガイドピン(52)の嵌入により、前記配線基板(10)の前記裏面(13)側に配置された前記光コネクタ(91)と、前記光導波構造部(82)とが位置合わせされていることを特徴とする光電気混載モジュール。
従って、手段4の光電気混載モジュールによると、位置決め用ガイド孔と光導波構造部におけるコアとが、いずれも位置基準用導体を基準として形成されるため、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔の開口部付近に配置された光素子接続用端子に光素子を接続すれば、光素子とコアとの光軸が合った状態となる。また、位置決め用ガイド孔に嵌入された状態のガイドピンを光伝送媒体側のガイド孔に嵌入させることにより、配線基板と光コネクタとの平面方向への位置ずれを簡単に防止でき、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせることが容易になる。ゆえに、光の伝送ロスが小さい光電気混載モジュールを実現することができる。また、位置基準用導体が光素子接続用端子の形成時に形成されるため、位置基準用導体を光素子接続用端子とは別々に形成しなくても済む。よって、光電気混載モジュールの製造に必要な工程数を削減できるため、光電気混載モジュールを低コストで製造することができる。
なお、光伝送媒体としては、例えば光導波路や光ファイバなどがある。また、前記光コネクタとは、本来的には光伝送媒体同士を接続するための手段であるが、ここでは光伝送媒体側と光素子付き光電気混載パッケージ側とを接続するための手段として用いられる。なお、かかる光コネクタは、単心光コネクタであっても、多心光コネクタであってもよい。
また、前記配線基板の前記主面側は金属製リッドで覆われているとともに、前記ガイドピンは、その主面側端部が前記配線基板の前記主面側にて前記光素子よりも高く突出していることが好ましい。このようにすれば、ガイドピンが長くなるため、位置決め用ガイド孔からのガイドピンの抜けを防止することができる。ゆえに、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせた状態に維持することができる。なお、この場合、前記ガイドピンの前記主面側端部は前記金属製リッドの内面に当接していることが好ましい。このようにすれば、ガイドピンを金属製リッドによって固定できるため、位置決め用ガイド孔からのガイドピンの抜けをより確実に防止でき、光伝送媒体の光路の光軸を光素子及びコアの光軸と合わせた状態に維持しやすくなる。
また、上記課題を解決するための別の手段(手段5)としては以下のものがある。上記手段2に記載の光電気混載パッケージ(41)の製造方法であって、前記配線基板(10)の主面(12)側に前記光素子接続用端子(55)を形成するとともにその際に同一工程にて同一基準を用いて前記位置基準用導体(56)を形成する端子等形成工程と、前記配線基板(10)に穴明け加工を行うことにより、前記配線基板(10)に前記光導波構造部用孔(81)を形成するとともに、前記位置基準用導体(56)を基準として前記配線基板(10)に穴明け加工を行うことにより、前記配線基板(10)に前記位置決め用ガイド孔(51)を形成する穴明け工程と、光導波構造部用孔(81)内に前記光導波構造部(82)における前記クラッド(84)を形成するとともに、前記位置基準用導体(56)を基準として、前記光導波構造部用孔(81)内に前記光導波構造部(82)における前記コア(83)を形成する光導波構造部形成工程とを含むことを特徴とする光電気混載パッケージの製造方法。
従って、手段5の光電気混載パッケージの製造方法によると、光素子接続用端子を形成する際に同一工程にて同一基準を用いて位置基準用導体を形成する。よって、位置基準用導体を光素子接続用端子とは別々に形成しなくても済むため、上記の光電気混載パッケージを容易に製造することが可能となる。
以下、光電気混載パッケージの製造方法を工程に沿って説明する。
端子等形成工程では、前記配線基板の主面側に前記光素子接続用端子を形成するとともにその際に同一工程にて同一基準を用いて前記位置基準用導体を形成する。なお、光素子接続用端子及び位置基準用導体を形成する方法としては、エッチング、めっき、金属ペーストの印刷焼成、金属箔の貼付、スパッタリング、蒸着、イオンプレーティングなどが挙げられる。また、光素子接続用端子及び位置基準用導体を形成する基準は、配線基板の主面側に配置されていてもよいし、配線基板とは別の箇所に配置されていてもよい。ここで、上記基準としては、配線基板の主面にて開口する凹部や、前記配線基板の前記主面側に配置されたマークなどが挙げられる。
続く穴明け工程では、前記配線基板に穴明け加工を行うことにより、前記配線基板に前記光導波構造部用孔を形成するとともに、前記位置基準用導体を基準として前記配線基板に穴明け加工を行うことにより、前記配線基板に前記位置決め用ガイド孔を形成する。ここで、穴明け加工の方法としては周知の技術を採用することができ、具体例としては、ドリル加工、パンチ加工、レーザー加工などがある。ただし、低コストという観点からすると、ドリル加工やパンチ加工といった機械的加工が好ましい。また、ここで行われる穴明け加工は、例えば精密ドリルなどを用いた精密穴明け加工であることがより好ましい。このような加工法によって光導波構造部用孔及び位置決め用ガイド孔を形成しておけば、高い精度で光軸合わせを行うことができるからである。
続く光導波構造部形成工程では、光導波構造部用孔内に前記光導波構造部における前記クラッドを形成するとともに、前記位置基準用導体を基準として、前記光導波構造部用孔内に前記光導波構造部における前記コアを形成する。この時点で、所望の光電気混載パッケージを得ることができる。
なお、前記光導波構造部形成工程は、前記光導波構造部用孔に液状のクラッド材を充填して固化させることにより前記クラッドを形成するクラッド形成工程と、前記位置基準用導体を基準として前記光導波構造部用孔に対応する箇所に精密ドリル加工またはレーザー加工を行って前記クラッドの一部を除去することにより、前記主面及び前記裏面を貫通するコア用孔を形成するコア用孔形成工程と、前記コア用孔内に液状のコア材を充填して固化させることにより前記コアを形成するコア形成工程とを含んでいてもよい。このようにした場合、クラッド材やコア材を上記した多くの種類の材料から選択可能であるため、安価な材料を用いて光導波構造部を形成することができる。
また、前記光導波構造部形成工程は、前記光導波構造部用孔内に感光性クラッド材を充填してクラッドを形成するクラッド形成工程と、前記感光性クラッド材内に光を照射して、前記感光性クラッド材を選択的に光硬化させることにより、周囲の部分よりも屈折率が高い前記コアを形成するコア形成工程とを含んでいてもよい。このようにした場合、クラッド及びコアを同じ材料によって形成できるため、光導波構造部の形成が容易になる。
なお、光素子付き光電気混載パッケージである場合には、例えば、光導波構造部形成工程後に光素子搭載工程を行って、前記光素子接続用端子に光素子を接続することがよい。この場合、配線基板の主面側に配置された位置基準用導体を基準として位置合わせを行うことが好ましい。より具体的には、位置基準用導体を画像認識し、そこを基準として位置合わせを行いながら、前記光素子接続用端子に前記光素子を接続することが好ましい。この場合、前記光素子接続用端子上に表面側はんだバンプを形成するはんだバンプ形成工程を行ってもよい。このようにすれば、光素子接続用端子に光素子を確実に接続できる。また、光電気混載パッケージに光素子を搭載しない場合、光素子搭載工程は省略可能である。
また、光電気混載モジュールである場合には、前記位置決め用ガイド孔に前記ガイドピンを嵌合支持させる。これにより、ガイドピンの一部が、配線基板の裏面側にて突出した状態となる。さらに、前記ガイドピンを光伝送媒体側のガイド孔に対して嵌入させるようにする。その結果、前記光コネクタ及び前記光導波構造部の光軸合わせを行いつつ、併せて前記光コネクタを前記光素子付き光電気混載パッケージに支持固定させることができる。そして、以上の工程を実施する本発明の製造方法によれば、所望の光電気混載モジュールを簡単かつ確実に、しかも低コストで製造することができる。
以下、本発明を具体化した一実施形態の光電気混載モジュールを、図1〜図24に基づき詳細に説明する。
図1〜図3に示されるように、本実施形態の光電気混載モジュール1は、マザーボード61(母基板)、マザーボード61上に設けられた3つのソケット71、各ソケット71上にそれぞれ接続された光素子付き光電気混載パッケージ41、及び、複数の光コネクタ91等を備える。
本実施形態のマザーボード61は、上面62及び下面63を有する平面視略矩形状の板状部材である。図3に示されるように、マザーボード61を構成する基板本体69は、樹脂絶縁層64と金属導体層65とによって構成されている。樹脂絶縁層64は、例えば、厚さ約30μmであって、連続多孔質PTFEにエポキシ樹脂を含浸させた樹脂−樹脂複合材料や、厚さ約100μmのガラス布基材エポキシ樹脂からなる。
樹脂絶縁層64における複数箇所には、樹脂絶縁層64の厚さ方向に貫通する内部導通用のスルーホール部66が形成されている。そして、これらのスルーホール部66は、層の異なる金属導体層65を電気的に接続する役割を果たしている。また、マザーボード61の上面62において各々のスルーホール部66の上端面がある位置には、パッド67が配置されている。
図2,図3に示されるように、前記ソケット71は、略矩形平板状をなし、上面73及び下面74を有している。ソケット71には、上面73及び下面74間を貫通する複数の導体柱75が形成されている。各導体柱75の下端面には、略半球状をなすはんだバンプ72が設けられている。これらのはんだバンプ72は、マザーボード61側のパッド67に接続されている。また、ソケット71の上面73側には、前記光コネクタ91を収容するためのコネクタ収容凹部76が設けられている。
図1〜図8等に示されるように、前記光電気混載パッケージ41は配線基板10を備えている。配線基板10は、主面12及びその反対側に位置する裏面13を有し、縦50.0mm×横50.0mm×厚さ1.0mmの正方形板状をなしている。また、配線基板10は、ガラスエポキシからなる略矩形板状のコア基板14(コア部)を有するとともに、コア基板14の表層であるコア主面15(図6では上面)上に第1ビルドアップ層31を有し、同じくコア基板14の表層であるコア裏面16(図6では下面)上に第2ビルドアップ層32を有するビルドアップ多層配線基板である。
図6に示されるように、コア基板14における複数箇所には、コア主面15及びコア裏面16を貫通するスルーホール導体17が形成されている。これらのスルーホール導体17は、コア基板14のコア主面15側とコア裏面16側とを接続導通している。なお、スルーホール導体17の内部は、例えばエポキシ樹脂などの閉塞体18で埋められている。そして、スルーホール導体17における開口部には銅めっき層からなる蓋状導体19が形成され、その結果スルーホール導体17が塞がれている。また、コア基板14のコア主面15及びコア裏面16においてスルーホール導体17が存在しない箇所には、銅めっき層からなる配線パターン(図示略)が形成されている。
コア基板14のコア裏面16上に形成された第2ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層34と、金属導体層42とを交互に積層した構造を有している。また、各樹脂絶縁層34における複数箇所には、金属導体層42に接続される内層接続ビア導体47が形成されている。なお、内層接続ビア導体47は、電解銅めっきによって形成されるコンフォーマルビア(完全に銅めっきが埋まらない形態のビア)である。また、第2層の樹脂絶縁層34の下面上における複数箇所には、金属導体層42に電気的に接続されるPGA用パッド48が形成されている。さらに、第2層の樹脂絶縁層34の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、PGA用パッド48を露出させる開口部40が形成されている。PGA用パッド48の表面上には、ソケット実装用の複数のピン49がはんだ付けによって接合されている。そして、各ピン49により、配線基板10は前記ソケット71上に接続される。
図6に示されるように、コア基板14のコア主面15上に形成された第1ビルドアップ層31は、上述した第2ビルドアップ層32とほぼ同じ構造を有している。即ち、第1ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂絶縁層33と、銅からなる金属導体層42とを交互に積層した構造を有している。また、各樹脂絶縁層33における複数箇所には、金属導体層42に接続される内層接続ビア導体43が形成されている。なお、内層接続ビア導体43は、電解銅めっきによって形成されるコンフォーマルビアである。
また、第2層の樹脂絶縁層33の表面上には、半導体集積回路接続用端子である複数のCPU接続用端子(図示略)、及び、同じく半導体集積回路接続用端子である複数のドライバIC接続用端子57が形成されている。各CPU接続用端子は、配線基板10の主面12側(具体的には、第2層の樹脂絶縁層33の表面上)において基板中央部となる領域に配置され、それぞれ平面視略矩形状をなしている。各ドライバIC接続用端子57は、配線基板10の主面12側において各CPU接続用端子よりも基板外周側となる領域に配置され、それぞれ平面視略矩形状をなしている。また、第2層の樹脂絶縁層33の表面上には、各CPU接続用端子と各ドライバIC接続用端子57とをつなぐ第1配線パターン58が形成されている。なお、第1配線パターン58は直線状パターンである。
なお図4等に示されるように、配線基板10の主面12において各半導体集積回路接続用端子(各CPU接続用端子及び各ドライバIC接続用端子57)が属する領域には、半導体集積回路素子搭載領域23が設定される。半導体集積回路素子搭載領域23は、縦24.0mm×横21.0mmの平面視矩形状の領域である(図4参照)。
図6,図7等に示されるように、前記第2層の樹脂絶縁層33の表面上には、複数の光素子接続用端子55が形成されている。各光素子接続用端子55は、配線基板10の主面12側において各ドライバIC接続用端子57よりも基板外周側となる領域、即ち、半導体集積回路素子搭載領域23よりも基板外周側となる領域に配置され、それぞれ平面略矩形状をなしている(図7等参照)。また、第2層の樹脂絶縁層33の表面上には、各ドライバIC接続用端子57と各光素子接続用端子55とをつなぐ第2配線パターン59が形成されている。なお、第2配線パターン59は直線状パターンである。
さらに、第2層の樹脂絶縁層33の表面上には、複数の位置基準用導体56(位置基準物)が形成されている。各位置基準用導体56は、配線基板10の主面12側において半導体集積回路素子搭載領域23よりも基板外周側となる領域に配置され、それぞれ平面視十字形状をなしている。なお、位置基準用導体56、前記CPU接続用端子、ドライバIC接続用端子57、配線パターン58,59及び光素子接続用端子55は、最上層の前記金属導体層42(第2層の樹脂絶縁層33の表面上にある金属導体層42)を同一工程にてパターニングすることによって形成されたものである。よって、位置基準用導体56は、CPU接続用端子、ドライバIC接続用端子57、配線パターン58,59及び光素子接続用端子55と同じ材料によって形成される。
図6に示されるように、第2層の樹脂絶縁層33の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55を露出させる開口部46が形成されている。そして、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55の表面上には、それぞれ表面側はんだバンプ45が配設されている。
図1〜図6等に示されるように、前記半導体集積回路素子搭載領域23に属するCPU接続用端子の表面上に配設された各表面側はんだバンプ45には、半導体集積回路素子であるICチップ21(CPU)が接合されている。MPUとしての機能を有するICチップ21は、縦10.0mm×横7.5mm×厚さ0.7mmの矩形板状をなしている。ICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の素子側端子(図示略)が格子状に設けられている。
図6〜図8に示されるように、前記光素子接続用端子55の表面上に配設された各表面側はんだバンプ45には、光素子(発光素子)の一種であるVCSEL24が、発光面を下方に向けた状態で接合されている。本実施形態のVCSEL24は、縦3.0mm×横0.25mmの略矩形平板状をなしている。このVCSEL24は、同VCSEL24の長手方向に沿って一列に並べられた複数(ここでは12個)の発光部25を発光面内に有している。これらの発光部25は、配線基板10の前記主面12に対して直交する方向(即ち、図6,図8において下方向)に、所定波長のレーザー光(光信号)を出射するようになっている。また、VCSEL24の有する複数の端子29は、各表面側はんだバンプ45上にそれぞれ接合されている。
図6等に示されるように、前記ドライバIC接続用端子57の表面上に配設された各表面側はんだバンプ45には、VCSEL24を駆動するための半導体集積回路素子であるドライバIC22が接合されている。このドライバIC22は、配線基板10の主面12においてVCSEL24の近傍に配置されている。本実施形態のドライバIC22は、縦3.5mm×横2.5mmの略矩形平板状をなしている。このドライバIC22の下面側表層には、図示しない回路素子が形成されている。また、ドライバIC22の有する複数の端子28は、各表面側はんだバンプ45上にそれぞれ接合されている。従って、ドライバIC22とVCSEL24とが、第2配線パターン59などを介して電気的に接続される。
なお、図2において右側にある光電気混載パッケージ41が備える配線基板10の主面12にも、複数の表面側はんだバンプ45が形成されている。各表面側はんだバンプ45には、光素子(受光素子)の一種であるフォトダイオード27が、受光面を下方に向けた状態で接合されている。本実施形態のフォトダイオード27は、縦3.0mm×横0.25mmの略矩形平板状をなしている。このフォトダイオード27は、同フォトダイオード27の長手方向に沿って一列に並べられた複数(ここでは12個)の受光部(図示略)を受光面内に有している。従って、これらの受光部は、図2の下側から上側に向かうレーザー光(光信号)を受けやすい構成となっている。
また、配線基板10の主面12においてフォトダイオード27の近傍には、フォトダイオード27を駆動するための半導体集積回路素子であるレシーバIC26が配置されている。本実施形態のレシーバIC26は、縦3.5mm×横2.5mmの略矩形平板状をなしている。このレシーバIC26の下面側表層には、図示しない回路素子が形成されている。また、レシーバIC26の有する複数の端子(図示略)は、各表面側はんだバンプ45上にそれぞれ接合されている。従って、フォトダイオード27とレシーバIC26とが、配線パターン(図示略)などを介して電気的に接続される。
図3,図4,図6〜図9等に示されるように、配線基板10における複数の箇所(1つの配線基板10につき8箇所)には、位置決め用ガイド孔51が形成されている。各位置決め用ガイド孔51は、配線基板10の主面12において前記半導体集積回路素子搭載領域23よりも基板外周側となる領域、即ち、半導体集積回路素子搭載領域23を避けた領域に、前記位置基準用導体56を基準として形成されている。各位置決め用ガイド孔51は、断面円形状かつ等断面形状であって、配線基板10の主面12及び裏面13を貫通している。本実施形態の場合、各位置決め用ガイド孔51の直径は約0.7mmに設定されている。各位置決め用ガイド孔51には、断面円形状のガイドピン52の上端部が嵌入可能になっている。位置決め用ガイド孔51にガイドピン52が嵌入された場合、ガイドピン52の両端部は、配線基板10の主面12側及び裏面13側にそれぞれ突出するようになっている。なお、これらのガイドピン52は、ステンレス鋼からなり、軸線方向に対して垂直な平坦面を両端部に備えている。本実施形態において具体的には、JIS C 5981に規定するガイドピン「CNF125A−21」(直径0.699mm)を使用している。即ち、ガイドピン52の直径は、位置決め用ガイド孔51とほぼ同径に設定されている。
図3,図6に示されるように、配線基板10の主面12側は金属製リッド101で覆われている。なお、ガイドピン52の主面側端部は、配線基板10の主面12側にて前記VCSEL24よりも高く突出し、金属製リッド101の内面に当接している。
図3,図6〜図9等に示されるように、配線基板10において前記半導体集積回路素子搭載領域23よりも基板外周側となる領域には、複数の光導波構造部用孔81が形成されている。そして、各光導波構造部用孔81は、一対の前記位置決め用ガイド孔51の間に配置されている(図7,図9参照)。また、各光導波構造部用孔81の主面12側の開口部付近であって、かつ、各光導波構造部用孔81よりも基板中央部側には、前記光素子接続用端子55が配置されている。さらに、各光導波構造部用孔81及び各位置決め用ガイド孔51よりも基板外周側には、前記位置基準用導体56が配置されている。各光導波構造部用孔81は断面円形状かつ等断面形状であって、配線基板10の主面12及び裏面13を貫通している。本実施形態の場合、各光導波構造部用孔81の直径は、約0.1mmに設定されている。
図3,図6〜図9等に示されるように、各光導波構造部用孔81内には、前記光電気混載パッケージ41が備える光導波構造部82がそれぞれ形成されている。各光導波構造部82は、コア83及びそれを取り囲むクラッド84を有している。光導波構造部82におけるコア83は、半導体集積回路素子搭載領域23を避けた領域において、位置決め用ガイド孔51及び光導波構造部用孔81の形成に用いた位置基準用導体56と同一の位置基準用導体56を基準として形成されている。なお、実質的にコア83は光信号が伝搬する光路となる。本実施形態の場合、コア83及びクラッド84は、屈折率等の異なる透明なポリマ材料、具体的には屈折率等の異なるPMMA(ポリメチルメタクリレート)により形成されている。クラッド84は、光導波構造部用孔81に液状のクラッド材85(図16参照)を充填して固化させることにより形成されたものである。また、コア83は、クラッド84の一部を除去することによって形成されたコア用孔86(図17参照)内に液状のコア材87(図18参照)を充填して固化させることにより形成されたものである。光路となるコア83の本数は、前記VCSEL24の発光部25の数、及び、前記フォトダイオード27の受光部の数と同じく12であって、それらは直線的にかつ互いに平行に延びるように形成されている。
その結果、VCSEL24(またはフォトダイオード27)と光導波構造部82とが、平面方向において位置合わせされた状態で固定される。ここで、「平面方向において位置合わせされた状態」とは、図2の左端側に位置する光導波構造部82が前記各発光部25の直下にあり各コア83と各発光部25との光軸が合った状態、かつ、図2の右端側に位置する光導波構造部82が前記各受光部の直下にあり各コア83と各受光部との光軸が合った状態をいう。
図1〜図3,図5,図8,図10,図11に示されるように、前記複数の光コネクタ91は、前記配線基板10の裏面13において4個ずつ配置されており、前記半導体集積回路素子搭載領域23よりも基板外周側に配置されている。なお、各光コネクタ91は、前記ICチップ21の直下には配置されていない(図5参照)。また、本実施形態の光コネクタ91は、上側ハウジング96及び下側ハウジング97によって構成されており、縦8mm×横15mm×厚さ2.5mmの略矩形平板状をなしている。上側ハウジング96の上面には、光導波構造部82のコア83を伝搬する光信号を通過させるためのスリット98が形成されている。一方、下側ハウジング97には、光ファイバ嵌合溝99が形成されている。光ファイバ嵌合溝99内には、光信号が伝搬する光路となる複数の光ファイバ92(光伝送媒体)の先端部が嵌合されている。また、光コネクタ91は、光路内を伝搬する光の進路を変換する光路変換部93を有している。光路変換部93は、光ファイバ嵌合溝99の内底面である光ファイバ設置面94に対して約45°の角度を持つ傾斜面となっていて、その傾斜面には光を全反射可能な金属からなる薄膜が蒸着されている。その結果、光を90°の角度で反射する光路変換部93が構成される。なお、本実施形態の光コネクタ91は、JPCA(社団法人 日本電子回路工業会)規格のPTコネクタである。
図10等に示されるように、光コネクタ91には、円形状をなす光伝送媒体側のガイド孔95が2箇所に貫通形成されている。これらのガイド孔95は、前記ガイドピン52の大きさに対応して直径約0.7mmに設定されている。そして、各ガイド孔95には、前記配線基板10の裏面13側から突出する各ガイドピン52が嵌入可能になっている。ガイド孔95に対してガイドピン52が嵌入された場合、光コネクタ91と光導波構造部82とが位置合わせされた状態で固定される。ここで「位置合わせされた状態で固定」とは、具体的には、各光ファイバ92の光軸と光導波構造部82の各コア83の光軸とが合った状態で、光コネクタ91が支持固定されていることをいう。
このように構成された光電気混載モジュール1の一般的な動作について簡単に述べる。
VCSEL24及びフォトダイオード27は、マザーボード61の金属導体層65や配線基板10の金属導体層42などを介した電力供給により、動作可能な状態となる。配線基板10上のドライバIC22からVCSEL24に電気信号が出力されると、VCSEL24は入力した電気信号を光信号(レーザー光)に変換した後、その光信号を光コネクタ91内にある光路変換部93に向けて、発光部25から出射する。発光部25から出射したレーザー光は、光導波構造部82のコア83内を進行し、光コネクタ91のスリット98を通過して光路変換部93に入射する。光路変換部93に入射したレーザー光は、そこで進行方向を90°変更する。このため、レーザー光は、光ファイバ92を通過して別の配線基板10の光導波構造部82の上面側から出射し、さらにフォトダイオード27の受光部に入射する。フォトダイオード27は、受光したレーザー光を電気信号に変換し、変換した電気信号をレシーバIC26に出力する。
次に、上記構成の光電気混載モジュール1の製造方法を説明する。
まず、配線基板10を従来周知の手法により作製し、あらかじめ準備しておく。
配線基板10は以下のように作製される。まず、縦50mm×横50mm×厚み0.6mmの基材の両面に銅箔が貼付された銅張積層板(図示略)を準備する。そして、YAGレーザーまたは炭酸ガスレーザーを用いてレーザー孔あけ加工を行い、銅張積層板を貫通する貫通孔を所定位置にあらかじめ形成しておく。次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール導体17を形成した後、そのスルーホール導体17内に閉塞体18を充填形成する。さらに、銅めっきを行って蓋状導体19を形成し、さらに銅張積層板の両面の銅箔のエッチングを行って配線パターン(図示略)をパターニングする。具体的には、無電解銅めっきの後、露光及び現像を行って所定パターンのめっきレジストを形成する。この状態で無電解銅めっき層を共通電極として電解銅めっきを施した後、まずレジストを溶解除去して、さらに不要な無電解銅めっき層をエッチングで除去する。その結果、コア基板14を得る。
次に、コア基板14のコア主面15及びコア裏面16に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第1層の樹脂絶縁層33,34を形成する。さらに、従来公知の手法(例えばセミアディティブ法)に従って電解銅めっきを行い、前記盲孔の内部に内層接続ビア導体43,47を形成するとともに、樹脂絶縁層33,34上に金属導体層42を形成する。
次に、第1層の樹脂絶縁層33,34上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、内層接続ビア導体43,47が形成されるべき位置に盲孔を有する第2層の樹脂絶縁層33,34を形成する。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔の内部に内層接続ビア導体43,47を形成する。さらに、第2層の樹脂絶縁層34上にPGA用パッド48を形成する。
続く端子等形成工程では、配線基板10の主面12側に位置する第2層の樹脂絶縁層33上に、光素子接続用端子55、ドライバIC接続用端子57及び配線パターン58,59を形成する(図12参照)。この際、光素子接続用端子55を形成する工程と同一工程において、光素子接続用端子55の形成に用いた基準(図示略)と同一基準を用いて、第2層の樹脂絶縁層33上に位置基準用導体56を形成する(図12参照)。具体的には、同一のパターニング工程において、同じフォトマスクを用いて光素子接続用端子55及び位置基準用導体56を形成する。
この後、第2層の樹脂絶縁層33,34上にソルダーレジスト37,38を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト37,38に開口部40,46をパターニングする。以上の結果、両面にビルドアップ層31,32を備える所望の配線基板10が完成する(図13参照)。
また、マザーボード61を構成する基板本体69を従来公知の手法により作製し、準備しておく。その具体例を挙げると、銅張積層板を出発材料として銅箔のエッチングや無電解銅めっき等を行い、金属導体層65及びスルーホール部66を有する樹脂絶縁層64を形成する。次に、樹脂絶縁層64の表層にさらに樹脂絶縁層64を積層形成し、最上層の樹脂絶縁層64の上面62にパッド67を形成する。
さらに、ソケット71を従来公知の手法により作製し、準備しておく。その具体例を挙げると、まず、矩形状のエポキシ系樹脂板を用意し、このエポキシ系樹脂板に対して、例えば炭酸ガスレーザーを用いたレーザー加工等により、表裏を貫通する多数のビアを形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビアの形成を行っても構わない。次に、ビアが形成されたエポキシ系樹脂板を図示しないペースト印刷装置に移してはんだペースト印刷を行う。この工程を経るとはんだペーストが各ビア内に充填される。次に、所定温度かつ所定温度でリフローを行って、導体柱75を形成する。さらに、導体柱75が形成されたエポキシ系樹脂板をスクリーン印刷装置にセットし、導体柱75のある位置に対応して開口部が設けられた所定のマスクをエポキシ系樹脂板の下面上に配置する。この状態で、エポキシ系樹脂板に対するはんだペーストの印刷を行い、前記マスクの開口部を介して導体柱75の下端面上にはんだペースト印刷層を形成する。次に、上記エポキシ系樹脂板をリフロー炉に移送し、そこで所定温度に加熱することにより、はんだペースト印刷層をリフローさせる。これにより、各導体柱75の下端面上に略半球状のはんだバンプ72が直接形成され、図2等に示すソケット71が完成する。
続く穴明け工程では、位置基準用導体56を基準として精密ドリルを用いた精密穴明け加工を行い、配線基板10に位置決め用ガイド孔51を形成する(図14参照)。詳述すると、2つの位置基準用導体56の上端平坦面をCCDカメラ等の撮像手段で撮像し、その撮像データに基づき画像処理を行って、平坦面を十字形領域として画像認識する。そして、この画像認識された十字形領域を基準(より具体的には例えば前記十字形領域の中心を原点)として設定し、位置決め用ガイド孔51のX−Y方向の位置を微調整する。位置決め用ガイド孔51の位置が決定したら、精密ドリルを下降させて精密穴明け加工を行い、位置決め用ガイド孔51を形成する。なお、この手法によれば、位置決め用ガイド孔51のX−Y方向の位置精度を確実に向上させることができる。
次に、前記配線基板10を表面研磨装置にセットして、主面12及び裏面13を研磨する。この研磨により、位置決め用ガイド孔51の開口部から突出して盛り上がっている余剰の樹脂や、基板表面に付着している樹脂を除去する。この研磨工程を行うと、配線基板10の主面12及び裏面13における凹凸が解消されて平坦化する。さらに、周知の手法により仕上げ加工を行って、位置決め用ガイド孔51の穴径を0.700mmとなるように微調整する。このときの加工に要求される精度は、具体的には±0.001mmである。
また、前記穴明け工程では、配線基板10に対して精密ドリル111を用いた精密穴明け加工を行うことにより、配線基板10に光導波構造部用孔81を形成する(図14,図15参照)。詳述すると、既に画像認識されている前記十字形領域を基準として設定し、光導波構造部用孔81のX−Y方向の位置を微調整する。光導波構造部用孔81の位置が決定したら、精密ドリル111を下降させて精密穴明け加工を行い、光導波構造部用孔81を形成する。なお、この手法によれば、光導波構造部用孔81のX−Y方向の位置精度を確実に向上させることができる。さらに、周知の手法により仕上げ加工を行って、光導波構造部用孔81の穴径を0.100mmとなるように微調整する。このときの加工に要求される精度は、具体的には±0.001mmである。
続く光導波構造部形成工程では、クラッド形成工程、コア用孔形成工程及びコア形成工程を実施して、光導波構造部用孔81内に、光導波構造部82におけるクラッド84と、光導波構造部82におけるコア83とを形成する(図19,図20参照)。クラッド形成工程では、光導波構造部用孔81内に液状のクラッド材85(図16参照)を充填して固化させることにより、クラッド84を形成する。続くコア用孔形成工程では、位置基準用導体56を基準として光導波構造部用孔81に対応する箇所に、精密ドリルを用いた精密ドリル加工を行ってクラッド84の一部を除去することにより、主面12及び裏面13を貫通するコア用孔86(図17参照)を形成する。詳述すると、既に画像認識されている十字形領域を基準として設定し、コア用孔86のX−Y方向の位置を微調整する(図19参照)。コア用孔86の位置が決定したら、精密ドリルを下降させて精密穴明け加工を行い、コア用孔86を形成する。なお、この手法によれば、コア用孔86のX−Y方向の位置精度を確実に向上させることができる。なお、YAGレーザーまたは炭酸ガスレーザーを用いたレーザー加工を行ってクラッド84の一部を除去することにより、コア用孔86を形成してもよい。続くコア形成工程では、コア用孔86内に液状のコア材87(図18参照)を充填して固化させることにより、コア83を形成する。その結果、光導波構造部82が形成される。
続くはんだバンプ形成工程では、CPU接続用端子、ドライバIC接続用端子57及び光素子接続用端子55上に、それぞれ表面側はんだバンプ45を形成する。次に、PGA用パッド48上にはんだ付けによってピン49を取り付ける。さらに、この配線基板10の半導体集積回路素子搭載領域23にICチップ21を搭載する。このとき、CPU接続用端子と、ICチップ21の素子側端子とを位置合わせしてリフローを行う。これにより、CPU接続用端子及び素子側端子同士が接合され、配線基板10とICチップ21とが電気的に接続される。
続く光素子搭載工程では、図2において左側にある配線基板10の主面12側に、ドライバIC22及びVCSEL24を実装する(図22参照)。また、図2において右側にある配線基板10の主面12側に、レシーバIC26及びフォトダイオード27を実装する。なお、ドライバIC22及びVCSEL24は、位置基準用導体56を基準として位置合わせされる(図21参照)。例えば、ドライバIC22及びVCSEL24は、2つの位置基準用導体56の中間地点に位置するように位置合わせされる。詳述すると、既に画像認識されている前記十字形領域を基準として設定し、ドライバIC22及びVCSEL24のX−Y方向の位置を微調整する。ドライバIC22及びVCSEL24の位置が決定したら、これらを下降させて表面側はんだバンプ45に押し付け、仮固定する。この状態ではんだリフローを行い、ドライバIC22の端子28、及び、VCSEL24の端子29を表面側はんだバンプ45にはんだ付けする。なお、この手法によれば、ドライバIC22及びVCSEL24のX−Y方向の位置精度を確実に向上させることができる。また、レシーバIC26及びフォトダイオード27も、ドライバIC22及びVCSEL24と同様の工程を経て、配線基板10の主面12側に実装される。その結果、所望の光素子付き光電気混載パッケージ41が完成する。
次に、位置決め用ガイド孔51にガイドピン52の一端側を嵌合支持させる(図23参照)。その結果、ガイドピン52の一部が、配線基板10の主面12側及び裏面13側にて突出した状態となる。さらに、配線基板10の裏面13から突出する各ガイドピン52を、光コネクタ91の有する各ガイド孔95に対して嵌入させるようにする(図23参照)。これにより、光コネクタ91及び光導波構造部82の光軸合わせを行いつつ、併せて光コネクタ91を光素子付き光電気混載パッケージ41に支持固定させることができる。
また、ソケット71のはんだバンプ72をマザーボード61の上面62に密着させた状態で、各はんだバンプ72のリフローを行う。これにより、はんだバンプ72とマザーボード61のパッド67とが接合され、ソケット71がマザーボード61にはんだ付けされる(図24参照)。
そして、配線基板10側のPGA用パッド48をソケット71の上面73側から導体柱75内に挿入し、光素子付き光電気混載パッケージ41をソケット71上に設置する。その結果、PGA用パッド48とマザーボード61のパッド67とがピン49及びソケット71を介して電気的に接続され、光素子付き光電気混載パッケージ41がマザーボード61に取り付けられる。以上のようにして図1,図2に示す本実施形態の光電気混載モジュール1が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の光電気混載モジュール1によれば、同一の位置基準用導体56を基準として、位置決め用ガイド孔51と光導波構造部82におけるコア83とが形成される。このため、例えばリフロー時のセルフアライメント作用によって位置合わせを行う場合に比べて、両者を高精度に位置合わせすることができる。よって、光導波構造部用孔81の開口部付近に配置された光素子接続用端子55にVCSEL24を接続すれば、VCSEL24とコア83との光軸が合った状態となる。また、位置決め用ガイド孔51に嵌入された状態のガイドピン52を光ファイバ92側のガイド孔95に嵌入させることにより、配線基板10と光コネクタ91との平面方向への位置ずれを簡単に防止でき、光ファイバ92の光路の光軸をVCSEL24及びコア83の光軸と合わせることが容易になる。ゆえに、光の伝送ロスが小さく、高速度化・高密度化に十分対応しうる光電気混載モジュール1を実現することができる。
(2)仮に、位置決め用ガイド孔51の形成に用いられる位置基準用導体と、コア83の形成に用いられる位置基準用導体とが別々に設けられていると、位置決め用ガイド孔51やコア83を形成する度に、対応する位置基準用導体の画像認識を行う必要がある。
一方、本実施形態では、同一の位置基準用導体56を基準として位置決め用ガイド孔51及びコア83を形成しているため、位置基準用導体56の画像認識を一度行っておけば済む。また本実施形態では、位置基準用導体56が光素子接続用端子55の形成時に形成されるため、位置基準用導体56を光素子接続用端子55とは別々に形成しなくても済む。以上により、光電気混載モジュール1の製造に必要な工程数を削減できるため、光電気混載モジュール1を低コストで製造することができる。
(3)本実施形態では、配線基板10の主面12側が金属製リッド101で覆われるとともに、ガイドピン52の主面側端部が金属製リッド101の内面に当接している。このようにすれば、ガイドピン52を金属製リッド101によって固定できるため、位置決め用ガイド孔51からのガイドピン52の抜けを確実に防止でき、光ファイバ92の光路の光軸をVCSEL24及びコア83の光軸と合わせた状態に維持しやすくなる。また、配線基板10内の熱がガイドピン52を介して外部に放散されやすくなる。ゆえに、熱の影響によるICチップ21、ドライバIC22(またはレシーバIC26)の誤作動を防止できる。また、熱膨張などに起因する配線基板10の信頼性低下を招くおそれもない。
(4)本実施形態のVCSEL24は、発光部25から配線基板10の主面12に対して直交する方向(即ち、図6,図8において下方向)に、光信号を出射するように構成され、配線基板10の主面12に搭載されている。また、本実施形態のフォトダイオード27は、受光部が図2の下側から上側に向かう光信号を受けやすい構成となっており、同じく配線基板10の主面12に搭載されている。よって、VCSEL24及びフォトダイオード27を、従来のフリップチップボンディング等の手法で実装することができるため、光電気混載モジュール1を低コストで製造できる。
(5)例えば、光導波構造部82が外部に露出していると、光が散乱しやすいため、光信号の品質が劣化してしまう。一方、本実施形態の光導波構造部82は、配線基板10を貫通する光導波構造部用孔81内に形成されている。これにより、光信号は、少なくとも一部が光導波構造部用孔81の内壁面で反射しながら光導波構造部82内を伝搬するため、損失や散乱なく伝送される。ゆえに、光信号の品質劣化を防止することができる。
(6)本実施形態では、複数の光コネクタ91が、配線基板10の裏面13において4個ずつ配置されており、半導体集積回路素子搭載領域23よりも基板外周側に配置されている。これにより、光コネクタ91がICチップ21及びドライバIC22の直下に配置されなくなるため、半導体集積回路素子搭載領域23に搭載されるICチップ21及びドライバIC22(またはレシーバIC26)と、光コネクタ91とが互いに熱の影響を及ぼし合うことを防止できる。ゆえに、ICチップ21として、発熱量が大きいために熱応力の影響が大きい10mm角以上の大型のICチップや、Low−k(低誘電率)のICチップを用いることができる。
なお、本発明の実施形態は以下のように変更してもよい。
・上記実施形態において、光導波構造部用孔81の内壁面にめっきを施してもよい。このようにすれば、光導波構造部82を伝搬する際に光導波構造部用孔81の内壁面にて反射した光信号の反射率が向上するため、光の伝送ロスがよりいっそう小さくなる。
・上記実施形態において、光導波構造部用孔81の内壁面に対してスルーホールめっきを施して構造部側導体層を形成し、構造部側導体層と光素子接続用端子55とを導体層接続パターンを介して電気的に接続するようにしてもよい。このように構成すれば、光導波構造部用孔81が存在する部分にも電気回路を形成できるため、配線基板10、ひいては、光電気混載モジュール1の高機能化を図ることができる。
さらに、構造部側導体層を、配線基板10におけるグランド層に電気的に接続するようにしてもよい。このようにすれば、1つの発光部25に接続される配線(光素子接続用端子55及び第2配線パターン59)が1つで済むようになる。
・上記実施形態において、VCSEL24は、配線基板10の主面12において複数列設けられていてもよい(図4の領域A1参照)。
・上記実施形態の光導波構造部用孔81は等断面形状をなしていた。しかし、図25に示されるように、光導波構造部用孔81の断面形状は、配線基板10の主面12側から裏面13側に行くに従って徐々に幅広になるテーパ状をなしていてもよい。このようにすれば、光導波構造部82内を伝搬する際に光導波構造部用孔81の内壁面にて反射した光信号は、光導波構造部用孔81の中心軸線側に導かれる(図25の矢印F1参照)。これにより、光信号の散乱が防止されるため、損失が小さくなり、光の伝送ロスがよりいっそう小さくなる。
・上記実施形態の光導波構造部形成工程を変更してもよい。例えば、光導波構造部形成工程において、クラッド形成工程及びコア形成工程を実施してもよい。クラッド形成工程では、光導波構造部用孔81内に感光性クラッド材131を充填してクラッド84を形成する(図26参照)。コア形成工程では、感光性クラッド材131内にレーザー光を照射して、感光性クラッド材131を選択的に光硬化させることにより、周囲の部分よりも屈折率が高いコア83を形成する(図27参照)。このようにすれば、クラッド84及びコア83を同じ材料によって形成できるとともに、上記実施形態のコア用孔形成工程が不要になるため、光導波構造部82の形成が容易になる。なお、この変更例のコア形成工程において、充填された感光性クラッド材131の上方に、コア83となるべき領域に開口部が形成されたマスク132を配置し、マスク132の上方から光を照射させる(露光)ことにより、コア83を形成してもよい(図28参照)。この場合、コア83が自己形成しながら次第に長尺化していく。
・上記実施形態において、ICチップ21、ドライバIC22、レシーバIC26、VCSEL24及びフォトダイオード27の搭載方法を適宜変更してもよい。例えば、ICチップ21、ドライバIC22及びレシーバIC26の少なくとも1つを、ワイヤ121を介して配線基板10の主面12上に形成されたボンディングパッド(図示略)に接続してもよい(図29,図30参照)。また、配線基板10の主面12上に段差部122やキャビティ(図示略)を設け、主面12において高いほうの面123にICチップ21を搭載するとともに、主面12において低いほうの面124に、ドライバIC22及びVCSEL24(またはレシーバIC26及びフォトダイオード27)を搭載してもよい(図30参照)。
・上記実施形態では、光コネクタ91のガイド孔95にガイドピン52を嵌入させることにより、光コネクタ91と光導波構造部82とが位置合わせされていた。しかし、ガイドピン52以外の位置合わせ機構を用いて、光コネクタ91を配線基板10に固定してもよい。例えば図31に示されるように、光コネクタ91の上面に係合凸部125を突設し、係合凸部125を配線基板10の裏面13にて開口する係合凹部126に契合させることにより、光コネクタ91を配線基板10に固定してもよい。
・上記実施形態では、光コネクタ91のガイド孔95にガイドピン52を嵌入させることにより、光コネクタ91と光導波構造部82とが位置合わせされていた。しかし、図32に示されるように、光コネクタ91の側部に設けられた略半円状のガイド溝127に対してガイドピン52を当接させることにより、光コネクタ91と光導波構造部82とを位置合わせしてもよい。また、図33に示されるように、光コネクタ91の2つの角部に設けられた切欠部128に対して係合凸部125を当接させることにより、光コネクタ91と光導波構造部82とを位置合わせしてもよい。
・上記実施形態において、ガイドピン52の主面側端部を、熱伝導性を有する接着材(図示略)を介して金属製リッド101の内面に当接させてもよい。このようにすれば、ガイドピン52を金属製リッド101によってより確実に固定することができる。
・位置基準用導体56の数や形状等は、本発明の趣旨を逸脱しない限りにおいて任意に変更することが可能である。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部とを備え、前記主面側に複数の半導体集積回路素子接続用端子が配置され、前記複数の半導体集積回路素子接続用端子が属する半導体集積回路素子搭載領域が設定され、前記主面において前記半導体集積回路素子搭載領域を避けた領域に、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成されていることを特徴とする光電気混載パッケージ。
(2)母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された光素子付き光電気混載パッケージと、光信号が伝搬する光路となる光伝送媒体の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えた光電気混載モジュールであって、前記光素子付き光混載パッケージは、半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通する位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、前記位置決め用ガイド孔に嵌入された状態で前記配線基板の前記裏面側にてその一部が突出し、前記光伝送媒体側のガイド溝に対して当接可能なガイドピンとを備え、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光伝送媒体側のガイド溝に対する前記ガイドピンの当接により、前記配線基板の前記裏面側に配置された前記光コネクタと、前記光導波構造部とが位置合わせされていることを特徴とする光電気混載モジュール。
(3)半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通しかつガイドピンが嵌入可能な位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部とを備え、前記光導波構造部用孔が、一対の前記位置決め用ガイド孔の間に配置され、前記位置基準用導体が、前記位置決め用ガイド孔及び前記光導波構造部用孔よりも基板外周側に配置され、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光導波構造部用孔の内壁面にめっきが施されていることを特徴とする光電気混載パッケージ。
(4)母基板と、母基板上に設けられたソケットと、前記ソケット上に接続された光素子付き光電気混載パッケージと、光信号が伝搬する光路となる光伝送媒体の先端に接続され、前記光路内を伝搬する光の進路を変換する光路変換部を有する光コネクタとを備えた光電気混載モジュールであって、前記光素子付き光電気混載パッケージは、半導体集積回路素子が搭載される主面及び前記主面の反対側に位置する裏面を有し、前記主面及び前記裏面を貫通する光導波構造部用孔が形成され、前記主面及び前記裏面を貫通する位置決め用ガイド孔が形成された配線基板と、前記主面側における前記光導波構造部用孔の開口部付近に配置された光素子接続用端子と、前記主面側に配置され、前記光素子接続用端子の形成時に形成された位置基準用導体と、発光部及び受光部のうちの少なくとも一方を有し、前記発光部及び前記受光部の少なくとも一方を前記コア側に向けた状態で前記光素子接続用端子に電気的に接続された光素子と、光信号が伝搬する光路となるコア及び前記コアを取り囲むクラッドを有し、前記光導波構造部用孔内に形成された光導波構造部と、前記位置決め用ガイド孔に嵌入された状態で前記配線基板の前記裏面側にてその一部が突出し、前記光伝送媒体側のガイド孔に対して嵌入可能なガイドピンとを備え、前記位置決め用ガイド孔及び前記光導波構造部における前記コアが、いずれも前記位置基準用導体を基準として形成され、前記光伝送媒体側のガイド孔に対する前記ガイドピンの嵌入により、前記配線基板の前記裏面側に配置された前記光コネクタと、前記光導波構造部とが位置合わせされ、前記配線基板の前記主面側は金属製リッドで覆われているとともに、前記ガイドピンは、その主面側端部が前記配線基板の前記主面側にて前記光素子よりも高く突出し、熱伝導性を有する接着材を介して前記金属製リッドの内面に当接していることを特徴とする光電気混載モジュール。