JP5357532B2 - 可変抵抗素子及びその製造方法 - Google Patents

Description

本発明は、一方の電極と他方の電極と可変抵抗体とを備え、前記可変抵抗体が前記一方の電極と前記他方の電極とに挟持された領域に存し、両電極間に電圧パルスを印加することにより電気抵抗が変化する可変抵抗素子の製造方法に関する。

近年、フラッシュメモリに代わる高速動作可能な次世代不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ：Nonvolatile Random Access Memory）として、ＦｅＲＡＭ（Ferroelectric RAM）、ＭＲＡＭ（Magnetic RAM）、ＰＲＡＭ（Phase Change RAM）等の様々なデバイス構造が提案され、高性能化、高信頼性化、低コスト化、及び、プロセス整合性という観点から、激しい開発競争が行われている。しかしながら、現状のこれらメモリデバイスには各々一長一短があり、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリの各利点を併せ持つ「ユニバーサルメモリ」の理想実現には未だ遠い。

これら既存技術に対して、電圧パルスを印加することによって可逆的に電気抵抗が変化する可変抵抗素子を用いた抵抗性不揮発性メモリＲＲＡＭ（Resistive Random Access Memory）（登録商標）が提案されている。この構成を図６に示す。

図６に示されるように、従来構成の可変抵抗素子は、下部電極１０３と可変抵抗体１０２と上部電極１０１とが順に積層された構造となっており、上部電極１０１及び下部電極１０３間に電圧パルスを印加することにより、抵抗値を可逆的に変化させることができる性質を有する。この可逆的な抵抗変化動作（以下では「スイッチング動作」という）によって変化する抵抗値を読み出すことによって、新規な不揮発性半導体記憶装置が実現できる構成である。

この不揮発性半導体記憶装置は、可変抵抗素子を備える複数のメモリセルを行方向及び列方向にそれぞれマトリクス状に配列してメモリセルアレイを形成するとともに、このメモリセルアレイの各メモリセルに対するデータの書き込み、消去、及び読み出し動作を制御する周辺回路を配置して構成される。そして、このメモリセルとしては、その構成要素の違いから、１つのメモリセルが１つの選択トランジスタＴと１つの可変抵抗素子Ｒとから構成される（１Ｔ／１Ｒ型）メモリセルや、１つの可変抵抗素子Ｒのみから構成される（１Ｒ型）メモリセル等が存在する。このうち、１Ｔ／１Ｒ型メモリセルの構成例を図７に示す。

図７は１Ｔ／１Ｒ型のメモリセルによるメモリセルアレイの一構成例を示す等価回路図である。各メモリセルの選択トランジスタＴのゲートはワード線（ＷＬ１〜ＷＬｎ）に接続されており、各メモリセルの選択トランジスタＴのソースはソース線（ＳＬ１〜ＳＬｎ）に接続されている（ｎは自然数）。各メモリセル毎の可変抵抗素子Ｒの一方の電極は選択トランジスタＴのドレインに接続されており、可変抵抗素子Ｒの他方の電極はビット線（ＢＬ１〜ＢＬｍ）に接続されている（ｍは自然数）。各ワード線ＷＬ１〜ＷＬｎはそれぞれワード線デコーダ１０６に接続され、各ソース線ＳＬ１〜ＳＬｎはそれぞれソース線デコーダ１０７に接続され、各ビット線ＢＬ１〜ＢＬｍはそれぞれビット線デコーダ１０５に接続されている。そして、アドレス入力（図示せず）に応じてメモリセルアレイ１０４内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線、ワード線及びソース線が選択される。

図８は、図７におけるメモリセルアレイ１０４を構成する一メモリセルの断面模式図である。本構成では、選択トランジスタＴと可変抵抗素子Ｒとでひとつのメモリセルを形成している。選択トランジスタＴは、ゲート絶縁膜１１３、ゲート電極１１４、及びドレイン拡散領域１１５とソース拡散領域１１６から構成されており、素子分離領域１１２を形成した半導体基板１１１の上面に形成される。可変抵抗素子Ｒは、下部電極１１８と可変抵抗体１１９と上部電極１２０とから構成されている。

トランジスタＴのゲート電極１１４がワード線を構成しており、ソース線配線１２４はコンタクトプラグ１２２を介してトランジスタＴのソース拡散領域１１６と電気的に接続している。又、ビット線配線１２３はコンタクトプラグ１２１を介して可変抵抗素子Ｒの上部電極１２０と電気的に接続している一方で、可変抵抗素子Ｒの下部電極１１８はコンタクトプラグ１１７を介してトランジスタＴのドレイン拡散領域１１５と電気的に接続している。

このように選択トランジスタＴと可変抵抗素子Ｒとが直列に配置される構成により、ワード線の電位変化によって選択されたメモリセルのトランジスタがオン状態となり、更にビット線の電位変化によって選択されたメモリセルの可変抵抗素子Ｒのみに選択的に書き込み、或いは消去することができる。

図９は、１Ｒ型のメモリセルの一構成例を示す等価回路図である。各メモリセルは可変抵抗素子Ｒのみから構成されており、可変抵抗素子Ｒの一方の電極はワード線（ＷＬ１〜ＷＬｎ）に、他方の電極はビット線（ＢＬ１〜ＢＬｍ）に接続されている。各ワード線ＷＬ１〜ＷＬｎはそれぞれワード線デコーダ１３３に接続され、各ビット線ＢＬ１〜ＢＬｍはそれぞれビット線デコーダ１３２に接続されている。そして、アドレス入力（図示せず）に応じてメモリセルアレイ１３１内の特定のメモリセルへの書込み、消去及び読み出し動作のための特定のビット線及びワード線が選択される構成である。

図１０は図９におけるメモリセルアレイ１３１を構成するメモリセルの一例を示す斜視構造模式図である。図１０に示されるように、上部電極配線１４３と下部電極配線１４１とがそれぞれ交差するように配列されており、これらの一方がビット線を形成し、他方がワード線を形成する。また、各電極の交点（通常、「クロスポイント」と称される）に可変抵抗体１４２を配した構造となっている。図１０の例では便宜上、上部電極１４３と可変抵抗体１４２を同じ形状に加工しているが、可変抵抗体１４２のスイッチング動作に対して電気的に寄与する部分は上部電極１４３と下部電極１４１の交差するクロスポイントの領域になる。

ここで、上記図８中の可変抵抗体１１９或いは図１０中の可変抵抗体１４２に利用される可変抵抗体材料としては、米国ヒューストン大のShangquing LiuやAlex Ignatiev等によって、超巨大磁気抵抗効果で知られるペロブスカイト材料に電圧パルスを印加することによって可逆的に電気抵抗を変化させる方法が下記の特許文献１及び非特許文献１に開示されている。この方法は超巨大磁気抵抗効果で知られるペロブスカイト材料を用いながらも、磁場の印加なしに室温においても数桁にわたる抵抗変化が現れるという極めて画期的なものである。なお、特許文献１に例示する素子構造では、可変抵抗体の材料としてはペロブスカイト型酸化物である結晶性プラセオジウム・カルシウム・マンガン酸化物Ｐｒ_１−ｘＣａ_ｘＭｎＯ_３（ＰＣＭＯ）膜が用いられている。

また、他の可変抵抗体材料としては、チタン酸化（ＴｉＯ_２）膜、ニッケル酸化（ＮｉＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化ニオブ（Ｎｂ_２Ｏ_５）膜などの遷移金属元素の酸化物についても、可逆的な抵抗変化を示すことが非特許文献２及び特許文献２などから知られている。このうち、ＮｉＯを用いたスイッチング動作の現象が非特許文献３に詳細に報告されている。

米国特許第６２０４１３９号明細書 特表２００２−５３７６２７号公報 特開２００７−２７５３７号公報 特開平１１−１３５７３６号公報 Liu,S.Q.ほか、"Electric-pulse-induced reversible Resistance change effectin magnetoresistive films",Applied Physics Letter, Vol.76,pp.2749-2751,2000年 H.Pagniaほか、"Bistable Switchingin Electroformed Metal-Insulator-MetalDevices",Phys.Stat.Sol.(a),vol.108,pp.11-65,1988年 Baek,I.G.ほか、"Highly Scalable Non-volatile Resistive Memory using Simple Binary Oxide Driven by Asymmetric Unipolar Voltage Pulses",IEDM 04,pp.587-590,2004年

ところで、例えば図８に示すような構造のメモリセルを製造するに際し、可変抵抗素子Ｒを形成後、配線形成工程等の各工程において水素等の還元雰囲気下に曝される。

例えば、メモリセルの周辺回路（ロジック回路）を構成するＭＯＳＦＥＴの製造工程では、ゲート電極の界面準位、固定電荷、オン電流値、閾値電流等のトランジスタ特性を最終的に調整するために、金属配線構造を形成した後、パッシベーション膜を成膜する前に、４００℃〜４５０℃の温度範囲で数％から５０％の範囲の水素濃度の水素雰囲気内で数十分程度の水素アニール処理がウエハに対して施される。

このとき、可変抵抗体が水素雰囲気下に曝されることとなり、この水素雰囲気（還元雰囲気）の影響を受けて可変抵抗体の特性（特に抵抗特性）が変動してしまうという問題がある。

また、仮に水素アニール処理を施さない場合であっても、例えば、層間絶縁膜としてプラズマＣＶＤ法によるシリコン酸化膜を成膜する場合には、当該成膜工程時に水素が発生するため、この水素によって可変抵抗体の特性に対して影響が及ぼされる場合がある。

さらに、コンタクトホールに埋め込まれるコンタクト電極の材料としては埋め込み被覆性に優れたＷ（タングステン）膜が一般的に用いられているが、Ｗ膜は通常、ＷＦ_６とＳｉＨ_４の熱反応による熱ＣＶＤ法により成膜されており、該成膜時の熱反応の下で水素が生成される。このようなコンタクト電極形成工程において発生する水素によっても、可変抵抗体の特性が影響される可能性がある。

可変抵抗体を用いた不揮発性半導体記憶装置は、電気的パルスを印加することで抵抗特性を可逆的に変化させることで、各抵抗特性に対応付けられた情報の記憶を行う構成である。従って、可変抵抗体の抵抗特性は、現時点においてメモリセルに書き込まれた情報そのものを表す要素となる。しかしながら、水素が発生することで可変抵抗体の特性（抵抗特性）に対する影響が及ぼされると、読み出し時に誤って情報を読み出してしまったり、正しく書き換え処理が行えないといった問題を生じさせる。

そこで、プロセス時に発生する水素等の還元雰囲気が可変抵抗体内に流入することを防止すべく、スタック構造のＲＲＡＭにおいて水素バリア膜を用いることで、安定した抵抗特性を示す可変抵抗素子の製造を可能にする方法が見出され、本出願人によって既に出願されている（上記特許文献３参照）。

ところで、上記特許文献３では、可変抵抗体を上下２つの電極間に挟むことで形成したスタック構造を示す可変抵抗素子（図８に示す構造もその一例である）に関する記述に留まっている。同様に、上記特許文献４では、ＦｅＲＡＭの場合において水素バリア膜を成膜することで水素によるダメージを回避する内容が記載されているが、同文献でもスタック構造を示す記憶素子のみが想定されている。

従来のスタック構造では、電極及び可変抵抗体の表面が加工プロセスにおいて使用されるガス・薬液等に晒されるため、常に清浄な表面を有しているとは言えない。また、下部電極及び可変抵抗体成膜後の自然酸化の影響や上層に堆積される膜の成膜プロセス雰囲気の影響により、接触抵抗が安定しないという問題がある。

そこで、本発明者は、スタック構造と比べて電極や可変抵抗体の表面が曝されない別の構造（以下、適宜「コンタクト構造」という）を示す可変抵抗素子を実現することに思いを至った。

図１１は、本件発明に至る過程として想到した可変抵抗素子の概略構造図である。なお、図１１に示す可変抵抗素子１０は、半導体基板１１、配線層１２、絶縁膜１３（以下、「第１絶縁膜１３」という）、サイドウォール絶縁膜１６、第１電極１７ａ、第２電極１７ｂ、可変抵抗体１８、バリア膜１９、絶縁膜２０、コンタクト電極２３ａ及び２３ｂを備えて構成されている。

すなわち、図１１に示す可変抵抗素子１０は、開口部３０を設けた絶縁膜１３内に、底面に向かうほど膜厚が拡がるように形成されたサイドウォール絶縁膜１６を有し、更にそのサイドウォール絶縁膜１６に挟まれた内側において第１電極１７ａを有する。そして、可変抵抗体１８は、この第１電極１７ａの上面に接するとともに、サイドウォール絶縁膜１６の側壁の上面にも接し、さらに、このサイドウォール絶縁膜１６の第１絶縁膜１３側の側壁上方及び第１絶縁膜１３上方において第２電極１７ｂの上面と接する構成となる。すなわち、可変抵抗体１８は、分断した第１電極１７ａ及び第２電極１７ｂの双方と接触する構成となる。これによって、スタック型構造と同様、電気的パルスを印加することで抵抗値を可逆的に変化させる可変抵抗特性を示すことができる。

図１１に示されるような可変抵抗素子１０を形成するには、以下のようなプロセスを経ることで実現できる。すなわち、半導体基板１１上において、配線層１２を形成後、基板１１の上面に絶縁膜１３を成膜する。その後、配線層１２の一部上面が露出するように絶縁膜１３に対して開口部３０を形成した後、この開口部３０を完全には充填しない範囲内の膜厚条件下で再び絶縁膜を成膜する。その後、配線層１２の上面が露出するように絶縁膜に対してエッチバックを行って、サイドウォール絶縁膜１６を形成する。

次に、第１電極１７ａ，１７ｂの材料となる電極膜を成膜する。このときも、開口部３０内（且つ、サイドウォール絶縁膜１６によって囲まれた領域）を完全には充填しない範囲内の膜厚条件下で電極膜を成膜する。これにより、サイドウォール絶縁膜１６の側壁上面の一部には膜厚の薄い電極膜の領域（以下、適宜「局部薄膜領域」という）が形成される。この状況下で酸化処理を行うと、電極膜が酸化された領域に可変抵抗体１８が形成される。このとき、前記局部薄膜領域において、成膜されていた電極膜の膜厚相当分が酸化されるような条件下で酸化処理を行う。これにより、局部薄膜領域に存在していた電極膜が酸化されて形成された可変抵抗体１８によって、電極膜が、開口部３０底面側に位置する第１電極１７ａと、第１絶縁膜１３上面側に位置する第２電極１７ｂとに分断されることとなる。この結果、開口部３０内の、サイドウォール絶縁膜１６に囲まれた領域内において、可変抵抗体１８が第１電極１７ａと第２電極１７ｂに挟まれる。

その後は、必要に応じて第２電極１７ｂと可変抵抗体１８をパターニングした後、この可変抵抗体１８の上面並びに側面を覆うように全面にバリア膜１９を成膜する。そして、絶縁膜２０を成膜した後、通常のプロセスによってコンタクトプラグ２３ａ、２３ｂを形成して図１１に示す構成を得る。

通常のスタック型構造の場合、下部電極を形成後に酸化処理を行って、当該下部電極の上面から下方に向かう一部分を可変抵抗体に変化させた後、この可変抵抗体の上面に電極膜を成膜することで上部電極を形成する。従って、上部電極形成前の可変抵抗体の上面はプロセス雰囲気下に曝されており、その上面に電極膜が成膜されることで上部電極が形成されるため、可変抵抗体と上部電極の界面にはプロセス時に生じる不純物が付着してしまう。また、下部電極の一部を酸化することで可変抵抗体を形成しているため、可変抵抗体と下部電極間の電気的特性は酸化時のプロセス条件で調整される。これに対し、上部電極は可変抵抗体の上面に電極膜を成膜することで形成されるため、上部電極と可変抵抗体間の電気的特性は電極膜成膜時のプロセス条件で調整される。すなわち、上部電極、可変抵抗体、及び下部電極で構成される可変抵抗素子の電気的特性は、酸化時のプロセス条件と電極膜成膜時のプロセス条件の二つの条件に応じて決定されることとなる。このため、可変抵抗素子の電気的特性はプロセス条件の影響を受けやすく、設計時の電気的特性を満たすような素子を安定的に製造しにくいという問題を有する。

これに対し、前述のようなプロセスを経て図１１に示すような構造の可変抵抗素子１０を形成した場合、可変抵抗体と電極との接触面が雰囲気下に露出するということがない。そして、一の工程内で成膜された電極膜の一部を一の酸化工程で酸化することで、前記電極膜から、第１電極１７ａ、第２電極１７ｂ、及び可変抵抗体１８を形成する。これによって、第１電極１７ａと可変抵抗体１８の界面、及び第２電極１７ｂと可変抵抗体１８の界面は、いずれも同一のプロセス条件下で形成される。従って、酸化処理を予め定められたプロセス条件に保つことで、両界面の接触抵抗は安定し、可変抵抗素子の電気的特性を素子間で安定させることが可能となる。

ところで、図１１は、可変抵抗体１８内に水素等の還元雰囲気を流入させないように、上記特許文献３に記載の方法を用いてバリア膜１９を成膜した状態を図示している。可変抵抗体１８の上面並びに側面にバリア膜１９を成膜することで、可変抵抗体１８の上方及び側方から還元雰囲気が流入することを防止している。

しかしながら、図１１を見れば明らかなように、第１絶縁膜１３及びサイドウォール絶縁膜１６を介して矢印Ｄ１の方向から可変抵抗体１８内に還元雰囲気が流入し得る。上記特許文献３や４は、コンタクト構造の可変抵抗素子をそもそも想定しないため、コンタクト構造特有の本課題を解決する手段についての開示や示唆はされていない。

例えば、一つの対処法としては、サイドウォール絶縁膜１６と第２電極１７ｂの間に別途バリア膜を形成することも考えられる。しかし、この方法の場合、可変抵抗体１８と第２電極１７ｂの界面にバリア膜が直接接触してしまうため、特性変動が起き、所望の電気的特性を示す可変抵抗素子を安定的に製造することが難しくなってしまう。また、実際にサイドウォール絶縁膜１６と第２電極１７ｂの間にバリア膜を成膜しようとした場合、サイドウォール絶縁膜１６を形成後に、バリア膜の材料を全面にスパッタすることになるが、このとき、露出していた配線層１２の上面がバリア膜で覆われてしまう。このため、後に形成される第１電極１７ａと配線層１２の間の導通を確保するために、サイドウォール絶縁膜１６に挟まれた領域内のバリア膜をエッチングして配線層１２を露出させる必要がある。しかし、このエッチング工程によって、サイドウォール絶縁膜１６の側壁部もエッチングされてしまい、膜厚が減少したり、エッチングダメージを受ける恐れもある。このようなサイドウォール絶縁膜１６への作用は、可変抵抗素子の特性を変化させる恐れがあり、望ましくない。

本発明は、上記の問題点に鑑み、所望の電気的特性を安定的に示す可変抵抗素子を提供し、またこのような可変抵抗素子の製造方法を提供することを目的とする。

上記目的を達成するための本発明に係る可変抵抗素子は、半導体基板上において、前記基板面に垂直な方向に貫通する開口部を有して形成された第１絶縁膜と、前記開口部内において前記第１絶縁膜の側壁に接して形成された第１バリア部、並びに前記開口部の底面上において外周から内側に向かって環状に形成された第２バリア部、を備える第１バリア膜と、前記第２バリア部の上面及び前記開口部の内側に係る前記第１バリア部の側壁に接し、底面に向かうほど膜厚が拡がるように形成された前記第１バリア膜と異なる材料のサイドウォール絶縁膜と、前記開口部の底面上において、少なくとも一部が前記第２バリア部に囲まれるように形成された第１電極と、前記第１バリア部側に位置する前記サイドウォール絶縁膜の一部上面、前記第１バリア部の上面、及び前記第１絶縁膜の上面にわたって形成された第２電極と、前記第１電極の上面、前記第２電極が形成されていない前記サイドウォール絶縁膜の一部上面、及び前記第２電極の上面にわたって形成されることで、前記第１電極と前記第２電極とを分断する可変抵抗体と、前記可変抵抗体の上面に形成された第２バリア膜と、を備え、
前記可変抵抗体と前記第２電極の接触面の前記第１電極側の端部が、前記サイドウォール絶縁膜の上面上で終端し、
前記第１電極と前記第２電極の間に電圧パルスが印加されることで前記両電極間の電気抵抗が変化し、前記第１バリア膜及び前記第２バリア膜は、前記可変抵抗体の還元種との還元反応、及び前記可変抵抗体の酸化種との酸化反応の少なくとも何れか一方の反応を抑制するために、前記還元種または前記酸化種またはこれらの双方の前記可変抵抗体への拡散を阻止する膜で構成されることを特徴とする。

本発明に係る可変抵抗素子の上記特徴によれば、まず、サイドウォール絶縁膜と第１絶縁膜の境界にバリア膜が形成されているため、サイドウォール絶縁膜の外側（第１絶縁膜側）からサイドウォール絶縁膜を介して可変抵抗体内に還元種や酸化種が拡散するのを抑制できる。また、サイドウォール絶縁膜の底面にもバリア膜が形成されているため、下方からサイドウォール絶縁膜内を介して可変抵抗体内に還元種や酸化種が拡散するのも抑制できる。

そして、従来のスタック構造とは異なり、開口部内の底面に第１電極を形成し、その第１電極の外側に第２電極を形成し、そして、第１電極の上面、第２電極が形成されていないサイドウォール絶縁膜の一部上面、及び第２電極の上面にわたって可変抵抗体が形成されることで可変抵抗素子が実現される。従って、このような構造であれば、成膜された電極膜を酸化することで電極膜の一部を可変抵抗体に変化させ、これによって電極を２つに分断することで可変抵抗素子を実現できる。すなわち、可変抵抗体と電極との界面を雰囲気下に曝露することなく可変抵抗素子を製造することができる。従って、電極と可変抵抗体の界面に不純物が付着するということがないため、従来のスタック構造よりも所望の抵抗特性を示す可変抵抗素子を製造することができる。

このとき、前記第１バリア膜及び前記第２バリア膜は、ＡｌまたはＴｉを含む酸化物で構成するものとしても構わない。

また、本発明に係る可変抵抗素子は、上記特徴に加えて、前記第２電極は、前記第１絶縁膜の一部上面に形成されており、前記第２バリア膜は、前記第２電極の上面に位置する前記可変抵抗体の上面及び外側面、前記第２電極の外側面、並びに、上面に前記第２電極が形成されていない前記第１絶縁膜の上面にわたって形成されることを別の特徴とする。

また、本発明に係る可変抵抗素子の製造方法は、上記特徴を備えた可変抵抗素子の製造方法であって、絶縁膜を成膜後、前記開口部を形成することで前記第１絶縁膜を形成する工程と、その後に、前記開口部の底面及び内側面を覆うように、前記開口部を完全には充填しない膜厚条件下で前記還元種または前記酸化種またはこれらの双方の拡散を防止する拡散防止性を備えたバリア膜を成膜する工程と、その後に、前記バリア膜の上面に、前記開口部を完全には充填しない膜厚条件下で絶縁膜を成膜した後、前記開口部の一部底面が現れるまで当該絶縁膜と前記バリア膜に対してエッチバックを行うことで、前記第１バリア膜及び前記サイドウォール絶縁膜を形成する工程と、その後に、前記サイドウォール絶縁膜に囲まれた領域を完全には充填しない膜厚条件下で、露出された前記開口部の底面、前記開口部内側に係る前記サイドウォール絶縁膜の側壁、及び前記第１絶縁膜の上面にわたって電極膜を成膜することで、前記開口部内側に係る前記サイドウォール絶縁膜の側壁の少なくとも一部に局部薄膜領域を有する電極膜を形成する工程と、その後に、酸化処理を行って、少なくとも前記局部薄膜領域を酸化させることで、酸化されて前記可変抵抗体に変化した前記局部薄膜領域によって前記開口部の底面側に形成されている前記電極膜と前記局部薄膜領域より外側の領域に形成されている前記電極膜とを分断して前記第１電極及び前記第２電極を形成する工程と、その後に、少なくとも前記可変抵抗体の上面を覆うように前記拡散防止性を備えたバリア膜を成膜することで前記第２バリア膜を形成する工程と、を有することを特徴とする。

また、本発明に係る可変抵抗素子の製造方法は、上記特徴に加えて、前記電極膜を形成後、前記酸化処理を行う前に前記電極膜に対してパターニング処理を行う工程を有し、前記酸化処理終了後、前記可変抵抗体の上面及び側面、前記第２電極の側面、並びに前記第２電極が形成されていない前記第１絶縁膜の上面にわたって前記拡散防止性を備えたバリア膜を成膜することで前記第２バリア膜を形成することを別の特徴とする。

本発明の構成によれば、可変抵抗体と電極の界面を雰囲気下に曝露せず、且つ、可変抵抗体内に還元種や酸化種が流入することを防止できる。このため、所望の電気的特性を安定的に示す可変抵抗素子を実現することができる。

以下において、本発明に係る可変抵抗素子及びその製造方法の実施形態について図１〜図５の各図を参照して説明する。

なお、以下に示す各概略構造図は、模式的に図示されたものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。また、上述した図１１と同一の構成要素については同一の符号を付している。

図１は、本発明に係る可変抵抗素子の概略構造図である。本発明に係る可変抵抗素子１は、半導体基板１１、配線層１２、第１絶縁膜１３、バリア膜１５（以下、「第１バリア膜１５」という）、サイドウォール絶縁膜１６、第１電極１７ａ、第２電極１７ｂ、可変抵抗体１８、バリア膜１９（以下、「第２バリア膜１９」という）、第２絶縁膜２０、コンタクト電極２３ａ，２３ｂを備えて構成される。

すなわち、可変抵抗素子１によれば、サイドウォール絶縁膜１６と第１絶縁膜１３の境界において、半導体基板１１の基板面と直交する方向に第１バリア膜１５が成膜されている。また、サイドウォール絶縁膜１６の底面にも第１バリア膜１５が成膜されている。以下では、サイドウォール絶縁膜１６と第１絶縁膜１３の境界に形成されている第１バリア膜１５を「第１バリア部１５ａ」といい、サイドウォール絶縁膜１６の底面に形成されている第１バリア膜を「第２バリア部１５ｂ」という。

この第１バリア膜１５並びに第２バリア膜１９は、いずれも水素等の還元種、酸素等の酸化種、またはこれら双方の拡散を防止する拡散防止性を備えた材料で構成されており、例えばＡｌＯｘを用いることができる。なお、これらのバリア膜としては、前記拡散防止性を備えていればＡｌＯｘに限られるものではなく、例えばＡｌを含む酸化物、Ｔｉを含む酸化物で構成されていても良い。

図１１に示す可変抵抗素子１０と同様、図１に示す可変抵抗素子１は、上方あるいは側方から可変抵抗体１８に対して還元種や酸化種が流入するのを防止すべく、第２バリア膜１９を備えている。そして、図１に示す可変抵抗素子１は、この第２バリア膜１９に加えて、さらに第１バリア膜１５を備える点で可変抵抗素子１０と構成を異にする。

可変抵抗素子１は、第１バリア膜１５（特に第１バリア部１５ａ）を備えることで、第１絶縁膜１３側から還元種や酸化種が拡散してきた場合（図１内の矢印Ｘ１）であっても、サイドウォール絶縁膜１６との界面において当該拡散を遮蔽する効果を有する（図１内の矢印Ｘ２）。このため、サイドウォール絶縁膜１６内を介して可変抵抗体１８内に当該還元種や酸化種が流入するのを防止することができる。また、サイドウォール絶縁膜１６の底面にも第１バリア膜１５（第２バリア部１５ｂ）を備えることで、サイドウォール絶縁膜１６の下方から還元種や酸化種が拡散してきた場合であっても、サイドウォール絶縁膜１６内に流入するのを抑制する効果を有する。

図２は、図１に示す可変抵抗素子１と図１１に示す可変抵抗素子１０のスイッチング特性を比較したグラフであり、可変抵抗素子の抵抗値を縦軸（対数目盛）としてグラフ化したものである。

図２は、両可変抵抗素子１及び１０に対し、それぞれ第１パルス電圧（電圧−２．６〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「Ｐｕｌｓｅ１」と表記）と第２パルス電圧（電圧＋２．０〔Ｖ〕、パルス幅３５〔ｎｓｅｃ〕。図面上では「Ｐｕｌｓｅ２」と表記）を交互に印加し、各電圧印加後に測定される抵抗値（読み出し抵抗値）の測定結果の範囲をグラフ上に表示したものである。なお、読み出し処理は、０．５〔Ｖ〕の電圧を印加して測定された抵抗値を表記している。

また、図２において、両素子１及び１０の双方に対し、低抵抗状態に変化した変化後の抵抗値の推移を点線で示している（Ｖ１，Ｖ２）。これによれば、点線Ｖ２に比べて点線Ｖ１の変動は小さいことが分かる。すなわち、この図２によれば、図１１に示す可変抵抗素子１０に比較して、図１に示す可変抵抗素子１の方が抵抗特性が安定的であることが分かる。

そして、両素子１及び１０を比較した場合、まさに第１バリア膜１５が存在するか否かの違いに留まる。これは、逆に言えば、この第１バリア膜１５を形成することによって可変抵抗素子の抵抗特性を安定化させることができることを表すものである。

以上によれば、図１のようないわゆるコンタクト構造の可変抵抗素子に対しても、可変抵抗体１８内への還元種や酸化種の流入を防止することができ、これによって安定的な抵抗特性を実現できることが分かる。

そして、この図１に示す可変抵抗素子１は、後述するステップ＃１〜＃１０のプロセスを経て製造することができる。この各ステップを経ることで、上述したスタック構造とは異なり、可変抵抗体と電極との界面が雰囲気下に曝露されることなく可変抵抗素子を製造することができる。従って、上記特許文献３及び４に記載の可変抵抗素子と比較して、さらに安定した抵抗特性を示す可変抵抗素子を実現することができる。

以下、可変抵抗素子１の製造方法につき、図面を参照して説明する。図３及び図４は、可変抵抗素子１を製造する際の製造工程を示す概略断面図であり、工程毎に図３（ａ）〜（ｆ）、図４（ａ）〜（ｅ）に分けて図示している（紙面の都合上２図面に分けている）。また、図５は、本発明方法の製造工程をフローチャートにしたものであり、以下の文中の各ステップ＃１〜＃１０は図５に示されるフローチャートの各ステップを表している。

まず、図３（ａ）に示すように、トランジスタ回路等（図示せず）及び配線層１２を適宜形成した半導体基板１１上にＳｉＯ_２膜等の絶縁膜（第１絶縁膜）１３をＣＶＤ法にて例えば４００ｎｍ程度の厚みで全面に堆積する（ステップ＃１）。

次に、図３（ｂ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクとして、公知のエッチング技術によって、第１絶縁膜１３に所定のホール直径４００ｎｍ程度で配線層１２の一部上面が露出するように開口部３０を形成する（ステップ＃２）。

次に、図３（ｃ）に示すように、バリア膜１５としてのＡｌＯｘ膜を、開口部３０内を完全に充填しない程度の膜厚（例えば１０ｎｍ程度）でスパッタ法によって全面に堆積する（ステップ＃３）。

次に、図３（ｄ）に示すように、サイドウォール絶縁膜を形成するためのＳｉＯ_２膜等の絶縁膜１６を開口部３０内を完全に充填しない程度の膜厚（例えば１７０ｎｍ程度）で全面に堆積する（ステップ＃４）。

次に、図３（ｅ）に示すように、公知のエッチング技術によって、配線層１２の上面の一部が露出するまで全面にエッチバックを行う（ステップ＃５）。このとき、第１絶縁膜１３上の絶縁膜１６及びバリア膜１５をエッチング除去し、第１絶縁膜１３の上面を露出する。

本ステップ＃５によって、開口部３０内に、底面に向かうほど膜厚が拡がるように形成されたサイドウォール絶縁膜１６が形成される。また、サイドウォール絶縁膜１６と第１絶縁膜１３の境界、並びにサイドウォール絶縁膜１６の底面にバリア膜１５が残存する。サイドウォール絶縁膜１６と第１絶縁膜１３の境界に形成されているバリア膜１５が第１バリア部１５ａ、サイドウォール絶縁膜１６の底面において環状に形成されているバリア膜１５が第２バリア部１５ｂに相当する。

次に、図３（ｆ）に示すように、半導体基板１１上に電極膜１７の一例としてＴｉＮ膜をスパッタ法にて例えば６０ｎｍ程度の厚みで全面に堆積する（ステップ＃６）。このとき、ステップ＃５において、底面に向かうほど膜厚が拡がるように形成されたサイドウォール絶縁膜１６が形成されているため、電極膜１７がサイドウォール絶縁膜１６の側壁上面に堆積される結果、サイドウォール絶縁膜１６の側壁上面の一部には膜厚の薄い電極膜の領域（以下、適宜「局部薄膜領域」という）が形成される。なお、本ステップ＃６においても、開口部３０が完全には充填されることのない範囲内の膜厚で電極膜１７を成膜する。なお、本ステップ＃６によって、配線層１２が露出した開口部３０の底面上に電極膜１７が形成される。

次に、図４（ａ）に示すように、公知のフォトリソグラフィ技術によって形成したレジストをマスクに、公知のエッチング技術によって、電極膜１７を必要に応じてパターニングする。

次に、図４（ｂ）に示すように、例えば、酸素を含む２５０〜４５０℃の雰囲気下で熱酸化することにより、電極膜（ＴｉＮ膜）１７を酸化させて、可変抵抗体膜１８としてのＴｉＯ_２膜を形成する（ステップ＃７）。このとき、少なくとも前記局部薄膜領域においては、成膜されていた電極膜の膜厚相当分を酸化させる。このステップ＃７によって、形成された可変抵抗体１８によって、電極膜１７が、開口部３０の底面側に位置する第１電極１７ａと、第１絶縁膜１３上面側に位置する第２電極１７ｂとに分断されることとなる。この結果、開口部３０内の、サイドウォール絶縁膜１６に囲まれた領域内において、可変抵抗体１８が第１電極１７ａと第２電極１７ｂに挟まれる。なお、第１電極１７ａは、少なくとも一部が第２バリア部１５ｂによって囲まれるような構成となる。

なお、可変抵抗素子１を実現するためには、本ステップ＃７終了時においても当然に開口部３０の底面に第１電極１７ａを残存させる必要がある。従って、本ステップ＃７では、圧力条件、温度条件、及び処理時間を所定の条件にして酸化処理を行うことで、開口部３０の底面位置（即ち配線層１２の上面位置）に形成されている電極膜１７を完全には酸化せず、当該領域に一部未酸化の電極膜１７を残存させる。すなわち、開口部３０の底面位置において、配線層１２の上面と接触する部分には未酸化の電極膜１７が形成されており、その上部領域には電極膜１７が酸化されて形成された可変抵抗体膜１８が存在することとなる。なお、本ステップ＃７の一例としては、常圧（７６０Ｔｏｒｒ）で３００℃の条件下で、４０分程度の熱酸化処理を施すものとして良い。

次に、図４（ｃ）に示すように、第２バリア膜１９としてのＡｌＯｘ膜をスパッタ法にて１０ｎｍ程度全面に堆積する（ステップ＃８）。なお、ステップ＃６終了後にパターニング処理を行っている場合には、第２バリア膜１９が、第２電極１７ｂと可変抵抗体１８の上面及び側面、並びに第１絶縁膜１３の上面を覆うように形成される。この第２バリア膜１９は、可変抵抗体１８の上方や側方からの還元種や酸化種の流入を防止する機能を奏する。

次に、図４（ｄ）に示すように、第２絶縁膜２０としてのＳｉＯ_２等の絶縁膜をＣＶＤ法にて例えば７００ｎｍ程度成膜し（ステップ＃９）、公知のＣＭＰ法等による平坦化技術で平坦化する）。

次に、図４（ｅ）に示すように、公知のコンタクト技術によって配線層１２に連絡するコンタクト電極２３ａと、第２電極１７ｂに連絡するコンタクト電極２３ｂを形成する（ステップ＃１０）。その後、上層の配線層を形成する。

なお、以上の説明では、フォトレジストを塗布、露光、及び現像する工程や、エッチング後にフォトレジストを除去する工程や、エッチング及びレジスト除去後の洗浄工程などの一般的な工程については省略して記述している。

上記ステップ＃１〜＃１０を経て製造された可変抵抗素子１は、特許文献３あるいは４に記載の方法のように、下部電極と可変抵抗体を形成後、上部電極としての電極膜を可変抵抗体の上面に接触するように成膜するという工程を経ることなく実現できる。すなわち、ステップ＃７に係る一の酸化処理によって、一の電極膜から、第１電極１７ａ、第２電極１７ｂ、及び可変抵抗体１８が形成される。すなわち、この酸化処理の条件を調整することで、可変抵抗体１８と第１電極１７ａ間の電気的特性、並びに可変抵抗体１８と第２電極１７ｂ間の電気的特性を制御することができる。また、可変抵抗体と各電極との界面が雰囲気下に曝されるということもない。これによって、所望の電気的特性を有する可変抵抗素子１を安定的に製造することが可能となる。

そして、前述したように、サイドウォール絶縁膜１６と第１絶縁膜１３の境界、並びにサイドウォール絶縁膜１６の底面に第１バリア膜１５が形成されているため、可変抵抗体１８内への還元種や酸化種の流入を防止でき、抵抗特性を安定化させることができる。この効果は図２に見た通りである。

なお、上記ステップ＃１において半導体基板１１はトランジスタ回路等が適宜形成されているものとしたが、必ずしも当該回路が形成されている必要はない。

また、ステップ＃６に係る電極膜１７の成膜工程においては、サイドウォール絶縁膜１６の側壁上面に成膜する電極膜１７の膜厚（すなわち局部薄膜領域における膜厚）を、開口部３０の底面（配線層１２）の上面や第１絶縁膜１３の上面に成膜する電極膜１７の膜厚よりも十分薄くするため、コリメートスパッタ、ロングスロースパッタ、イオン化スパッタ等の指向性スパッタ成膜法を使用して成膜することが好ましい。さらに、ＣＶＤ法とスパッタ法の積層膜を用いることにより可変抵抗体１８の膜厚を制御しても良い。

また、ステップ＃７に係る酸化工程としては、ガス種にＯ_２、Ｏ_３、Ｈ_２Ｏ、Ｎ_２Ｏ、ＮＯ等酸素を含んだ分子を用いた熱酸化法の他、プラズマ酸化法或いはイオン注入法等を用いるものとしても構わない。

なお、ステップ＃６では、電極膜１７の一例としてＴｉＮ膜を用いたが、Ｃｕ、Ｎｉ，Ｖ、Ｚｎ、Ｎｂ、Ｔｉ、Ｗ、Ｃｏ等の遷移金属、若しくは遷移金属の窒化物で形成することも可能である。このとき、可変抵抗体膜１８は、電極膜１７として用いられた材料が酸化されることで形成される金属酸化物又は金属酸窒化物で構成される。

本発明に係る可変抵抗素子の概略構造図 本発明に係る可変抵抗素子の効果を説明するためのグラフ 本発明に係る可変抵抗素子を製造する際の工程断面図の一部 本発明に係る可変抵抗素子を製造する際の工程断面図の別の一部 本発明に係る可変抵抗素子の製造工程を順に示すフローチャート 従来構成の可変抵抗素子の概略構造図 １Ｔ／１Ｒ型メモリセルの一構成例を示す等価回路図 １Ｔ／１Ｒ型メモリセルの断面模式図 １Ｒ型のメモリセルの一構成例を示す等価回路図 １Ｒ型メモリセルの断面模式図 本発明の課題を説明するための可変抵抗素子の概略構造図

符号の説明

１： 本発明に係る可変抵抗素子
１０： 可変抵抗素子
１１： 半導体基板
１２： 配線層
１３： 絶縁膜（第１絶縁膜）
１５： バリア膜（第１バリア膜）
１５ａ： 第１バリア部
１５ｂ： 第２バリア部
１６： サイドウォール絶縁膜
１７ａ： 第１電極
１７ｂ： 第２電極
１８： 可変抵抗体
１９： バリア膜（第２バリア膜）
２０： 絶縁膜（第２絶縁膜）
２３ａ，２３ｂ： コンタクト電極
３０： 開口部
１０１： 上部電極
１０２： 可変抵抗体
１０３： 下部電極
１０４： メモリセルアレイ
１０６： ワード線デコーダ
１０７： ソース線デコーダ
１１１： 半導体基板
１１２： 素子分離領域
１１３： ゲート絶縁膜
１１４： ゲート電極
１１５： ドレイン拡散領域
１１６： ソース拡散領域
１１７： コンタクトプラグ
１１８： 下部電極
１１９： 可変抵抗体
１２０： 上部電極
１２１： コンタクトプラグ
１２３： ビット線配線
１２４： ソース線配線
１３１： メモリセルアレイ
１３２： ビット線デコーダ
１３３： ワード線デコーダ
１４１： 下部電極配線
１４２： 可変抵抗体
１４３： 上部電極配線
ＢＬ１〜ＢＬｍ： ビット線
Ｒ： 可変抵抗素子
ＳＬ１〜ＳＬｎ： ソース線
Ｔ： 選択トランジスタ
ＷＬ１〜ＷＬｎ： ワード線

Claims (5)

1. 半導体基板上において、前記基板面に垂直な方向に貫通する開口部を有して形成された第１絶縁膜と、
   前記開口部内において前記第１絶縁膜の側壁に接して形成された第１バリア部、並びに前記開口部の底面上において外周から内側に向かって環状に形成された第２バリア部、を備える第１バリア膜と、
   前記第２バリア部の上面及び前記開口部の内側に係る前記第１バリア部の側壁に接し、底面に向かうほど膜厚が拡がるように形成された、前記第１バリア膜と異なる材料のサイドウォール絶縁膜と、
   前記開口部の底面上に、少なくとも一部が前記第２バリア部に囲まれるように形成された第１電極と、
   前記第１バリア部側に位置する前記サイドウォール絶縁膜の一部上面、前記第１バリア部の上面、及び前記第１絶縁膜の上面にわたって形成された第２電極と、
   前記第１電極の上面、前記第２電極が形成されていない前記サイドウォール絶縁膜の一部上面、及び前記第２電極の上面にわたって形成されることで、前記第１電極と前記第２電極とを分断する可変抵抗体と、
   前記可変抵抗体の上面に形成された第２バリア膜と、を備え、
   前記可変抵抗体と前記第２電極の接触面の前記第１電極側の端部が、前記サイドウォール絶縁膜の上面上で終端し、
   前記第１電極と前記第２電極の間に電圧パルスが印加されることで前記両電極間の電気抵抗が変化し、
   前記第１バリア膜及び前記第２バリア膜は、
   前記可変抵抗体の還元種との還元反応、及び前記可変抵抗体の酸化種との酸化反応の少なくとも何れか一方の反応を抑制するために、前記還元種または前記酸化種またはこれらの双方の前記可変抵抗体への拡散を阻止する膜で構成されることを特徴とする可変抵抗素子。
2. 前記第１バリア膜及び前記第２バリア膜は、ＡｌまたはＴｉを含む酸化物で構成されることを特徴とする請求項１に記載の可変抵抗素子。
3. 前記第２電極は、前記第１絶縁膜の一部上面に形成されており、
   前記第２バリア膜は、前記第２電極の上面に位置する前記可変抵抗体の上面及び外側面、前記第２電極の外側面、並びに、上面に前記第２電極が形成されていない前記第１絶縁膜の上面にわたって形成されることを特徴とする請求項１または２に記載の可変抵抗素子。
4. 請求項１に記載の可変抵抗素子の製造方法であって、
   絶縁膜を成膜後、前記開口部を形成することで前記第１絶縁膜を形成する工程と、
   その後に、前記開口部の底面及び内側面を覆うように、前記開口部を完全には充填しない膜厚条件下で前記還元種または前記酸化種またはこれらの双方の拡散を防止する拡散防止性を備えたバリア膜を成膜する工程と、
   その後に、前記バリア膜の上面に、前記開口部を完全には充填しない膜厚条件下で絶縁膜を成膜した後、前記開口部の一部底面が現れるまで当該絶縁膜と前記バリア膜に対してエッチバックを行うことで、前記第１バリア膜及び前記サイドウォール絶縁膜を形成する工程と、
   その後に、前記サイドウォール絶縁膜に囲まれた領域を完全には充填しない膜厚条件下で、露出された前記開口部の底面、前記開口部内側に係る前記サイドウォール絶縁膜の側壁、及び前記第１絶縁膜の上面にわたって電極膜を成膜することで、前記開口部内側に係る前記サイドウォール絶縁膜の側壁の少なくとも一部に局部薄膜領域を有する電極膜を形成する工程と、
   その後に、酸化処理を行って、少なくとも前記局部薄膜領域を酸化させることで、酸化されて前記可変抵抗体に変化した前記局部薄膜領域によって前記開口部の底面側に形成されている前記電極膜と前記局部薄膜領域より外側の領域に形成されている前記電極膜とを分断して前記第１電極及び前記第２電極を形成する工程と、
   その後に、少なくとも前記可変抵抗体の上面を覆うように前記拡散防止性を備えたバリア膜を成膜することで前記第２バリア膜を形成する工程と、を有することを特徴とする可変抵抗素子の製造方法。
5. 前記電極膜を形成後、前記酸化処理を行う前に前記電極膜に対してパターニング処理を行う工程を有し、
   前記酸化処理終了後、前記可変抵抗体の上面及び側面、前記第２電極の側面、並びに前記第２電極が形成されていない前記第１絶縁膜の上面にわたって前記拡散防止性を備えたバリア膜を成膜することで前記第２バリア膜を形成することを特徴とする請求項４に記載の可変抵抗素子の製造方法。
   
   

Images