JP5332998B2 - パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 - Google Patents
パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 Download PDFInfo
- Publication number
- JP5332998B2 JP5332998B2 JP2009168473A JP2009168473A JP5332998B2 JP 5332998 B2 JP5332998 B2 JP 5332998B2 JP 2009168473 A JP2009168473 A JP 2009168473A JP 2009168473 A JP2009168473 A JP 2009168473A JP 5332998 B2 JP5332998 B2 JP 5332998B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- power
- reset
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/20—Modifications for resetting core switching units to a predetermined state
Landscapes
- Electronic Switches (AREA)
Description
a)電源投入時にリセット信号を発生させることによりラッチ回路の初期設定を行うパワーオンリセット回路において、充電回路(1)と、該充電回路(1)の出力と当該パワーオンリセット回路により最終的に出力されるパワーオンリセット信号(POR)を入力する第1のNOR回路(NOR1)と、 該第1のNOR回路(NOR1)の出力に接続された第1のインバータ回路(INV1)と、前記充電回路(1)の出力に接続された前記第1のNOR回路(NOR1)の入力と前記第1のインバータ回路(INV1)の出力の間に接続される第2のコンデンサ(C2)と、クロックをカウントするカウンタ回路(2)と、該カウンタ回路(2)の出力に基づいて前記クロックを出力するかクロックの出力を停止するかのいずれかを選択して前記カウンタ回路(2)に入力するクロック選択回路(3)と、前記カウンタ回路(2)の出力に接続され、パワーオンリセット信号(POR)を出力する第2のインバータ回路(INV2)を備えると共に、前記カウンタ回路(2)は、前記クロック選択回路(3)の出力信号が入力され、前記第1のインバータ回路(INV1)の出力によってリセットされるか否かが制御される、少なくとも一段以上のフリップフロップ(FF1)により構成されていることを特徴とする。
図1は、パワーオンリセット回路の全体回路構成について説明する図である。
2:カウンタ回路
3:クロック選択回路
11:動作電圧設定回路
12:充電回路
P1,P11,P12,P13:P型MOSトランジスタ
ND11:ディプレッション型のN型MOSトランジスタ
INV1,INV2,INV3,INV11,INV12,INV13:インバータ回路
C1,C2,C11,C12:コンデンサ
NOR1,NOR2:NOR回路
FF1:フリップフロップ
A1,A2,A3,A4,A5,B1,B2,B3:ノード(点)
VCC:電源電圧
POR:パワーオンリセット信号
Claims (5)
- 電源投入時にリセット信号を発生させることによりラッチ回路の初期設定を行うパワーオンリセット回路において、
充電回路と、
該充電回路の出力と当該パワーオンリセット回路により最終的に出力されるパワーオンリセット信号を入力する第1のNOR回路と、
該第1のNOR回路の出力に接続された第1のインバータ回路と、
前記充電回路の出力に接続された前記第1のNOR回路の入力と前記第1のインバータ回路の出力の間に接続される第2のコンデンサと、
クロックをカウントするカウンタ回路と、
該カウンタ回路の出力に基づいて前記クロックを出力するかクロックの出力を停止するかのいずれかを選択して前記カウンタ回路に入力するクロック選択回路と、
前記カウンタ回路の出力に接続され、パワーオンリセット信号を出力する第2のインバータ回路とを備えると共に、
前記カウンタ回路は、前記クロック選択回路の出力信号が入力され、前記第1のインバータ回路の出力によってリセットされるか否かが制御される、少なくとも一段以上のフリップフロップにより構成されていることを特徴とするパワーオンリセット回路。 - 前記充電回路は、
第1の電源にソースが接続され、前記第1のNOR回路の出力にゲートが接続されるP型MOSトランジスタと、
一端が該P型MOSトランジスタのドレインに接続され、他端が第2の電源に接続される第1のコンデンサとで構成され、
該P型MOSトランジスタと該第1のコンデンサの接続点を出力とすることを特徴とする請求項1記載のパワーオンリセット回路。 - 前記クロック選択回路は、クロックと前記カウンタ回路の出力を入力し、出力を前記カウンタ回路に入力する第2のNOR回路により構成されることを特徴とする請求項1または2に記載のパワーオンリセット回路。
- 請求項1から3のいずれか1項に記載のパワーオンリセット回路を組み込んだことを特徴とするモジュール。
- 請求項1から3のいずれか1項に記載のパワーオンリセット回路あるいは請求項4に記載のモジュールを組み込んだことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168473A JP5332998B2 (ja) | 2009-07-17 | 2009-07-17 | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 |
US12/836,213 US7990190B2 (en) | 2009-07-17 | 2010-07-14 | Power-on reset circuit, module including same, and electronic device including same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168473A JP5332998B2 (ja) | 2009-07-17 | 2009-07-17 | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024064A JP2011024064A (ja) | 2011-02-03 |
JP5332998B2 true JP5332998B2 (ja) | 2013-11-06 |
Family
ID=43464841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009168473A Expired - Fee Related JP5332998B2 (ja) | 2009-07-17 | 2009-07-17 | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7990190B2 (ja) |
JP (1) | JP5332998B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2487773A1 (en) * | 2011-02-10 | 2012-08-15 | ST-Ericsson SA | Method and electrical interface circuit enabling multiplexing |
US9697014B2 (en) * | 2012-10-24 | 2017-07-04 | Htc Corporation | Electronic apparatus and method for determining a reset thereof |
KR102052118B1 (ko) | 2013-04-04 | 2020-01-08 | 삼성전자주식회사 | 파워-온 리셋 회로 및 이를 이용한 표시 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616602B1 (fr) * | 1987-06-12 | 1989-10-13 | Thomson Semiconducteurs | Circuit de remise sous tension pour circuit integre en technologie mos |
JP2001517335A (ja) * | 1996-03-15 | 2001-10-02 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | 双方向リセット・ラインを有するマイクロコントローラ用のリセット方法および装置 |
JPH10313240A (ja) * | 1997-05-12 | 1998-11-24 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
JP4424877B2 (ja) * | 2001-07-17 | 2010-03-03 | 株式会社リコー | パワーオンリセット回路および該パワーオンリセット回路を有する電子回路 |
JP2004260648A (ja) * | 2003-02-27 | 2004-09-16 | Nec Corp | パワーオンリセット回路 |
KR100845773B1 (ko) * | 2006-08-11 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법 |
US7518419B1 (en) * | 2006-12-15 | 2009-04-14 | National Semiconductor Corporation | Wideband power-on reset circuit |
US20090195273A1 (en) * | 2008-02-06 | 2009-08-06 | Micron Technology, Inc. | Start-up circuit for smia input clock buffer |
KR100897297B1 (ko) * | 2008-02-15 | 2009-05-14 | 주식회사 하이닉스반도체 | 반도체 집적회로의 리셋 신호 생성 장치 및 방법 |
-
2009
- 2009-07-17 JP JP2009168473A patent/JP5332998B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-14 US US12/836,213 patent/US7990190B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011024064A (ja) | 2011-02-03 |
US7990190B2 (en) | 2011-08-02 |
US20110012651A1 (en) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI574498B (zh) | 電荷泵單元及電荷泵電路 | |
JP4291066B2 (ja) | パワーオンリセット回路及びパワーオンリセット方法 | |
JP5224657B2 (ja) | 半導体集積回路装置 | |
US20170292995A1 (en) | Multi-Bit Data Flip-Flop With Scan Initialization | |
JP6335069B2 (ja) | パワーオンリセット回路 | |
US9312858B2 (en) | Level shifter for a time-varying input | |
CN110297514B (zh) | 电源开启重置电路 | |
JP5332998B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路 | |
US9590602B2 (en) | System and method for a pulse generator | |
US10116299B2 (en) | Power-on reset circuit | |
JP2017158010A (ja) | 信号出力回路 | |
JP5337108B2 (ja) | メモリ回路及びこれを備える電圧検出回路 | |
JP2005323195A (ja) | レベルシフト回路 | |
US20080231336A1 (en) | Scan flip-flop circuit with extra hold time margin | |
JP2008092271A (ja) | 遅延回路 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
JP3759740B2 (ja) | データ保持回路 | |
JP4578882B2 (ja) | 半導体集積回路 | |
JP4440214B2 (ja) | 半導体装置 | |
JP5156268B2 (ja) | トリミング電圧発生回路 | |
JP4424877B2 (ja) | パワーオンリセット回路および該パワーオンリセット回路を有する電子回路 | |
JP4147174B2 (ja) | パワーオンリセット回路 | |
JP2013172155A (ja) | 半導体装置 | |
JP5355661B2 (ja) | 半導体集積回路装置 | |
JP5464228B2 (ja) | データ保持回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110525 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130715 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |