JP5331321B2 - 表示装置の製造方法 - Google Patents
表示装置の製造方法 Download PDFInfo
- Publication number
- JP5331321B2 JP5331321B2 JP2007226358A JP2007226358A JP5331321B2 JP 5331321 B2 JP5331321 B2 JP 5331321B2 JP 2007226358 A JP2007226358 A JP 2007226358A JP 2007226358 A JP2007226358 A JP 2007226358A JP 5331321 B2 JP5331321 B2 JP 5331321B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- pattern
- resist
- display device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 85
- 239000000758 substrate Substances 0.000 claims abstract description 284
- 238000000034 method Methods 0.000 claims abstract description 195
- 238000005530 etching Methods 0.000 claims abstract description 160
- 239000010408 film Substances 0.000 claims description 363
- 238000012546 transfer Methods 0.000 claims description 105
- 239000004065 semiconductor Substances 0.000 claims description 84
- 239000003550 marker Substances 0.000 claims description 79
- 239000004973 liquid crystal related substance Substances 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000007645 offset printing Methods 0.000 claims description 43
- 238000007639 printing Methods 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 35
- 239000000243 solution Substances 0.000 claims description 30
- 238000004380 ashing Methods 0.000 claims description 19
- 238000000605 extraction Methods 0.000 claims description 19
- 229920003986 novolac Polymers 0.000 claims description 19
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- 239000003637 basic solution Substances 0.000 claims description 17
- 239000004925 Acrylic resin Substances 0.000 claims description 13
- 229920000178 Acrylic resin Polymers 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 12
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 150000008044 alkali metal hydroxides Chemical class 0.000 claims description 5
- 150000001412 amines Chemical class 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 238000000016 photochemical curing Methods 0.000 claims description 4
- 239000009719 polyimide resin Substances 0.000 claims description 4
- 239000004094 surface-active agent Substances 0.000 claims description 4
- 229920001187 thermosetting polymer Polymers 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims 1
- 238000013518 transcription Methods 0.000 claims 1
- 230000035897 transcription Effects 0.000 claims 1
- 230000007261 regionalization Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 74
- 230000002441 reversible effect Effects 0.000 description 28
- 238000011161 development Methods 0.000 description 24
- 230000018109 developmental process Effects 0.000 description 24
- 238000007796 conventional method Methods 0.000 description 22
- 238000000206 photolithography Methods 0.000 description 18
- 206010042674 Swelling Diseases 0.000 description 17
- 239000011521 glass Substances 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 17
- 238000013461 design Methods 0.000 description 16
- 230000008961 swelling Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000002585 base Substances 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000002904 solvent Substances 0.000 description 10
- 239000000956 alloy Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 229910000583 Nd alloy Inorganic materials 0.000 description 8
- 239000003960 organic solvent Substances 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 6
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910001257 Nb alloy Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000002105 nanoparticle Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- HZAXFHJVJLSVMW-UHFFFAOYSA-N 2-Aminoethan-1-ol Chemical compound NCCO HZAXFHJVJLSVMW-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 150000001282 organosilanes Chemical class 0.000 description 3
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- LXFUCSMCVAEMCD-UHFFFAOYSA-N acetic acid;nitric acid;phosphoric acid Chemical compound CC(O)=O.O[N+]([O-])=O.OP(O)(O)=O LXFUCSMCVAEMCD-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000005357 flat glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018507 Al—Ni Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229920000297 Rayon Polymers 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QHIWVLPBUQWDMQ-UHFFFAOYSA-N butyl prop-2-enoate;methyl 2-methylprop-2-enoate;prop-2-enoic acid Chemical compound OC(=O)C=C.COC(=O)C(C)=C.CCCCOC(=O)C=C QHIWVLPBUQWDMQ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000007644 letterpress printing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 239000002964 rayon Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、第１のレジストパターン上に第２のレジストパターンを転写によって形成するパターン形成方法を用いて形成される電子部品に関し、特に、該パターン形成方法で形成される薄膜トランジスタ（以下、ＴＦＴ（Thin Film Transistor））を備える表示装置に関する。
電子部品の製造方法、特にＴＦＴの製造方法は、成膜技術、フォトリソグラフィー技術、エッチング技術の進展により支えられてきた。ＴＦＴ製造工程においてその生産性、性能および歩留りを向上させる手段の開発は永続的課題である。
前記課題を解決する手段は、レジストマスクの形成とエッチングとを効率良く組み合わせることである。
効率の良い組み合わせ方法の概念は、ＴＦＴを構成するための膜にレジストパターンを形成し、これをマスクとして前記膜をエッチングで除去し、さらに前記レジストパターンを何らかの方法によって変形した後に、さらにエッチングすることである。
このようにレジストパターンを変形して、その前後でＴＦＴを構成する膜をそれぞれエッチングすれば異なるパターンを形成することができる。このようにすることで、レジスト塗布、露光、現像等のフォトリソグラフィー数を減少させることができる。
また、近年ではレジスト塗布、露光、現像等のフォトリソグラフィー工程を短縮すべく、レジストパターンを基板に直接転写する方法も検討されている。このレジストパターンを基板に直接転写する方法によれば、印刷のみでレジストパターンを形成できるため、フォトリソグラフィーで要求されるレジスト塗布、露光、現像等の工程を省略することができ、生産性を向上させることが可能である。
先ず、フォトリソグラフィー技術を用いた公知例を、本発明者が知りうる範囲内で説明する。理解を容易にするために公知例を３つの技術群に分類して下記に説明する。
先ず第１従来技術はレジストを溶解して変形する技術である。ここの技術をリフローと呼ぶこととする。この技術分野に属する方法としては、熱を用いたものと薬液やその蒸気を用いたものの二つがある。
第２従来技術はレジストを体積膨張すなわちレジストを膨潤させて変形する技術である。具体的な方法としてはシリル化がある。
第３従来技術はレジストの一部を除去して変形する技術である。この方法は光の透過率を３段階以上に制御した露光マスクを用いてレジストを感光させることで、レジストの膜厚が厚い部分と、薄い部分、レジストが無い部分を基板に同時形成し、適宜薄い部分のレジストを除去する方法である。除去する方法としては現像などを用いる溶媒方式と、アッシングなどを利用したドライ方式とがある。
前記技術分類に従って、ドレイン電極、ソース電極、データパッドなどのデータパターン及びチャネル形成工程を例示しながら詳細に説明する。
ここで、第１の従来技術を、第１の従来例と第２の従来例に分けて説明する。
先ず、第１の従来例（［特許文献１］）はレジストパターンを溶解変形する技術のうち、熱を用いる手法である。
図１１（ａ）、（ｂ）、（ｃ）は本従来例を説明するための逆スタガ型ＴＦＴの製造工程を示す断面図である。順を追って説明する。
先ずガラスなどの絶縁基板１０１の上に必要に応じて単層または積層状態で金属膜をパターニングしゲート線１０２、ゲート電極１０３、ゲートパッド１０４などを含むゲートパターンを形成する。
次にゲートパターンを覆うように、ゲート絶縁膜１０５、アモルファスシリコン膜などの半導体層１０６、ｎ型アモルファスシリコン膜などの接触層１０７及び、パターニング後にデータ線１０８、ドレイン電極１０９、ソース電極１１０、データパッド１１１などが形成される金属膜を順に積層する。
次に図１１（ａ）に示すように、基板上の必要箇所に変形前レジストパターン１１２を配置し、金属層をエッチングしてデータ線１０８、ドレイン電極１０９、ソース電極１１０、データパッド１１１などを含むデータパターンを形成する。
その後に図１１（ｂ）に示すように、変形前レジストパターン１１２を熱によってリフローさせて変形後レジストパターン１１３を形成する。そして、変形後レジストパターン１１３をマスクとして接触層１０７及び半導体層１０６をエッチングして基板上から除去する。
そして図１１（ｃ）に示すように変形後レジストパターン１１３を基板上から除去し、データパターンをマスクとして接触層１０７および半導体層１０６の一部を除去してＴＦＴのチャネル部分を形成する。
以下、図を用いて説明しないが、図１１（ｃ）の基板の上に絶縁膜を積層する。そしてゲートパッド１０４、データパッド１１１、ドレイン電極１０９の部位に上層膜と接続を取るためのコンタクトホールを配置する。
その後に、この基板上にドレイン電極と電気的に接続した画素電極やゲートパッド及びデータパッドを保護するためのＩＴＯ（Indium Tin Oxide）などから成る透明電極を形成して、ＴＦＴ基板の完成となる。
第２の従来例（［特許文献２］）は、第１の従来例と同様に、リフローによってレジスト膜を変形する技術であるが、レジストを溶解する機能を持った薬液へ浸漬するか、またはその蒸気へ暴露することで変形させる点が第１の従来例と異なっている。
具体的な製造方法を、第１の従来例で用いた図１１を用いて相違する点について説明する。変形前レジストパターン１１２をマスクとしてデータパターンとなる金属層および接触層１０７をエッチングする。その後に、変形前レジストパターン１１２を、レジストを溶解する機能を有した薬液へ浸漬するか、またはその蒸気へ暴露してレジストをリフローさせて変形後レジストパターン１１３を形成する。そして変形後レジストパターン１１３をマスクとして半導体層１０６を除去する。
また本従来例では、レジストをリフローする前にレジスト表面に形成された変質層を除去する技術も開示されている。変質層の除去処理方法はプラズマ処理やＵＶオゾン処理である。また、プラズマ処理はＯ２系やフッ素系を基本として行われ、種々のガスやその組み合わせが開示されている。
さらに、本従来例の応用例としてリフローの終点制御に関する従来例（［特許文献３］）がある。この従来例では、リフローされたレジストを最初に遭遇する障壁部で堰き止める方法が開示されている。この障壁部は構造的な凹凸であり、また障壁部の具体的な構造も開示されている。
次に第２の従来技術に分類した、レジストを体積膨張すなわち膨潤させて変形する技術を第３の従来例（［特許文献４］）として説明する。
図１２（ａ）、（ｂ）、（ｃ）を用いて説明する。絶縁基板２０１に、アモルファスシリコン膜２０２、ｎ型アモルファスシリコン膜２０３を積層し、膨潤前パターン２０４を形成し、膨潤前パターン２０４をマスクとして、ｎ型アモルファスシリコン膜２０３のパターンを形成する（以上図１２（ａ））。
次に、膨潤前パターン２０４を有機シラン溶液に浸漬するか有機シラン蒸気へ曝露することでシリル化して体積膨張させ変形する。この操作で孤立していた膨潤前レジスト２０４は互いに合体して膨潤後レジストパターン２０５が形成される（以上図１２（ｂ））。
そして、膨潤後レジストパターン２０５を用いてアモルファスシリコン膜２０２をエッチングしてアイランド２０６を形成する（以上図１２（ｃ））。
次に、第３の従来技術に分類した、レジストを一部除去して変形する技術について第４の従来例、第５の従来例として説明する。
第４の従来例（［特許文献５］）は、光透過率を三段階に制御した露光マスクを用いて、露光して、レジストを感光させ、レジスト膜が厚い部分と、薄い部分と、レジストが無い部分とを基板上に同時に形成するものである。そしてこれをマスクとして下層膜をエッチングし、後に膜厚の薄いレジスト部分のレジストを除去してレジストパターンを変形し、変形後のレジストパターンをマスクとして下層膜をエッチングする方法である。
先ずは図１３を用いて露光処理について説明する。膜付基板３０１にレジスト膜３０２を塗布し、スリット部３０５を含むスリットマスク３０３を用いてレジストが感光する波長の光３０４を照射してレジストを露光する。
ここでスリットマスク３０３のスリット部３０５には、レジストの特性、露光波長や露光レンズ性能等から決定される解像限界よりも微小なパターンが配置されている。ゆえに、スリット部３０５の透過光量は遮光されている部分と遮光されていない部分との間になる。このようなマスクで、レジスト膜を露光することで、レジストの露光状態が感光した部分３０６、感光していない部分３０７を作り出すことができる（図１３（ａ））。このように露光されたレジスト膜を現像することで、図１３（ｂ）のようにレジストの膜厚が厚い部分、膜厚が薄い部分、レジストが無い部分が基板上に同時に形成できる。
ここでは、スリットマスクを用いた露光マスクの例を説明したが、スリットに代えて格子状にしたものや、露光解像度よりも微小なパターンに変えて半透明膜を用いたマスクについても開示されている。
次に、本従来例を用いたＴＦＴ基板の製造方法を図１４（ａ）、（ｂ）、（ｃ）を用いて説明する。
絶縁基板３１０にゲート電極３１１を形成し、その上にゲート絶縁膜３１２、半導体膜３１３、接触膜３１４、金属膜３１５を順次積層する。その後に前記したと同様な光透過率を三段階に制御した露光マスクを用いてレジストを露光して、基板にレジスト膜が厚い部分と、薄い部分と、レジストが無い部分とを同時に形成し、このレジストをマスクとして金属層３１５をエッチングする（図１４（ａ））。
次に接触膜３１４、半導体膜３１３をエッチングして接触層パターン３１７、半導体パターン３１８を形成する（図１４（ｂ））。
次に、薄いレジスト部分と同等程度以上のレジスト厚さ分だけレジスト膜を、プラズマ気体やマイクロ波でアッシングして除去し、レジスト膜３１６を変形する。そして、変形後のレジストパターンをマスクとして再び金属膜をエッチングして、ソース電極３１９とドレイン電極３２０を形成し、さらに接触層パターン３１７及び半導体パターン３１８の一部をエッチングしてトランジスタのチャネル部を形成する（図１４（ｃ））。以降、トランジスタ保護、配線と画素電極とを層間分離することを目的とした絶縁膜や、画素電極等を配置してＴＦＴの完成となる。
第５の従来例（［特許文献６］）は現像を用いてレジストパターンを変形する技術である。第４の実施例の説明で用いた図１４を用いて相違を説明する。第４の従来例と同様の方法でレジスト膜３１６を形成し、レジスト膜３１６をマスクとして金属層３１５を除去（図１４（ａ））し、接触膜３１４、半導体膜３１３をエッチングして接触層パターン３１７、半導体パターン３１８を形成する（図１４（ｂ））。
次に必要に応じてレジスト膜３１６表面の堆積層や変質層を除去する処理をする。この処理は現像液や剥離液等のレジストを溶解する薬液を用いたウェット方式であったり、ＵＶ／Ｏ３やアッシングを用いたドライ方式であったりする。そして、現像によって薄いレジスト部位のレジストを除去して基板を露出させることで変形後のレジストを形成する。
ここで、第４の従来例と第５の従来例との相違は、レジストパターンの除去方法であり、前者はアッシングによる方法であり、後者は現像を用いる方法であることである。
そして、変形後のレジストパターンをマスクとして再度金属膜をエッチングして、ソース電極３１９とドレイン電極３２０に分離し、その下に位置する接触膜３１４や半導体膜３１３の一部をエッチングして、チャネル部を形成する。（図１４（ｃ））。以降、トランジスタ保護、配線と画素電極とを層間分離することを目的とした絶縁膜や、画素電極を配置してＴＦＴの完成となる。
以上、第１から３の従来技術に分類した公知技術を第１の従来例から第５の従来例で説明してきたが、第２の従来例の発展技術について第６の従来例として説明する。なお、本従来例は第２の従来例と同じ［特許文献２］で開示されている。
第１の従来技術で説明した第１の従来例および第２の従来例に共通する技術課題は、本来必要としない部分までレジストをリフローしてしまうことである。
その部分を図１１に「不要部分１１４」として追記して示している。この不要部分を小さくする技術が本従来例によって開示されている。
図１５（ａ）、（ｂ）を用いて説明する。上側に示した図は平面図であり、下側に示した図はＡ−Ａ’部の断面図である。第６の従来例と第２の従来例との相違は、第４の従来例や第５の従来例で説明した光透過率を三段階に制御した露光マスクを用いてリフロー前のレジストパターンを形成することである。
図１５（ａ）によれば、レジストを変形しリフローさせたいチャネル部４０１と隣接した部位のレジストを厚くし、その周囲を薄くしている。すなわち、リフローさせたくない部位に隣接する部分のレジスト膜厚を薄くすることで、その部位へのリフロー面積を小さくするものである（図１５（ｂ）リフロー後）。
以上、レジストマスクの形成とエッチングとを効率良く組み合わせた公知例に関して、ソース電極、ドレイン電極及びチャネルを形成する工程を例にして詳細に説明した。
次に、レジストマスクの形成とエッチングとを効率良く組み合わせた公知例に関して、配線エッジを順テーパ形状化する技術について説明する。
先ず、溶媒でレジストをリフローさせることで配線エッジを順テーパする技術が、第２の従来例と同じ［特許文献２］で開示されている。図１６を用いて説明する。
絶縁基板５０１に、アルミニウムと銅との合金単層膜５０２を成膜し、レジストを塗布し、フォトリソグラフィーにてレジストパターン５０３を形成する（図１６（ａ））。
次に、合金単層膜５０２の一部をエッチングした後に、レジストパターンを有機溶媒でリフローさせ、レジストを広げてリフロー後レジストパターン５０４を形成する（図１６（ｂ））。
次に、リフロー後レジストパターン５０４をマスクとして合金単層膜５０２をエッチングする（図１６（ｃ））。
以上の処理で配線エッジが階段形状に順テーパ化できる。また、本特許文献には２種類以上の金属膜が積層された場合も開示されている。
次に、レジストを体積膨張させることで配線エッジを順テーパする技術が、第３の従来例と同じ［特許文献４］で開示されている。図１７を用いて説明する。
絶縁基板６０１に、アルミニウムと銅合金単層膜６０２を成膜し、レジストを塗布し、フォトリソグラフィーにてレジストパターン６０３を形成する（図１７（ａ））。
次に、合金単層膜６０２の一部をエッチングした後に、レジストを有機シランに曝露して膨潤させ、膨潤後レジストパターン６０４を形成する（図１７（ｂ））。
次に、膨潤後レジストパターン６０４をマスクとしてアルミニウムと銅合金単層膜６０２をエッチングする（図１７（ｃ））。
以上の処理で配線エッジが階段形状に順テーパ化できる。
以上、レジストマスクの形成とエッチングとを効率良く組み合わせてＴＦＴを製造する公知例をソース電極、ドレイン電極及びチャネルを形成する工程と配線エッジを順テーパする技術に分けて説明した。
以下の説明では、主としてパターン転写に関連する公知例について説明する。
レジストパターンを転写によって基板へ配置する方法として、凸版反転オフセット印刷法がある。
凸版反転オフセット印刷法によるパターンの形成方法について第７の従来例（［特許文献７］）として説明する。なお、第７の従来例は主にカラーフィルターの製造について開示されているが、その用途の限定はなされていない。
図１８は第７の従来例を説明する図であり、（ａ）は装置全体の動きを、（ｂ）は画像抜き工程を、（ｃ）は転写工程をそれぞれ示すものである。
１）シリコンシート（図示せず）を巻きつけたブランケット胴７０１はガラス定盤７０２、版定盤７０３を備えた固定フレーム７０４に沿って可動する可動フレーム７０５に取り付けられている。また、ガラス定盤７０２の上にはガラス基板７０６が、版定盤７０３の上には凸版７０７が設置される（図１８（ａ））。
２）ディスペンサー７０８にて、定められた量のインキをブランケット胴７０１に巻きつけられたシリコンシートに滴下する。
３）ブランケット胴７０１を回転させながらブレード７０９とインキとを接触させることで、インキをブランケット胴７０１に巻きつけられたシリコンシートの表面で均一の厚さとする。
４）ブランケット胴７０１に巻きつけられたシリコンシート上のインキ皮膜７１０に凸版７０７を押圧し、凸版部分インキ７１１をブランケットから除去する（図１８（ｂ））。
５）ブランケットに残存した求める形状のインキ皮膜７１２をガラス基板７０６に転写する（図１８（ｃ））。このようにしてインキがガラス基板に転写される。
また本従来例では、ブランケット胴に巻きつけられたシート（ブランケット）の材質としてシリコンが開示されている。
次の、第８の従来例（［特許文献８］）では、第７の従来例で示した凸版反転オフセット印刷法に使用可能なレジスト材料（インキ）や良好なパターン精度で転写する技術を説明する。
本従来例のレジストは、（Ａ）有機溶媒に可溶な樹脂と、（Ｂ）有機溶媒からなっている。
樹脂は、アルカリ可溶であり、ノボラック樹脂やアクリル樹脂やそれらの混合物が開示されている。
また有機溶媒はイソプロパノール、プロパノール、エタノールが全重量％（以下「ｗｔ％」）の６０％以上と開示されており、さらにプロピレングリコールモノメチルエーテルアセテートと混合できると開示されている。
また、転写を確実に行うために、横方向の線は転写性が劣る傾向にあるので、縦線方向、斜め線方向が多くなるようにし、横線方向の線が少ないパターンとしたほうが好ましい。例えば、格子パターンではその格子を回転し、縦方向にひし形状に転写されるように工夫をこらしてもよいと開示している。
また、レジストを転写後１００〜１５０℃で１〜１５分間加熱し乾燥させること、レジスト材料を光硬化及び/又は熱硬化にできることが開示されている。
さらに本従来例では、上層膜にＭｏ、下層膜にＡｌ−Ｎｄ合金が形成された基板に、前記レジストを使用して、凸版反転オフセット印刷法で５０μｍ幅のＴＦＴ用ゲートパターンを形成したことが開示されている。
次に、第９の従来例（［特許文献９］）として、第１のレジストパターン上に第２のレジストパターンを形成して、第２の従来技術と同様に、基板上にレジスト膜が厚い部分と、薄い部分と、レジストが無い部分とを形成する技術を説明する。
図１９を用いて、ソース電極、ドレイン電極及びチャネルを形成する方法について説明する。
まず、ゲートパターンが形成された絶縁基板８０１に、ゲート絶縁膜８０２、半導体膜８０３、接触層８０４、上層金属膜８０５を順次成膜した後、前記絶縁基板に、第１のレジストパターン８０６を配置する（図１９（ａ））。
次に、第１のレジストパターン８０６の少なくとも一部を覆い、かつ、チャネル部を被覆するように第２のレジストパターン８０７を配置し、第１のレジストパターン８０６及び第２のレジストパターン８０７をマスクとし、第１のエッチングで上層金属膜８０５、接触膜８０４、半導体膜８０３を除去し、ゲート絶縁膜８０２を露出させる（図１９（ｂ））。このとき、チャネル部には上層金属膜／接触膜／半導体膜が残存している。すなわち、アイランド外周パターンは形成されているが、ソース電極／ドレイン電極は分離されていない。
次に、チャネル部の第２のレジスト８０７を除去する（図１９（ｃ））。
次に、第２のエッチングで、チャネル部の上層金属膜８０５、接触膜８０４および半導体膜８０３の一部を除去し、チャネル部を形成する（図１９（ｄ））。
このように、第９の従来例は、チャネル部に配置したレジストを除去した後にチャネル（上層膜から半導体膜の一部まで除去）を形成する方法である。
しかしながら、背景技術で説明した従来技術にはいくつかの課題や問題点がある。以下に順を追って、液晶表示装置の場合を例示しながら説明する。
先ず、レジストをリフローさせる第１の従来技術、すなわち第１の従来例および第２の従来例の問題点について説明する。
第１の問題点は、変形前のレジストはデータパターンと同等な形、すなわちソース電極、ドレイン電極及びデータ配線とほぼ同等な形で基板上に配置され、変形前のレジストパターンをマスクとして下層の膜をエッチングしてデータパターンが形成される。
次に、変形前のレジストパターンはリフローにて変形される。
ここで、レジストパターンをリフローさせる目的は、チャネル部をレジストで被覆することである。そのためレジストをリフローさせる距離は最短でもチャネル幅の１／２の長さが必要となる。
通常のアモルファスシリコンＴＦＴのチャネル幅は、液晶パネルの精細度にかかわらずおよそ６μｍ程度であるから、リフロー距離は最低でも３μｍとなる。
リフロー前のレジストパターンはデータパターンの全てを覆っている。そのため、前記リフロー処理でチャネル部分のみならず、ソース電極、ドレイン電極及びデータ配線の全ての領域においてレジストがリフローし、広がることとなる。この距離も当然、最低３μｍである。
このようなリフロー後のレジストパターンをマスクとして、半導体膜をエッチングすると、ソース電極、ドレイン電極及びデータ配線の周囲に半導体膜が縁取った形でパターン形成されることとなる。（背景技術の説明で「不要部分」と表現し説明している。）このようにデータパターンを縁取って形成された半導体膜が種々の悪影響を及ぼし液晶装置の表示品位の低下を招くこととなる。
その理由の第１は、データ配線を縁取って形成された半導体膜に関するものである。データ配線の周辺に縁取って形成された半導体膜については、配線をテーパ化する意味では有効であるが、その幅がチャネル幅の１／２程度以上と広いのが問題である。
例えば、一般的な液晶パネルの内で精細度が荒い部類に分類されるＶＧＡパネルで検証すると、ゲート配線とソース配線の中心位置で囲まれる一画素は、ドレイン配線に沿った長さで約３００μｍ、ゲート配線に沿った長さで約１００μｍであり、ゲート配線の幅は２５μｍ程度、データ配線の幅は８μｍ程度である。また、データ配線と表示電極との間隔は、歩留り等を勘案して５μｍ程度が必要である。
以上のことから、リフローを用いない場合のソース配線間に形成できる画素電極の幅はおよそ８２μｍ程度であり、リフローを実施した場合は７６μｍとなる。そのため、リフローを行うと使用しない場合と比較して、７６／８２＝９２．７％の開口率しか得ることができない。開口率の差はそのままパネル輝度に影響する。
さらに昨今、液晶パネルが高精細度化しているが、精細度が増すに従って前記問題点が顕著となり、より液晶パネル輝度の低下率が増すこととなる。その理由は、チャネル幅が精細度によらずほぼ一定であることによる。
第２の理由は、チャネル部を取り囲んでソース電極、ドレイン電極に縁取って形成された半導体膜に関するものである。
通常の液晶パネルではチャネル部と一体的に形成されている半導体膜に外光が照射されないような構造となっている。
具体的には、ＴＦＴに対向するカラーフィルター基板に遮光層を設けて外光が照射されることを防止している。これは、半導体膜に光が当たることによってチャネル部にリーク電流が発生して、オフ特性の悪化することを抑制するためである。
リフローを用いた場合、半導体膜は、チャネル部を取り囲んでソース電極、ドレイン電極に縁取ったようになる。そのため、縁取った半導体膜に光が当たると当然にリーク電流が流れトランジスタのオフ特性を悪化させる。
トランジスタ特性の悪化を抑制するには、カラーフィルターに配置した遮光層の面積を広くすればよいが、このような構造とすると、第１の理由で説明したと同様に開口率が低下してしまう課題に直面する。
また、第６の従来例で説明した方法によれば、データ線に縁取った半導体膜やソース電極、ドレイン電極を縁取った半導体膜のそれぞれの面積を有る程度は抑制することが出来るが、リフロー前のレジストパターンでデータパターンを形成した後にレジストをリフローさせなくてはならないことから原理的に完全な対策とはならない。
また、第６の従来例は光透過率を三段階に制御した露光マスクを用いた技術であり他の課題も多い。この点については第３の従来技術の課題説明で述べる。
第２の問題点はレジスト表面に形成されたダメージ層に関するものである。リフロー前レジストパターンの表面には、現像処理や、プリベーク及びポストベークなどの熱処理や、ドライエッチ、ウェットエッチ等のエッチング処理や、大気中での放置などによりダメージ層が形成されている。このダメージ層は物理的に化学的にまたはその双方から形成される。
リフロー前レジストパターンの表面に形成されたダメージ層は必ずしも、基板に配置されたレジストの全体に均一に形成されておらず、部位毎に程度差がある。このようなダメージ層の不均一性はレジストリフロー距離の不均一性を生じさせることとなる。
この課題を解決するには、リフロー前レジストパターンの表面に形成されたダメージ層を事前に除去することで対応可能と思われるが、この処理には高精度な均一性が要求されると共に、この処理自体が工程数の増加を招くことになる。
第３の問題点は、レジストパターンがリフローする下地基板の表面エネルギーに関するものである。レジストのリフロー状態は原理的に下地基板の表面状態すなわち表面エネルギーに支配される。
データ線上のレジストを３μｍリフローさせる場合を例にとって説明すると、データ線のエッジ部位のある一点を仮にＡとし、Ａ点から鉛直方向に１μｍ離れた地点をａ１、２μｍ離れた地点をａ２、３μｍ離れた地点をａ３とする。エッジ部位Ａと同一データ線上であって距離が例えば５ｃｍ離れているエッジ部位をＢとし、Ｂ点から鉛直方向に１μｍ離れた地点をｂ１、２μｍ離れた地点をｂ２、３μｍ離れた地点をｂ３とする。
データ線と鉛直方向にレジストをリフローさせるためには、ａ１、ａ２、ａ３は必ずしも同じ表面エネルギーであることは要求されない。またｂ１、ｂ２、ｂ３も同様である。さらに、ａ１とｂ１、ａ２とｂ２、ａ３とｂ３についても同様である。
ここで、レジストをリフローさせた後の変形後レジストパターンのエッジは変形前レジストパターン、すなわちデータ配線と平行にしたい目的がある。そのためには、Ａ点〜ａ３点とＢ点〜ｂ３点までのリフロー距離に及ぼす表面エネルギーの程度が同じでなければならない。
しかしながら、リフロー前レジストパターンが配置された基板は、現像処理や、プリベーク及びポストベークなどの熱処理や、ドライエッチ、ウェットエッチ等のエッチング処理や、大気中での放置などの履歴が存在するために、基板部位毎に表面エネルギーが異なっている。
このような状態で変形前レジストパターンをリフローさせると、変形後レジストパターンは波を打ったようなパターンとなる。
このように波を打ったようなパターンとなる場合は、データ配線と表示電極の間隔を、リフローを行わない方式による場合と比較して、安全性を考慮して広く設定しなければならないこととなる。このことは、開口率の低下を招く。
さらには、このような状況のもとレジストをリフローさせてチャネル部を安定的に覆うためには、安全率を考慮して３μｍ以上の距離を設定しなければならないこととなる。ゆえに、データ配線を縁取った半導体膜やソース電極、ドレイン電極を縁取って形成された半導体膜の幅がさらに広くなり、更なる開口率の低下やトランジスタのオフ特性などの悪化が発生する悪循環が生じる。
第４の問題点は、レジストのリフロー終点制御に関するものである。熱を用いた場合はレジストを軟化点以上に加熱してレジストに流動性を付与する必要が有る。溶液や蒸気による場合は溶解してレジストに流動性を付与する必要がある。
レジストのリフローは、レジストの体積や前記した基板の表面エネルギーや流体の流動性等に支配される。
そのため、高精度に所望な形でレジストのリフロー終点を制御するには、リフローを停止させるための終点制御技術が必要となる。
そのためには背景技術で説明したような、レジストをリフローさせる以前の工程で下地基板に何らかの段差を付与してレジストを堰き止めるような工夫が必要となってくる。リフローしたレジストを堰き止めるために下地基板に段差を付与することは当然に製造工程数の増大や、パターン配置などの設計の自由度を奪うこととなる。
第５の問題点は、基板に形成するレジスト膜厚に関するものである。リフローを行わないでＴＦＴ基板を製造する通常の場合のレジスト膜厚は通常１．０〜１．５μｍ程度であるが、リフローを実施する場合は、通常の膜厚以上のレジスト膜厚が要求される。
このため、露光工程において、当然に露光量を大きくしなければならず生産性の低下を招く。さらには、厚いレジスト膜厚はパターン寸法精度の悪化をも同時に引き起こす。
次に、第２の従来技術、すなわち第３の従来例で説明した、レジストを体積膨張すなわち膨潤させて変形する技術の問題点について説明する。
第１の問題点は、第１の従来技術の第１の問題点と同様な課題である。膨潤処理により膨潤前レジストは等方的に膨潤する。ゆえに、膨潤後レジストをマスクとして下地膜をエッチングするとソース電極、ドレイン電極及びデータ配線の周りに半導体膜が縁取った形でパターンが形成される。これは液晶パネル輝度の低下やトランジスタオフ特性の悪化を引き起こすこととなる。
第２の問題点は、第１の従来技術の第２の問題点と同様な課題である。膨潤前のレジスト表面にダメージ層が存在すると膨潤が阻害されることとなる。ダメージ層除去処理により工程数が増大する。
次に、第３の従来技術、すなわち第４の従来例および第５の従来例で説明した、レジストの一部を除去して変形する技術の問題点について説明する。
第１の問題点は、第１の従来技術の第１の問題点と同様な課題である。ここでも、ソース電極、ドレイン電極及びデータ配線の周りに半導体膜が縁取った形でパターンが形成されるため、液晶パネル輝度の低下やトランジスタオフ特性悪化の問題がある。
詳細に説明する。
ＴＦＴの製造プロセスでは、データパターンの金属膜をウェット方式のエッチングで処理するのが製造コストを低減する上で有利であるため、この方式を利用するのが一般的である。
本従来技術は一回目の金属膜エッチングで、ドレイン電極、ソース電極、データ線等のデータパターンを形成し、次に薄い膜厚でチャネル部位に配置されたレジストをアッシングや現像によって除去することは［背景技術］ですでに説明した。
通常、基板に配置された縮小前（変形前）のレジストは順テーパ状であり、アッシングや現像などの等方性エッチングで、チャネル部のみならず、ドレイン電極及びソース電極及びデータ配線等の金属膜も縁取られて露出されることとなる。
チェネル部を露出させるために除去されるレジスト膜厚は通常１２０００〜１５０００Å程度である。次に、露出したチャネル部の金属膜の除去を目的として２回目の等方的なウェットエッチングが行われ、同時にドレイン電極及びソース電極及びデータ線等を縁取った形で露出した部位もエッチングされ、さらにサイドエッチングもされる。
その結果、ドレイン電極、ソース電極、データ線等のデータパターンの周辺に１．４〜２．０μｍ程度以上の半導体膜が縁取ることを本発明者は確認している。
第１の従来技術及び第２の従来技術では、最初に形成したデータパターンの大きさは変わらずに半導体膜が広がって縁取られるが、本従来技術は最初に形成された半導体膜の大きさは変わらずに、金属膜が縮小して縁取られることが異なっている。
半導体膜がデータパターンを縁取る原因はこのように逆の関係にあるが、ＴＦＴ設計においては、データ配線については配線遅延等の問題が発生しない程度の線幅、チャネルについてはオン・オフ特性を考慮して、出来上がった製品特性を基準として設計しているため、データパターンが半導体膜で縁取られる課題については第１の従来技術、第２の従来技術、第３の従来技術で何ら変わるものではない。
第２の問題点は、第１の問題点でも一部触れたが、チャネル部に薄い膜厚で配置されたレジストを除去するアッシング（第４の従来例）や現像（第５の従来例）に関するものである。
縮小前のレジストはアッシングや現像で等方的に縮小される。そして露出した金属膜が縮小後レジストパターンを縁取るようになる。この露出幅は縮小前レジストのエッジテーパ角に依存するが、フォトリソグラフィー技術において、エッジテーパ角の制御は、レジストパターンの面積制御や厚さ制御と比較して難易度の高い技術である。
この縁取り幅を最小にするにはレジストのエッジテーパ角を９０°にすれば良いが技術的に困難が伴う。
さらに、ＴＦＴ基板の大型化は基板面内のテーパ角均一性の制御をさらに困難にする。
第３の問題点は、光の透過光量を三段階に規定した露光マスクに関するものである。
この形態の露光マスクは、露光解像度よりも小さなパターンを用いたものと半透明膜を用いたものとがある。両形態のマスクの課題を順に説明する。
第１に露光解像度よりも小さなパターンを用いたマスクについては、スリットや格子の入れ方の困難さである。チャネル部位の薄いレジスト膜は、チャネル部全体にわたって平坦に形成すべきものである。しかしながら実際には、すり鉢状になったり、スリットや格子の直下に位置する部位の露光量がその周辺部よりも小さくなって盛り上がった形状になったりする。
このような形状になる理由は、通常のＴＦＴのチャネル部幅が６μｍ程度であるのに対して、ＴＦＴ製造に使用する露光装置の露光解像限界が３．５〜４．５μｍ程度であるために、種々の形状や大きさでスリットや格子を配置する設計的自由度が無いことに起因する。
また、チャネル部の薄いレジストがすり鉢状に形成されたり、盛り上がった形状に形成されると、所望するチャネル幅を確保するために、後続するアッシングや現像でのレジスト除去膜厚を大きく設定しなければならないこととなる。そのため、ここでもデータパターンを縁取る半導体膜が問題となる。
次に半透明膜を用いたマスク課題について述べる。ここでの課題はマスクの製造方法である。第１は所望する透過率の半透明膜を安定して成膜することが難しいことである。第２はこの種のマスクはパターンの描画が２回必要なために、１回目と２回目の描画でのアライメント精度や、２回目の描画の際のマスク欠陥のリペア方法が課題となる。
第４の問題点は、露光プロセスに関するものである。通常の露光マスクを用いた露光処理ではレジストに光を照射してレジストをジャストに感光させた後に、継続して光を照射しオーバ露光する。
オーバ露光の目的は未感光部を完全になくすためのマージン的な役割と、レジストにゴミなどが混入しているとその部分のレジストの膜厚が厚くなるために、このような部位のレジストまでも感光させるリペア的な不良防止の役割がある。
しかしながら光の透過光量を三段階に規定した露光マスクを用いた場合は、オーバ露光をすることが容易ではない。その理由は、チャネル部に相対的に薄いレジスト膜を所望の膜厚で精度良く形成しなければならないためである。オーバ露光をしすぎるとチャネル部のレジストもなくなってしまう。
そのためにレジストが十分に露光されず残ってしまう露光不良が発生したり、ゴミを起因としたショート等が発生し歩留りが低下する等の課題がある。
第５の問題点は、ある程度感光した状態のチャネル部に薄く配置されたレジストの現像安定性に関する課題である。チャネル部に薄く配置されたレジストは、ある程度感光した膜であるために、当然にある程度のアルカリに溶解する性質を持つ。
そのため、現像後のチャネル部に薄く配置されたレジスト膜厚は、厚く配置された部分（感光していない部分）のレジスト膜厚よりも大きなばらつきとなる。
さらに、チャネル部のレジスト残膜量の不安定性は、レジストのテーパ角度をも不安定にする。
このような縮小前のレジストをアッシングや現像で変形すると、これらの処理が前記に説明したように当方性なエッチングで有るがゆえにチャネル幅に影響を与えることとなり、結果として、液晶パネル面内のチャネル幅の不安定、トランジスタ特性の不安定性を生じ、ＴＦＴ特性を悪化させる。
第６の問題点は、露光ムラに関するものである。ＴＦＴの製造に利用される露光機は通常ステージまたはレンズが移動しながら光を照射する。移動にともない振動が発生するためレジストとレンズとの距離は厳密には一定ではない。またレジストには露光ステージや露光レンズ等から反射した散乱光も照射される。これらの理由により、レジストへの光照射量は基板全面に渡って必ずしも均一とはいえない。
現在の装置レベルにおいて、通常のマスクを用いて露光する場合は、このようなことは問題視されないが、ある程度感光した状態の膜を基板に残す場合は無視できない。このような露光ムラは第５の問題点と同様にチャネル部のレジストの残膜量の不安定性を生じ、結果として液晶パネルのＴＦＴ特性を悪化させる。
第７の問題点は、生産性に関するものである。本公知例は、レジストの膜厚が厚い部分と、薄い部分と、無い部分を形成しなければならない。そのため本公知例の厚い部分のレジスト膜厚は２．０〜２．５μｍ程度以上と、通常の方法を用いた場合と比較して厚くしなければならない。このことは、第１の従来技術の第５の問題点で説明したように露光量増大による生産性の低下やレジストの寸法制度の悪化を招く。
次に、第７の従来例及び第８の従来例のオフセット印刷にかかる課題について説明する。
第７の従来例及び第８の従来例で凸版反転オフセット印刷による電子部品の製造方法が開示されているが、微細なパターンを重ねて転写するための技術開示がされておらず、そのためのアライメントに関する開示はない。
また、レジストを一層だけ転写するためのレジスト材料の開示は背景技術で述べたように開示されているが、レジスト材料を重ねて配置するための材料については開示されていない。
また、開示されたレジスト材料の樹脂は、有機溶媒に可能な樹脂であり、導電性金属材料などは開示されていない。
次に、第９の従来例における問題について説明する。
第９の従来例は、フォトリソグラフィーの代わりにオフセット印刷方法を用いた点を除けば、基本的にグレイトーンマスクを用いた第３の従来技術と同様に、第１の問題点、第２の問題点、第５の問題点を有する。
第１の問題点は、第３の従来技術で第１の問題点として説明したものであり、ソース電極、ドレイン電極及びデータ配線の周りに半導体膜が縁取った形でパターンが形成されるため、液晶パネル輝度の低下やトランジスタ特性が悪化する。
第２の問題点は、第３の従来技術で第２の問題点として説明したものであり、アッシングまたは溶解によって第２のレジストパターンを除去することに関係する技術課題である。レジストパターンエッジのテーパ角の制御は、レジストパターンの面積制御や厚さ制御と比較して難易度の高い技術であることである。
特に、転写を用いる場合において、基板に転写した後のレジストのテーパ角度を９０°近くの高い値にするには、ブランケットに形成されたレジストの形状は少なくとも同等以上の形状を有していなければならない。本公知例ではグラビアオフセット印刷が開示されているが、レジストパターンをブランケットに拾い上げた状態でこの形状を有していなければならない。
このような形状を有するパターンを形成するためには、ネガ印刷版からブランケットにレジストを拾い上げる際に、レジストが相当程度のチキソ性を有していなければならない。高チキソ性を有する材料は一般的にネガ印刷版と密着性がよく、ブランケットにレジストを取り上げにくいし、パターンの取り上げ欠陥が起こりやすい材料といえる。
第３の問題点は、第３の従来技術で第５の問題点として記載したものに類似するものである。
本公知例（第３の従来技術も同じ）は、第１のレジストパターンの上に配置された第２のレジストパターンを除去した後に、チャネル部の上層金属膜、接触層、及び半導体膜の一部を除去するものである。
トランジスタのＯＮ／ＯＦＦ特性は、チャネルの幅と長さ（Ｗ／Ｌ）で決定され、本公知例は、第２のレジストパターンを除去した後の第１のレジストパターンで決定される。
そのため、第２のレジストパターンを除去する際に、第１のレジストパターンが除去されない材料を選択するか、プロセス条件を選択しなければ、当初の設定したＷ／Ｌから変わってしまうこととなる。このような問題を回避するためには、第２のレジストパターン除去時に第１のレジストパターンが除去される量を加味して第１のレジストパターンでＷ／Ｌを決定しておけばよいようにも考えられるが、このような状況では第２の問題点で説明した『レジストパターンエッジのテーパ角の制御』が課題となり容易ではない。また、液晶表示装置の製造に使用されるマザーガラス及び表示画面サイズは大型化の方向にあるが、上記課題はチャネルサイズの出来映え均一性に影響を及ぼすため表示ムラ課題と密接に関係する。
さらに、第２のレジストパターンを除去する際に、第１のレジストパターンが除去されない材料や条件を見出すのであれば、少なくとも基板に配置された第１のレジストパターンの上に、第２のレジストパターンを配置した結果少なくとも互いが混じあわない構成とする必要がある。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、効率的なパターン形成方法を用いて形成される電子部品、特に表示装置を提供することである。
上記目的を達成するため、本発明の電子部品は、第１のレジストパターンをマスクとして第１のエッチングを行った基板に、第２のレジストパターンを、２つの前記第１のレジストパターンを連結するように転写し、前記第１のレジストパターン及び前記第２のレジストパターンをマスクとして第２のエッチングを行うパターン形成方法であり、２つの前記第１のレジストパターンは、トランジスタのソース電極部及びドレイン電極部を形成するパターンであり、前記第２のレジストパターンは、前記トランジスタのチャネル部を保護するパターンとすることができる。
また、本発明の電子部品は、第１のレジストパターンをマスクとして第１のエッチングを行った基板に、第２のレジストパターンを、前記第１のレジストパターンに少なくとも一部は重なり、かつ、はみ出すように転写し、前記第１のレジストパターン及び前記第２のレジストパターンをマスクとして第２のエッチングを行うパターン形成方法を利用して形成されるものであり、前記第１のレジストパターン及び前記第２のレジストパターンは、配線又は／及び端子を形成するパターンであり、前記第２のレジストパターンがはみ出した部分で、前記配線が階段状に形成される構成とすることができる。
本発明においては、前記第２のレジストパターンのはみ出し量は、２種以上の長さとすることができる。
また、本発明においては、前記第２のレジストパターンは、前記第１のレジストパターンとは重ならない孤立パターンを含む構成、及び／又は、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含む構成とすることができる。
また、本発明においては、前記第１のレジストパターンは転写により形成される構成とすることができる。
また、本発明の表示装置は、ゲートパターン上に絶縁膜と半導体膜と接触膜と上層金属膜とがこの順に積層された基板に対して、第１のレジストパターンをマスクとした第１のエッチングで、少なくとも前記上層金属膜及び前記接触膜を除去し、ドレイン電極とソース電極とデータ端子とデータ配線と含むデータパターン及びトランジスタのチャネル部を形成し、第２のレジストパターンを、前記チャネル部両側の前記第１のレジストパターンと少なくとも一部が重なり、かつ、前記チャネル部を被覆するように転写し、前記第１のレジストパターン及び前記第２のレジストパターンをマスクとした第２のエッチングで、前記半導体膜を除去して前記絶縁膜を露出し、前記半導体膜をアイランド状に加工する薄膜トランジスタの製造方法を用いて製造されるものである。
本発明においては、前記第２のレジストパターンは、前記第１のレジストパターンで被覆された前記データ配線の少なくとも一部を被覆し、かつ、はみ出すように配置され、はみ出した部分で、前記データ配線と前記半導体膜とが階段状に形成される構成とすることができる。
また、本発明の表示装置は、第１のレジストパターンをマスクとした第１のエッチングで、データパターンを構成する膜の途中まで除去し、第２のレジストパターンを、前記第１のレジストパターンの少なくとも一部を被覆し、かつ、はみ出すように転写し、前記第１のレジストパターン及び前記第２のレジストパターンをマスクとした第２のエッチングで、前記データパターンを構成する膜を全て除去し、前記データパターンを階段状に形成する薄膜トランジスタの製造方法を用いて製造されるものである。
また、本発明の表示装置は、第１のレジストパターンをマスクとした第１のエッチングで、ゲートパターンを構成する膜の途中まで除去し、第２のレジストパターンを、前記第１のレジストパターンの少なくとも一部を被覆し、かつ、はみ出すように転写し、前記第１のレジストパターン及び前記第２のレジストパターンをマスクとした第２のエッチングで、前記ゲートパターンを構成する膜を全て除去し、前記ゲートパターンを階段状に形成する薄膜トランジスタの製造方法を用いて製造されるものである。
本発明においては、前記ゲートパターン又は前記データパターンは積層膜とすることができる。
また、本発明においては、前記薄膜トランジスタが形成される表示画素領域と該表示画素領域周囲の額縁シール領域との間に、前記表示画素領域を囲うように延在する前記第２のレジストパターンを含む構成、又は、前記額縁シール領域に前記第２のレジストパターンを含む構成とすることができる。
また、本発明においては、前記第２のレジストパターンは、前記第１のレジストパターンとは重ならない孤立パターンを含み、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、双方の前記孤立パターンにより、重ね合わせマーカが形成される構成とすることができる。
また、本発明においては、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、前記孤立パターンにより、製品を認識するためのマーカが形成される構成とすることができる。
また、本発明においては、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、前記孤立パターンにより、後の工程で使用される重ね合わせマーカが形成される構成とすることができる。
また、本発明においては、前記第２のエッチングが完了した後に、前記第１のレジストパターンと前記第２のレジストパターンとを共に除去することができる。
また、本発明においては、前記第２のエッチングが完了した後に、前記第１のレジストパターンは残存させ、前記第２のレジストパターンを除去することができ、前記第１のレジストパターンは、前記データパターンを構成する導電成膜とすることができる。
また、本発明においては、前記第２のエッチングが完了した後に、前記第１のレジストパターンと前記第２のレジストパターンとを共に残存させることができ、前記第１のレジストパターンは、前記データパターンを構成する導電膜であり、前記第２のレジストパターンは、前記チャネル部に配置される絶縁膜とすることができる。
また、本発明においては、前記第２のレジストパターン材料は、前記第１のレジストパターンと互いに混じあう有機樹脂材料とすることができ、前記第１のレジストパターン材料又は前記第２のレジストパターン材料は、ノボラック樹脂、アクリル樹脂及びそれら混合樹脂のいずれかとすることができる。
また、本発明においては、前記第１のレジストパターン材料は、導電性インク材料とすることができ、前記導電性インク材料は、金ナノ粒子インク、銀ナノ粒子インク、ニッケルナノ粒子インク及びＩＴＯペーストのいずれかとすることができる。
また、本発明においては、前記第１のレジストパターン材料又は前記第２のレジストパターン材料は、熱硬化性又は光硬化性が付与する構成とすることができる。
また、本発明においては、前記第１のエッチングが完了し、前記第２のレジストパターンを配置する前に、前記第１のレジストパターンをスライトにエッチングする構成とすることができ、この前処理は、塩基性溶液処理、Ｏ２ガスによるアッシング処理、ＵＶランプ処理のいずれか１つを含み、前記塩基性溶液は、ＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）、アミン系溶液、水酸化アルカリ金属水溶液のいずれか１つを含み、前記塩基性薬液は、界面活性材が混合される構成とすることができる。
また、本発明においては、前記第１のエッチングが完了し、前記第２のレジストパターンを配置する前に、ＨＭＤＳの蒸気に曝露してもよい。
また、本発明においては、前記第２のレジストパターンを配置した後、前記第２のエッチングの前までに、スカム又はエラーパターンを除去する後処理をしてもよい。この後処理は、塩基性溶液処理、Ｏ２ガスによるアッシング処理、ＵＶランプ処理のいずれか１つを含み、前記塩基性溶液は、ＴＭＡＨ、アミン系溶液、水酸化アルカリ金属水溶液のいずれか１つを含む構成とすることができる。
また、本発明においては、少なくとも前記第２のレジストパターンは、オフセット印刷又はシール印刷により形成するのが好ましい。
また、本発明のオフセット印刷による方法では、版側アライメントマーカを印刷版に３点以上配置し、かつ、製品のパターン部位よりも外側に前記版側アライメントマーカを配置したり、基板アライメント装置及び版アライメント装置は、印刷基板に対して同じ位置に設置されるようにしたり、前記第２のレジストパターンの転写位置を決定するためのアライメントマーカとして、前記第１のレジストパターンで形成された基板側アライメントマーカが使用されるようにしたり、基板側アライメントマーカを印刷基板に３点以上配置し、かつ、製品のパターン部位よりも外側に前記基板側アライメントマーカを配置することが好ましい。
また、本発明においては、前記オフセット印刷において、ブランケット上にレジストの皮膜を形成する時の前記ブランケットの表面移動速度と、前記ブランケット上に転写前レジストパターンを形成するときの前記ブランケットの表面移動速度と、前記転写前レジストパターンと印刷基板とを接触させて印刷基板上に前記第２のレジストパターンを転写するときの前記ブランケットの表面移動速度と、を略同速度とすることが好ましい。
また、本発明においては、前記オフセット印刷において、画像抜き及び転写は、以下の（１）から（３）の優先順位で順に実施する構成とすることが好ましい。
（１）一辺の幅が１０μｍ未満のパターンがある場合は、一辺の幅が１０μｍ以下のパターンのうちで最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを同一にして画像抜き及び転写を実施する。
（２）１０μｍ以下のパターンが無い場合は、一辺の幅が３０μｍ以下のパターンのうちで最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを略同一から略２０°傾けて画像抜き及び転写を実施する。
（３）３０μｍ以下のパターンが無い場合は、一辺の幅にかかわらず最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを略同一から略４５°傾けて画像抜き及び転写を実施する。
また、本発明においては、前記オフセット印刷において、前記第１のレジストパターン及び前記第２のレジストパターンを同じ基板向きで転写するか、又は、前記第１のレジストパターン及び前記第２のレジストパターンを同じ基板向きで、かつ、同じブランケット胴の同じ位置で転写することが好ましい。
また、本発明においては、前記オフセット印刷は、凸版反転オフセット印刷であり、版側アライメントマーカをネガ凸版に凹状に形成し印刷基板に転写して配置する構成とすることができる。
このように、本発明は上記パターン形成方法を利用することにより、高い生産性及び高品質で生産される電子部品、特に表示装置を提供することができる。
本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをしてデータパターンおよび接触膜が形成された基板に、第２のレジストパターンを第１のレジストパターンが形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置し、その後に第２のエッチングで半導体膜を除去することで効率よく高品質なパターンを形成できる。
また、本発明によれば、従来のフォトリソグラフィー方法に代えて転写によりレジストパターンを形成するため、従来必要であったレジスト塗布、露光、現像などの操作が不必要となり、簡便な方法でパターンを形成できる。
また、本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをしてデータパターンおよび接触膜が形成された基板に、第２のレジストパターンを第１のレジストパターンが形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置すると共に、液晶表示画素領域と額縁シール領域との間に液晶表示画素領域を囲うように延在した第２のレジストパターンを同時に配置して、その後に第２のエッチングで半導体膜を除去することで、パネル表示ムラを抑制した高い表示品質の液晶表示装置を提供できる。
また、本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをしてデータパターンおよび接触膜が形成された基板に、第２のレジストパターンを第１のレジストパターンが形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置すると共に、額縁シール領域にも第２のレジストパターンを同時に配置して、その後に第２のエッチングで半導体膜を除去することで、額縁ムラを回避した高い表示品質の液晶表示装置を提供できる。
また、本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをしてデータパターンおよび接触膜が形成された基板に、第２のレジストパターンを第１のレジストパターンが形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置して、転写後の基板に第１のレジストパターンと第２のレジストパターンが重なり延在したチャネル部のレジストパターン、第２のレジストパターンとは重ならず孤立した第１のレジストパターン部位を出現させることで、孤立した第１のレジストパターン部位を製品認識マーカや他工程との重ね合わせマーカとして利用できる。
また、本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをしてデータパターンおよび接触膜が形成された基板に、第２のレジストパターンを第１のレジストパターンが形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置すると共に、第１のレジストパターンとは重ならずに孤立した第２のレジストパターンも同時に配置することで、転写後の基板に第１のレジストパターンと第２のレジストパターンが重なり延在したチャネル部のレジストパターン、第１のレジストパターンとは重ならず孤立した第２のレジストパターン部位、第２のレジストパターンとは重ならず孤立した第１のレジストパターン部位を出現させて、これら孤立したレジストパターン部位を重ね合わせマーカとして利用することで、第１のレジストパターンと第２のレジストパターンとの高い重ね合わせ精度を実現できる。
また、本発明によれば、単層膜又は積層膜が成膜された基板を、第１のレジストパターンをマスクとして第１のエッチングで途中までエッチングし、第２のレジストパターンを第１のレジストパターンに少なくとも一部は重り、かつ、はみだすように転写して配置し、その後に第２のエッチングで残りの膜をエッチングすることで、パターン端部の形状を階段状に順テーパ化できる。
また、本発明によれば、積層膜が成膜された基板を、第１のレジストパターンをマスクとして第１のエッチングで上層膜をエッチングし、第２のレジストパターンを第１のレジストパターンに少なくとも一部は重り、かつ、はみだすように転写して配置し、その後に第１のエッチング液とは異なる薬液を用いた第２のエッチングで下層膜をエッチングすることで、パターン端部の形状を階段状に順テーパ化できる。
また、本発明によれば、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、２種類以上の長さではみだすように転写によって配置して、その後に第２のエッチング実施することで、パターン端部の形状が平坦部の長さが異なるように階段状に順テーパ化できる（平坦部の長さがゼロの場合も含む）。
また、本発明によれば、第１のレジストパターン材料として有機溶媒を含有した導電性インク材料を用いることでレジストパターンの役割とデータパターンやゲートパターン金属とを共用できるため製造工程が簡略化される。
また、本発明によれば、第１のレジストパターン材料として有機溶媒を含有した導電性インク材料を用いてデータパターンを形成し、絶縁材料で第２のレジストパターンを転写して配置し、第２のエッチングを完了した後も、絶縁材料の剥離を行わずに、チャネル部を第２のレジストパターンで被覆したままとすれば、チャネル部に残存する絶縁樹脂材料でチャネル部を容易に保護することができ、トランジスタ特性を向上できる。
また、本発明によれば、第１のレジストパターンや露出した下地膜と第２のレジストパターンとの密着性を向上させるために、第２のレジストパターンを基板に配置する前に、塩基性溶液処理、Ｏ２ガスでのアッシング処理、ＵＶランプ処理での第１レジストパターンのスライトなエッチング処理や、界面活性剤処理、ＨＭＤＳ（Hexamethyldisilazane）蒸気への暴露処理などの基板処理で、第１のレジストパターンのダメージ層を除去したり、基板表面を清浄化されたり、ダメージ層や基板表面は清浄化されないが基板表面全体を均一な表面状態とすることで、第２のレジストパターンと、第１のレジストパターンや露出した下地基板との密着性を向上させることができるため、エッチング不良なくパターンを形成することができる。
また、本発明によれば、レジストパターンを転写した後からエッチング前までに、基板付着したスカムやエラーパターンを、塩基性溶液処理、Ｏ２ガスでのアッシング処理、ＵＶランプ処理等で除去することで、エッチング不良なくパターンを形成することができる。
また、本発明によれば、版側アライメントマーカをネガ凸版に３点以上配置することでＸ軸、Ｙ軸、θ軸方向についてアライメントを行うことができると共に、ＴＦＴパターン部位よりも外側にアライメントマーカを配置したことで、基板へ第２のレジストパターンを配置する際のＴＦＴパターンのアライメントずれを小さくすることができることとなり、位置精度良く第２のレジストパターンを配置することができる。
また、本発明によれば、版側アライメントマーカをネガ凸版に凹状に形成し印刷基板転写し、基板アライメント装置と版アライメント装置の設置位置を印刷基板に対して同じ位置にし、第１のレジストパターンで形成した基板側アライメントマーカと組み合わせることで、第２のレジストパターンを転写した後の基板で、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を確認できる。
また、本発明によれば、第２のレジストパターンの転写位置を決定するためのアライメントマーカに第１のレジストパターンで形成された基板側アライメントマーカを用いることで、第２のレジストパターンを第１のレジストパターンに位置精度良く重ね合わせることができる。
また、本発明によれば、基板側アライメントマーカを印刷基板に３点以上配置することでＸ軸、Ｙ軸、θ軸方向についてアライメントを行うことができると共に、ＴＦＴパターンよりも外側にアライメントマーカを配置したことで、基板へ第２のレジストパターンを配置する際のＴＦＴパターンのアライメントずれを小さくすることができることとなり、位置精度良く第２のレジストパターンを配置することができる。
また、本発明によれば、ブランケット上にレジストの皮膜を形成する時のブランケットの表面移動速度と、ブランケット上に転写前レジストパターンを形成するときのブランケットの表面移動速度と、転写前レジストパターンと基板とを接触させて基板上に第２のレジストパターンを転写するときのブランケットの表面移動速度と、を同じ速度とすることで、ブランケットのどの位置に存在するレジストパターンも、ブランケットに存在する時間が同じとなるため、レジストの溶媒残存量や粘度が等しくなり、基板全面に渡って安定した転写ができる。
また、本発明によれば、画像抜き方向及び転写方向を以下の［１］から［３］の優先順位で順に決定することにより、小さいパターンを良好に印刷することができる。
［１］一辺の幅が１０μｍ未満のパターンがある場合は、一辺の幅が１０μｍ以下のパターンのうちで最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を同一にして画像抜き、転写を実施する。
［２］１０μｍ以下のパターンが無い場合は、一辺の幅が３０μｍ以下のパターンのうちで最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を略同一から略２０°傾けて画像抜き、転写を実施する。
［３］３０μｍ以下のパターンが無い場合は、一辺の幅にかかわらず最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を略同一から略４５°傾けて画像抜き、転写を実施する。
また、本発明によれば、基板に転写するレジスト材料に光感光性を付与しない樹脂を用いることができるため、感光性樹脂を用いた場合と比較して材料やプロセスパラメータが減少し、簡便な管理で安定にパターン形成できる。
また、本発明によれば、第１のレジストパターンを形成するレジスト材料と第２のレジストパターンを形成するレジスト材料とが互いに混じり合う材料やプロセス条件を選定することで、前記レジスト材料が混じりあいエッチング耐性を向上できる。
また、本発明によれば、オフセット印刷装置を使用して第１のレジストパターンおよび第２のレジストパターンを同じ基板向きで転写すれば、固定フレームの直進性等に起因したパターンのゆがみを無視することが可能となり、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を向上できる。
また、本発明によれば、オフセット印刷装置を使用して第１のレジストパターンおよび第２のレジストパターンを同じ基板向きで、かつ、同じブランケット胴の同じ位置で転写すれば、固定フレームの直進性等に起因したパターンのゆがみに加えブランケット胴の真円度等に起因したゆがみも無視できることなり、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を向上できる。
また、本発明によれば、オフセット印刷装置を使用して第１のレジストパターンおよび第２のレジストパターンを同じ基板向きで、かつ、同じブランケット胴の同じ位置で、かつ、同じブランケットの同じ位置で転写すれば、固定フレームの直進性等に起因したパターンのゆがみ、ブランケット胴の真円度等に起因したゆがみに加え、ブランケットの厚さのばらつきによる真円度等に起因したゆがみも無視できることなり、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を向上できる。
このように、本発明は上記に説明したように、転写によって第２のレジストパターンを基板へ配置するため、背景技術で説明した各種技術で配置不可能であった、孤立した第１のレジストパターンや第２のレジストパターンを、任意な大きさ、任意な形状で任意な位置に配置できる。そのため、レジストマスクの形成とエッチングとを効率良く組み合わせ、自由度の高いパターンを形成することができ、このようなパターン形成方法を用いることにより、高い生産性及び品質で生産される電子部品、特に表示装置を提供することができる。
本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施形態］
図１は本発明の第１の実施形態を説明するものである。図１（ａ）〜（ｇ）は本実施形態における逆スタガ型ＴＦＴの製造方法を順に示すものである。それぞれの図で、上方に示した図はＴＦＴ基板の平面図であり、下方に示した図は平面図のI−I’、II−II’、III−III’部の断面図である。I−I’はゲート電極と接続しているゲート配線が延在して液晶パネルの外に引き出され、外部回路と接続される端子（以下、ゲート端子）部を図示するものであり、II−II’は、トランジスタ部を図示するものであり、III−III’はソース電極から延在したデータ配線が液晶パネルの外側に引き出され外部回路と接続される端子（以下、データ端子）部を図示するものである。
図１は本発明の第１の実施形態を説明するものである。図１（ａ）〜（ｇ）は本実施形態における逆スタガ型ＴＦＴの製造方法を順に示すものである。それぞれの図で、上方に示した図はＴＦＴ基板の平面図であり、下方に示した図は平面図のI−I’、II−II’、III−III’部の断面図である。I−I’はゲート電極と接続しているゲート配線が延在して液晶パネルの外に引き出され、外部回路と接続される端子（以下、ゲート端子）部を図示するものであり、II−II’は、トランジスタ部を図示するものであり、III−III’はソース電極から延在したデータ配線が液晶パネルの外側に引き出され外部回路と接続される端子（以下、データ端子）部を図示するものである。
先ず、ガラス等の透明基板からなる絶縁基板１の上に、公知のスパッタリング方法でＣｒからなる下層金属膜を３０００Åの厚さで成膜した後に、公知なフォトリソグラフィー方法（レジストを塗布し、露光し、現像する方法）、公知なエッチング方法、公知な剥離方法でパターニングして、ゲート電極２、ゲート端子３、ゲート配線４等のゲートパターンを形成する（図１（ａ））。
次に、ゲートパターンが形成された絶縁基板１を被覆するように公知のＣＶＤ（Chemical Vapor Deposition）等の方法によって、ゲート絶縁膜５の役割をするシリコン窒化膜を３０００Å、半導体膜６の役割をするアモルファスシリコン膜を２０００Å、接触膜７の役割をする燐をドープしたｎ型アモルファスシリコン膜を３００Å成膜する。そしてさらに、公知のスパッタリング方法でＣｒからなる上層金属膜８を３０００Åの厚さで成膜する。なおここで、ゲート絶縁膜５、半導体膜６、接触膜７は同一の成膜チャンバーで連続して成膜してもよい。
その後に、公知のフォトリソグラフィー方法で、感光性レジストを塗布し、露光し、現像して第１のレジストパターン９を形成する（図１（ｂ））。
次に、第１のレジストパターン９をマスクとして、上層金属膜８を硝酸セリウムアンモニウム系のエッチング液で第１のエッチングの１回目をしてドレイン電極１０、ソース電極１１、データ端子１２及びデータ配線１３等のデータパターンを形成し接触層７を露出する。そして、露出した接触膜７をＨＣｌ／ＳＦ６／Ｈｅ／Ｏ２等の混合ガスを使用したＰＥ（Plasma Etching）方式等のドライエッチング（第１のエッチングの２回目）で除去して半導体膜６を露出した（図１（ｃ））。
次に、弾性を有しかつ屈曲性を有するシート状のシリコン部材（以下、「ブランケット」という。）の上に、少なくとも形状を保持する程度（形状を保持する程度のチキソ度）に流動性を失ったレジストパターン（以下、「転写前レジストパターン」）と絶縁基板１とを接触させて、第２のレジストパターン１４を第１のレジストパターン９が形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置した。（ブランケットに転写前レジストパターンを形成し絶縁基板１にこれを転写する方法については後に詳述する。）そして、絶縁基板１を加熱することで第２のレジストパターン１４の溶媒を蒸発させてより流動性を失わせる。
ここで、第２のレジストパターン１４を配置する目的はＴＦＴの完成時にチャネルとなる部位（以下、「チャネル部」という。）を確実に被覆し保護することである。そのため、第２のレジストパターン１４はチャネル部に加えて、チャネル部に隣接した第１のレジストパターン９（チャネル部に隣接するドレイン電極１０部とソース電極１１部の第１のレジストパターン９）にもそれぞれ２μｍの幅で、第１のレジストパターン９と第２のレジストパターン１４とが重なり合うように配置する。
ここでは、データ配線、データ端子及びチャネル部位に隣接していないソース電極１１およびドレイン電極１０（チャネル部から２μｍ以上離れた部位）には第２のレジストパターン１４を配置しない（図１（ｄ））。
本実施形態ではＴＦＴのチャネル幅（図１（ｃ）中にＬで記載）は６μｍ、チャネル長さ（図１（ｃ）中にＷで記載）は２５μｍとしたので、ここで配置する第２のレジストパターン１４はＬ方向に１０μｍ、Ｗ方向に２５μｍである。
次に、前記レジストパターンをマスクとして、ＨＣｌ／ＳＦ６／Ｈｅ／Ｏ２等の混合ガスを使用したＰＥ方式のドライエッチング（第２のエッチング）を行って、半導体膜６を除去し、ゲート絶縁膜５を露出し、アイランドパターン１５を形成する。そして、ジメチルスルホキシドとモノエタノールアミン等からなる剥離液を用いて前記レジストパターンを絶縁基板１から除去する（図１（ｅ））。
そして、公知のＣＶＤ方法で基板上に露出しているデータパターンやゲート絶縁膜５等を含む絶縁基板１にシリコン窒化膜からなる保護絶縁膜１６を２０００Åの厚さで成膜し、公知のフォトリソグラフィー方法でレジストパターンを形成し、公知のエッチング方法で保護絶縁膜１６及びゲート絶縁膜５を除去し、剥離して、ゲート端子孔１７、データ端子孔１８、画素接続孔１９などのコンタクトホールを形成する（図１（ｆ））。
そして最後に、ＩＴＯ（Indium Tin Oxide）からなる導電性透明膜を公知のスパッタリング方法で４００Åの厚さで成膜した後に、公知のフォトリソグラフィー方法およびエッチング方法を用いて画素電極２０や端子保護パターン２１を形成してＴＦＴ基板の完成となる（図１（ｇ））。
このように完成したＴＦＴ基板に、少なくともアイランドパターン１５（チャネル部）に光が照射されないような遮光層を設けた対向基板を所望の間隙を持って配置する。また対向基板には赤色、青色、緑色の色層も同時に配置しカラー表示可能としても良い。（以下、対向基板をカラーフィルター基板と記載する。）そして、両基板間の間隙に液晶を封入し、さらに両基板の外側には位相差板や偏光板に代表される光学フィルムを添付して液晶パネルとする。
液晶パネルの製造方法をより詳しく説明する。ＴＦＴ基板およびカラーフィルター基板の液晶側に接する表面には配向膜が配置されている。その配向膜は、例えばポリイミド樹脂から成り、レーヨン布等でラビングされ配向処理されている。前記両基板のなす配向角度は、ＴＮ（Twisted Nematic）方式の場合は略９０°であり、ＩＰＳ（In Plane Switching）方式の場合は略０°である。なお、ＶＡ（Vertical Alignment）の場合は配向処理を施す必要は無い。なお、本実施形態の図１（ａ）〜図１（ｇ）はＴＮ方式を例示している。
配向処理されたＴＦＴ基板またはカラーフィルター基板の液晶パネルの額縁部にシールスペーサを混入させたシール剤を配置し、液晶表示部には面内スペーサや液晶を配置し、その後に両基板を重ね合わせて間隙を保ち、液晶を封入し、重ね合わせた両基板の液晶が封入された面とは逆面に光学フィルムを添付して液晶パネルとなる。
このように完成した液晶パネルは、ゲート端子孔１７、データ端子孔１８を通じて液晶パネルを駆動させる外部回路と接続され、光源装置が配置され、これらを固定保持し保護する役割を持つシャーシなどが配置されて液晶表示装置となる。
なお、本実施形態の説明では第２のレジストパターン１４を配置する前に接触層７を除去して半導体膜６を露出して第２のレジストパターン１４を配置した例を開示したが、第２のレジストパターン１４を配置する前に半導体膜の一部をも除去した後に、第２のレジストパターン１４を配置しても良い。このように半導体膜の一部をも除去することで、チャネル部のリーク電流量をより低減できトランジスタ性能を向上することができる。
また、本実施形態では、チャネルに隣接したドレイン電極１０およびソース電極１１を被覆する第１のレジストパターン９と第２のレジストパターン１４との重ね合わせ量を２μｍとしたが、この値に限定されるものではない。第１のレジストパターンと第２のレジストパターンとのこの重なり量は第２のレジストパターン１４と第１のレジストパターン９とが接する程度に重なり合っていればその目的を達成できる。本発明の説明での「重なり」とは第１のレジストパターン９と第２のレジストパターン１４とが互いに接触する場合も含む。
ここで本実施形態において、データ配線１３の上に第２のレジストパターン１４を配置しなかった理由は開口率を確保するためである。
また、チャネル部位に隣接していないソース電極１１およびドレイン電極１０に第２のレジストパターン１４を配置しなかった理由はリーク電流を抑制しトランジスタ特性を確保するためである。
このように本実施形態によれば、第２のレジストパターンは、絶縁基板と接触させることで配置されるため、任意な大きさ、任意な形状で任意の位置に自由度高く容易に配置することができる。
ゆえに本発明では従来例の課題（第１の従来技術の第１の問題点、第２の従来技術の第１の問題点、第３の従来技術の第１の問題点）で説明した、開口率が低下してパネル輝度が低下する問題や、トランジスタのオフ特性問題などを解決することができる。
さらに、本発明は形状を保持する程度に流動性を失った転写前レジストパターンを第１のレジストパターンと重なるように転写して、第１のレジストパターンを変形するものであるため、第１の従来技術にかかるレジストのリフローを制御する課題（第２の問題点：ダメージ層除去、第３の問題点：下地基板の表面エネルギー、第４の問題点：リフロー終点制御）、第２の従来技術の第２の問題点にかかるダメージ層による膨潤阻害等の問題を解決することができる。
また、本発明は第１のレジストパターンに重ねて、転写前レジストパターンを転写して第２のレジストパターンを配置するため、第１のレジストパターンとは異なるパターンを形成するため、第３の従来技術の第２の問題点で説明したレジストのテーパ角制御の課題や、第３の従来技術の第３の問題点乃至第６の問題点で説明した露光に関する課題はない。
また、本発明の第２のレジストパターンの膜厚は第２のエッチングで耐性が維持できる程度の膜厚であれば良く薄いレジスト膜厚に設定することができるゆえに、第１の従来技術の第５の問題点や第３の従来技術の第７の問題点で説明したような生産性の低下やレジストパターン寸法の悪化の問題もない。
以上、第１の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明の第１の実施形態の趣旨は、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、はみだすように転写によって配置して、その後に第２のエッチングを実施することで効率よくパターンを形成することである。
本実施形態では下層金属膜及び上層金属膜にＣｒ膜をマグネトロンスパッタ法にて成膜する例を示したが、Ｃｒに限定されずＭｏ、Ａｌ、Ｔｉ、Ｃｕ、Ａｇ等の導電性を有する金属膜で有ればよく、さらに、前記金属を互いに混ぜ合わせたものや、Ｎｄ、Ｎ、Ｎｂ、Ｖ、Ｃ等を添加した合金でもかまわない。また、前記金属や合金を２種類以上重ね合わせて成膜した積層膜でもかまわない。成膜方法もマグネトロンスパッタに限定されるものではない。
さらに、ゲート絶縁膜、半導体膜、接触膜等の膜についても、その膜の目的とする役割をする膜であれば良く、例示した膜の種類、膜の厚さ、成膜の方法等に限定されるものではない。
また本実施形態は、趣旨を外れない限り実施可能であるため、前記データパターン、前記ゲート絶縁膜、前記半導体膜、前記接触膜等にかかわらず実施可能である。
［第２の実施形態］
図２は本発明の第２の実施形態を説明するものである。図の表示方法は第１の実施形態と同様である。
図２は本発明の第２の実施形態を説明するものである。図の表示方法は第１の実施形態と同様である。
本実施形態と第１の実施形態との相違点は、第２のレジストパターンの配置である。ここでは第１の実施形態と本実施形態との技術的相違点について詳細に説明する。
第１のレジストパターン９をマスクとして、ドレイン電極１０、ソース電極１１、データ端子１２、データ配線１３等のデータパターンを形成し、接触膜７を除去し、半導体膜６を露出した基板（図２（ａ））に、ブランケット上ですでに形成されている転写前レジストパターンを接触させて、第２のレジストパターン１４を基板上に転写して配置し、配置後に基板を加熱する。
ここで第１の実施形態では、転写前レジストパターンと絶縁基板１とを接触させて、第２のレジストパターン１４を第１のレジストパターン９が形成されているドレイン電極とソース電極の一部と重なり、かつ、チャネル部を被覆するように転写して配置しただけであったが、本実施形態では前記チャネル部に加え、液晶表示画素領域２２とシール材が配置される額縁シール領域２３との間にも液晶表示画素領域２２を囲うように延在させて第２のレジストパターン（額縁第２レジストパターン２４）を配置する。
なお、チャネル部位に配置した第２のレジストパターン１４の配置は第１の実施形態と同じである。液晶表示画素領域２２を囲うように延在させて配置した額縁第２レジストパターン２４の幅は２５μｍである。
そして、第２のエッチングを行い、半導体膜６を除去し、ゲート絶縁膜５を露出し、アイランドパターン１５を形成した（図２（ｂ））。その後にレジストパターンを剥離して基板から除去する。
以上の処理で液晶表示画素領域２２と額縁シール領域２３との間に、半導体膜からなる凸状の構造体を形成することができる。
本実施形態では、液晶表示画素領域２２と額縁シール領域２３との間に延在して額縁第２レジストパターン２４を配置したため、データ配線を被覆する第１のレジストパターン９と重なりながら額縁第２レジストパターン２４が延在することとなる。
このようにして、液晶表示画素領域２２と額縁シール領域２３との間に凸状の構造体を設置すれば、有機樹脂シール材料に含有される低分子成分や不純物（例えば、エポキシ樹脂のシール材料ではエポキシの低分子量成分やシロキサン）などが液晶表示画素領域２２に流れ出すことを抑制できる。そのため、これらが液晶に溶解することに起因した液晶の保持率低下を防止できるし、配向膜にこれらが吸着または付着して配向膜を分極させたり、配向規制力を低下させたりすることを防止できる。その結果、パネル表示ムラを回避することができる。
さらに、より高い表示ムラ抑制効果を望む場合は、液晶表示画素領域２２と額縁シール領域２３との間に額縁第２レジストパターン２４を複数配置して、凸状の構造体を複数設ければよい。複数個配置すれば立体的に不純物の乗り越え障壁が複雑となるため、液晶表示領域への拡散をより抑制できる。
さらに、液晶表示画素領域２２と額縁シール領域２３との平面的な距離を長くする技術思想で、液晶表示領域への不純物拡散を防止することも可能である。それは、図２（ｃ）に示すように、複数列からなる第１のレジストパターンとは必ずしも重ならない孤立した第２のレジストパターンの隙間が一致しないように交互に配置して額縁第２レジストパターン２４とすることである。
次に、第２の実施形態の変形例を説明する。
額縁シール領域２３に額縁第２レジストパターン２４を幅７００μｍで配置して、前記した方法にて半導体膜６からなる凸状構造体を形成する。
このようにすることで、額縁シール領域２３と液晶表示画素領域２２の膜の高さの差を小さくすることができる。
このようにすることで、シール剤に混合させるシールスペーサの大きさと面内スペーサの大きさとを近づけることができる。その結果、額縁近傍のパネルギャップと液晶表示画素領域２２のパネルギャップの差によって発生する、額縁シールに沿った額縁状のムラ（以下、「額縁ムラ」）を回避することが出来る。
このように、額縁第２レジストパターン２４を液晶表示画素領域２２とシール材が配置される額縁シール領域２３との間に配置すればパネル表示ムラを抑制することができ、額縁シール領域２３に形成すれば額縁ムラを抑制することができる。さらに前記２つの額縁第２レジストパターン２４をそれぞれ分離して共に配置すれば表示ムラ、額縁ムラを同時に抑制できる。
以上、本発明の第２の実施形態およびその変形例について図面を参照して詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明の第２の実施形態およびその変形例の趣旨は、凸状の構造体を適宜形成して表示ムラや額縁ムラを抑制すること、及び、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、はみだすように転写によって配置すると共に、必ずしも第１のレジストパターンとは重ならずに孤立した第２のレジストパターンをも同時に配置してその後に第２のエッチングを実施することで効率よくパターンを形成することである。
なお、従来例では、このように第１のレジストパターンに重ならない孤立した第２のレジストパターンを形成することができないため、このような半導体膜のみからなる凸状の構造体を形成することはできない。
［第３の実施形態］
次に、本発明の第３の実施形態を説明する。図３は本実施形態の平面図である。
次に、本発明の第３の実施形態を説明する。図３は本実施形態の平面図である。
本実施形態と第１の実施形態との相違点は、第１のレジストパターンと第２のレジストパターンとの配置関係である。その他は第１の実施形態と同様である。ここでは第１の実施形態と本実施形態との相違点について詳細に説明する。
本実施形態は、絶縁基板に第１のレジストパターンと第２のレジストパターンが重なってはみだした部位が配置される点については、第１の実施形態と同様であるが、さらに第２のレジストパターンとは重ならずに孤立した第１のレジストパターンと第１のレジストパターンとは重ならずに孤立した第２のレジストパターンとが形成される点が異なる。
図３は、孤立した第１のレジストパターン９及び孤立した第２のレジストパターン１４の状態を示すものである。
図に示した丸状図形は、第１のレジストパターン９と第２のレジストパターン１４との重ねあわせ精度を確認する目的で設置したマーカ（重ね合わせマーカ）である。
本実施形態では、第１のレジストパターン９はリング状に外側に配置し、第２のレジストパターン１４は円状に内側に配置している。
そして、第１のレジストパターン９と第２のレジストパターン１４との配置位置が正しければ、第２のレジストパターン１４が第１のレジストパターン９の中心に位置するように設計している。
ここで、第１のレジストパターン９は内円直径１５μｍ、外円直径２５μｍの大きさのパターンとし、第２のレジストパターン１４は１０μｍの円とする。
このように絶縁基板に適宜重ね合わせマーカを配置することで第１のレジストパターン９と第２のレジストパターン１４との配置関係を確認することができる。
さらに、重ね合わせマーカの相対位置関係を測定し、そのずれ量を第２のレジストパターン１４を絶縁基板に転写する際のオフセット量として転写装置へフィードバックし、それ以降に転写する基板に適用すれば、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を向上させることができる。
ここでは、第１のレジストパターンを外側、第２のレジストパターンを内側としたが、内外反転させてもよい。またここでは、円状の重ね合わせマーカを例示したが、円以外の形状、例えば四角、三角、十字マーカであってもかまわない。さらに、ここでは重ね合わせ精度の測定を、自動測定装置前提としたため円状図形としているが、顕微鏡等を用いた目視確認による場合はバーニアマーカとすると良い。
以上、本発明の第３の実施形態について図面を参照して詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明の第３の実施形態の趣旨は、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、はみだすように転写によって配置すると共に、第１のレジストパターンとは重ならずに孤立した第２のレジストパターンも同時に配置することで、転写後の基板に第１のレジストパターンと第２のレジストパターンが重なりかつはみだした部位、第１のレジストパターンとは重ならずに孤立した第２のレジストパターン部位、第２のレジストパターンとは重ならない第１のレジストパターン部位を出現させて、その後に第２のエッチングを実施することで効率よくパターンを形成することである。
［第４の実施形態］
次に第４の実施形態について説明する。
次に第４の実施形態について説明する。
本実施形態は、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、はみだすように転写によって配置して、転写後の基板に第１のレジストパターンと第２のレジストパターンが重なりかつはみだした部位を配置することは第１の実施形態と同じであるが、第２のレジストパターンとは重ならずに孤立した第１のレジストパターン部位を配置する点が相違する。
先に説明したように、上層金属膜８はＣｒ等からなる不透明膜で形成されているので、第１のレジストパターン９を第２のレジストパターンとは重ならずに孤立して配置すれば、製品のロット番号や工程番号などの製品認識マーカ、データパターン工程と他の工程で使用される重ね合わせマーカ、例えばデータパターン工程とゲートパターン工程、データパターン工程とコンタクトホールパターン工程、データパターン工程と画素電極パターン工程などの重ね合わせマーカなどとして有効に使用することができる。
このように第１のレジストパターン９を、第２のレジストパターン１４とは重ならずに孤立して配置する理由は、第２のエッチング後において第１のエッチングパターンを第２のエッチングパターンで縁取らせないためである。縁取りがあると、第２のエッチングで除去される半導体膜が半透明膜であるために、自動認識測定装置等の測定で誤判定を引き起こす。
第１のレジストパターン９をこのように配置すれば、効率よく製品認識マーカや重ね合わせマーカ等を形成できる。
上記説明では、第１のエッチングパターンを第２のエッチングパターンで縁取らせないために、第１のレジストパターンの上には第２のレジストパターンを配置しなかったが、基板上にある程度のスペースが確保できる場合は、第１のレジストパターンの上に第２のレジストパターンを重ね、かつ、はみ出して形成しても良い。ただしこの場合のはみ出し量は、自動認識測定装置等の測定で誤判定とならないはみだし量を確保する必要が有る。
以上、本発明の第４の実施形態について詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明の第４の実施形態の趣旨は、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、はみだすように転写によって配置して、転写後の基板に第１のレジストパターンと第２のレジストパターンが重なりかつはみだした部位、第２のレジストパターンとは重ならずに孤立した第１のレジストパターン部位を出現させて、その後に第２のエッチングを実施することで効率よくパターンを形成することである。
次に、本発明に関する第２の技術思想として、エッチングパターンの断面形状を制御する技術について説明する。
［第５の実施形態］
第５の実施形態を液晶表示装置の製造工程のうちのゲートパターン形成工程を例として図４を用いて説明する。上方に記載した図は平面図であり、下方に記載した図は平面図I−I’部の断面図である。
第５の実施形態を液晶表示装置の製造工程のうちのゲートパターン形成工程を例として図４を用いて説明する。上方に記載した図は平面図であり、下方に記載した図は平面図I−I’部の断面図である。
先ず、ガラス等の透明基板からなる絶縁基板１の上に、公知のスパッタリング方法でＣｒ膜２６を３０００Åの厚さで成膜した後に、公知なリソグラフィー方法で第１のレジストパターン９を配置する。
次に第１のレジストパターン９をマスクとして、Ｃｒ膜２６を公知のエッチング方法を用いて第１のエッチングで１５００Åだけ除去する。第１のエッチングで除去する膜厚は、事前に３０００ÅのＣｒ膜が除去される時間を測定しておき、その半分の時間だけ第１のエッチング処理時間とすることで制御する。より詳しくは、第１のエッチング方法は硝酸セリウムアンモニウム系のエッチング液を用いたウェットエッチングであり、Ｃｒ膜２６が全て除去される時間が１６０秒であったためデットタイムを考慮して処理時間を８５秒間と設定した（図４（ａ））。第１のレジストパターン９はゲート配線幅（図４（ａ）にＷ１と記載）を２０μｍとし、ゲート電極幅（図４（ｂ）にＷ２と記載）を２５μｍとした。
次に、ブランケット上ですでに所望のパターンに形成されている転写前レジストパターンと、絶縁基板１とを接触させて、第２のレジストパターン１４を第１のレジストパターン９が配置されているゲートパターンと重なり、かつ、はみだすように転写し配置して、後に基板を加熱した。第２のレジストパターン１４は第１のレジストパターン９の全面を覆い、かつ、第１のレジストパターン９よりも左右共に１．５μｍはみだすように設定することで配置する。
その後に、基板に残存するＣｒ膜２６を除去するために前記レジストパターンをマスクとして、第２のエッチングを行い、ゲートパターンを形成した。（図４（ｂ））。第２のエッチング条件は、エッチング液については第１のエッチングと同様の硝酸セリウムアンモニウム系溶液を、エッチング時間はオーバエッチング時間を加算して９０秒間とした。
このようにすることで、ゲートパターンの端部を階段状に順テーパの形状で形成できる。ゲートパターンを形成した後は、第１の実施形態と同様な方法にて液晶表示装置を完成させる（図４（ｂ））。
このように、本実施形態によれば第１のレジストパターンをマスクとして第１のエッチングを行った後に、第２のレジストパターンを第１のレジストパターンに重ね、さらに、はみ出すように転写し配置して、その後に第２のエッチングを行えば、エッチング後のパターン端部の形状を階段状に順テーパ化することができる。
ここで、第１の従来技術で説明した熱や薬液によるリフロー、第２の従来技術で説明した膨潤によって配線を階段形状に順テーパ化する技術は、変形後のレジスト広がり面積が変形前のレジスト厚さ（正確には体積）に依存してしまう。
また第３の従来技術で説明した再現像やアッシングによって配線を階段状にテーパ化する技術は、変形後のレジスト面積がいわば等方性のエッチングで決定されるため、変形前レジスト面積や変形前レジスト厚さよりもさらに制御が難しい変形前レジストのテーパ角度に依存することとなる。
しかしながら、本実施形態は第２のレジストパターンの平面形状（被覆面積）のみに依存するため、前記従来技術と比較しエッチング後のパターン端部の形状を安定性高く、さらに転写という簡便方法で実現できる特徴がある。
［第６の実施形態］
次に、第６の実施形態について説明する。説明は第５の実施形態と同じゲートパターン形成で行う。第６の実施形態は、積層膜に適用した場合について開示するものである。
次に、第６の実施形態について説明する。説明は第５の実施形態と同じゲートパターン形成で行う。第６の実施形態は、積層膜に適用した場合について開示するものである。
本実施形態は第１のレジストパターン９及び第２のレジストパターン１４の形状や寸法や配置などは第５の実施形態と同じであるため図を用いないで説明する。
先ず、絶縁基板１の上に公知のスパッタリング方法でＡｌ−Ｎｄ合金膜、Ｍｏ−Ｎｂ合金膜を順にそれぞれ２７００Å、３００Åの厚さで積層して成膜する。次に基板上に形成された第１のレジストパターン９をマスクとして第１のエッチングを行い、Ｍｏ−Ｎｂ合金膜を全て除去する。
なお、エッチング液は、Ａｌ−Ｎｄ合金膜とＭｏ−Ｎｂ合金膜とを共にエッチングすることが可能な燐酸−硝酸−酢酸から構成される混酸をエッチング液として使用する。本実施形態では、Ｍｏ−Ｎｂ合金膜のみを第１のエッチングで除去した例を開示したが、必要に応じＭｏ−Ｎｂ合金膜に加えＡｌ−Ｎｄ合金膜の一部をも第１エッチングで除去してもかまわない。
次に、ブランケット上ですでに所望のパターンに形成されている転写前レジストパターンと絶縁基板１とを接触させて、第２のレジストパターン１４を転写して配置し、後に絶縁基板を加熱する。第２のレジストパターン１４は第１のレジストパターン９の全面を覆い、さらに第１のレジストパターン９よりも左右共に１．５μｍはみだすように設定する。
そして、前記レジストパターンをマスクとして、第１のエッチングと同じ組成からなる混酸を用いて第２のエッチングを行って、Ａｌ−Ｎｄ合金膜を除去して絶縁基板１を露出する。
このようにすることで、ゲートパターンの端部を階段状に順テーパの形状で形成できる。ゲートパターンを形成した後は、第１の実施形態と同様な方法にて液晶表示装置を完成する。
なお、本実施形態においては、必要に応じて第１のエッチング液と第２のエッチングの組成比を変更することが可能である。組成比を変更することでパターン端部テーパ角度を所望の値に制御できる。
このように、本実施形態によれば積層膜においても、第１のレジストパターンをマスクとして第１のエッチングを行った後に、第２のレジストパターンを第１のレジストパターンに重ね、さらに、はみ出すように転写し配置して、その後に前記レジストパターンをマスクとして第２のエッチングを行えば、エッチング後のパターン端部の形状を階段状に順テーパ化することができる。
［第７の実施形態］
次に、第７の実施形態について、図５を用いて説明する。上方に記載した図は平面図であり、下方に記載した図は平面図のI−I’部の断面図である。
次に、第７の実施形態について、図５を用いて説明する。上方に記載した図は平面図であり、下方に記載した図は平面図のI−I’部の断面図である。
第６の実施形態では積層膜のエッチングで第１のエッチング液、第２のエッチング液を共に同種の薬液で実施する例を開示したが、本実施形態では積層膜を別種のエッチング液で実施する場合を開示する。
先ず、ガラス等の透明基板からなる絶縁基板１の上に、公知のスパッタリング方法でＡｌ−Ｎｄ合金膜２５、Ｃｒ膜２６を順にそれぞれ２７００Å、３００Åの厚さで積層して成膜した後に、公知なリソグラフィー方法で所望のゲートパターンが形成されるように第１のレジストパターン９を形成する。その後に、Ｃｒ膜２６を硝酸セリウムアンモニウム系のエッチング液を用いて第１のエッチングを行ってＣｒ膜２６を除去する（図５（ａ））。ここで第１のレジストパターン９はゲート配線幅を２０μｍとし、ゲート電極幅を２５μｍとした。
次に、ブランケット上ですでに所望のパターンに形成されている転写前レジストパターンと、基板とを接触させて第２のレジストパターン１４を基板上に転写して配置し、基板を加熱する。第２のレジストパターン１４は第１のレジストパターン９を覆い、さらに第１のレジストパターン９よりも左右共に１．５μｍはみだすように設定する。
その後に、前記レジストパターンをマスクとして、燐酸−硝酸−酢酸からなる混酸で第２のエッチングを行って、基板に残存するＡｌ−Ｎｄ合金膜２５を除去して、ゲート配線を階段状に順テーパ化する（図５（ｂ））。
このように、本実施形態によれば１種類のエッチング液ではエッチングが困難な積層膜においても、第１のレジストパターンをマスクとして第１のエッチングを行った後に、第２のレジストパターンを第１のレジストパターンからはみ出すように形成し配置して、その後に前記レジストパターンをマスクとして第１のエッチング液とは異なる種類のエッチング液で第２のエッチングを行えば、エッチング後のパターン端部の形状を階段状に順テーパ化することができる。
以上、本発明の第５の実施形態乃至第７の実施形態について詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
［第８の実施形態］
次に、第８の実施形態について図６を用いて説明する。図６の上側の図はＴＦＴ基板の平面図を、下側の図は平面図に記載したI−I’、II−II’、III−III’、IV−IV’の断面図である。また図６（ｃ）はエッジ部分の拡大図である。
次に、第８の実施形態について図６を用いて説明する。図６の上側の図はＴＦＴ基板の平面図を、下側の図は平面図に記載したI−I’、II−II’、III−III’、IV−IV’の断面図である。また図６（ｃ）はエッジ部分の拡大図である。
本実施形態は、第１の実施形態で説明したデータパターン形成方法と、第５の実施形態〜第７の実施形態で説明したエッチングパターンの断面形状を制御する技術を同時に行うものである。
本実施形態と第１の実施形態との相違点は、第２のレジストパターンの配置関係である。その他は第１の実施形態と同様である。ここでは第１の実施形態と本実施形態との技術的思想の相違点に着目して説明する。
第１のレジストパターン９をマスクとして第１のエッチングが実施され半導体膜６が露出した絶縁基板１と、ブランケット上ですでに所望のパターンに形成されている転写前レジストパターンとを、接触させて第２のレジストパターン１４を基板上に転写して配置し、これを加熱する。
第２のレジストパターン１４は、チャネル部とチャネル部に隣接したドレイン電極１０及びソース電極１１をそれぞれ２μｍ被覆するように配置（図６（ａ）中のａの部分）し、データ配線１３を被覆しさらに０．５μｍずつはみ出すように配置（図６（ａ）中のｂの部分）し、データ端子１２を被覆しさらに２μｍずつはみ出すように配置（図６（ａ）中のｃの部分）する。
本実施形態で用いたＴＦＴはチャネル幅（図６（ａ）中にＬで記載）は６μｍ、チャネル長さ（図６（ａ）中にＷで記載）は２５μｍとしたので、ここで配置した第２のレジストパターン１４はＬ方向に１０μｍ、Ｗ方向に２５μｍで配置した（Ｌ方向）。また、データ配線幅１３の幅（図６（ａ）中にＤで記載）は８μｍである。
次に、第２のエッチングとしてＨＣｌ／ＳＦ６／Ｈｅ／Ｏ２等の混合ガスを使用したＰＥ方式のドライエッチングで半導体膜６を除去して、ゲート絶縁膜５を露出させ、アイランドパターン１５を形成する。（図６（ｂ））
エッチング後のデータパターンと半導体膜とで構成されるエッジの形状は、データ端子１２は階段状に順テーパであるが、データ配線１３は図６（ｃ）の端部の拡大図に示すように、半導体膜の平坦になっている部分が無い状態で順テーパ形状（積層膜が一体的に順テーパになっている形状）となる。
このように、本実施形態によれば、第１のレジストパターン９に重ねて配置した、第２のレジストパターン１４のはみ出し量を部位毎に任意に制御することによって、パターン端部の平坦部距離を所望の長さに制御できる。
なお、第１乃至第３の従来技術においては、このように部位毎にパターン端部の平坦距離を異なるように設定し配置することは、不可能である。
本実施形態においてこのような構造とした理由は、データ配線部においては配線の端部形状を一体的な順テーパとして開口率を確保するためであり、データ端子部で階段状に順テーパとしたのは、この部位は設計上、開口率を考慮しなくてよいため設計上の自由度があること、さらに端子部は外気に触れるために端子金属の腐食の観点から保護絶縁膜１６の被覆性を向上させるためである。パターン端部の形状を階段状に順テーパにすれば見かけ上の段差が小さくできるため、保護絶縁膜１６の被覆性を向上できる。それによって端子金属の腐食耐性は向上する。
このように本発明によれば、第１のレジストパターンからの第２のレジストパターンのはみだし度合いを基板面内で必要に応じて任意に自由に設定することができる。
また、はみだし量を任意に設定して第２のエッチングを実施すれば、任意の平坦部の長さで階段状にも一体的な順テーパ形状にも任意のパターンを形成することができる。
アイランドパターン１５を形成した以降のＴＦＴ基板の製造方法、液晶パネルの製造方法、液晶表示装置の製造方法は第１の実施形態と同様な方法で実施したのでここでの説明は省略する。
以上、本発明の第８の実施形態について詳述してきたが、具体的な構成は本実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明の第８の実施形態の趣旨は、第１のレジストパターンをマスクとして第１のエッチングをした基板に、第２のレジストパターンを第１のレジストパターンに、少なくとも一部は重なり、かつ、２種類以上の長さではみだすように転写によって配置して、その後に第２のエッチングを実施することで、エッチング後のパターン断面形状を階段状にまたは一体的に種々の平坦部長さで順テーパ化することである。
次に、第８の実施形態の変形例１について図７を用いて説明する。図７の上側の図はＴＦＴ基板の平面図を、下側の図は平面図Ｖ−Ｖ’で示したゲート配線４とデータ配線１３の交差部の断面図である。
先ず、第１の実施形態の説明に使用した図１及び第８の実施形態の説明した図６の断面図では、発明の理解を容易する目的で、ゲートパターンの上に配置されるゲート絶縁膜５の表面をゲートパターンの有る部位、無い部位にかかわらず平坦な形状で図示していた。しかしながら実際には、ゲートパターンの上にゲート絶縁膜５を配置すると、その膜面形状はゲートパターンの凸形状を反映した形になる。そのため図７では実際に即した断面形状を図示していることを始めに注記し本実施形態の説明をする。
第１の実施形態と本実施形態との相違点は、第２のレジストパターン配置関係である。その他は第１の実施形態と同様である。ここでは第１の実施形態と本実施形態との技術的相違点に着目して詳細に説明する。
図７（ａ）の平面図は、第１の実施形態における第２のエッチングが完了した状態を示している（図１（ｄ）の工程に相当）。Ｖ−Ｖ’部位の断面図（ゲート配線４とデータ配線１３の交差部）を参照すると、データ配線１３表面とゲート絶縁膜５表面との高低差（図７（ａ）中に「ａ」で表示）は、ゲート配線４と半導体膜６と接触膜７とデータ配線１３の膜厚の和とほぼ等しいことがわかる。本実施形態では、ゲート配線４を３０００Å、半導体膜６を２０００Å、接触膜７を３００Å、データ線３０００Åと一般的なＴＦＴと膜厚としたため、高低差は８３００Å程度である。
またＴＦＴの製造工程では前記したように、データパターンの上には保護絶縁膜１６が配置されるが、この厚さは一般的に１５００〜２５００Åである。
このように、ゲート配線４とデータ配線１３の交差部の段差（８３００Å）は、その上に配置される保護絶縁膜１６の厚さ（１５００〜２０００Å）よりも数倍厚いために、保護絶縁膜で段差部分を良好に被覆するには技術的課題が多い。
保護絶縁膜１６によるゲート配線４とデータ配線１３の交差部の被覆が不十分な液晶パネルを駆動させると液晶中に存在するイオン分布に偏りが生じて表示ムラが発生したり、液晶中にわずかに存在する水が関与して配線腐食などの不具合を引き起こす。
このような課題を解決するために、本実施形態では図７（ｂ）に示すようにゲート配線４とデータ配線１３の交差部よりも２μｍ大きな面積で第２のレジストパターン１４を配置した。
このようにゲート配線４とデータ配線１３の交差部に第２のレジストパターン１４を配置することで、データ配線１３表面とゲート絶縁膜５表面との高低差（図７（ｂ）中に「ａ」で表示）が、データ配線１３と接触膜７とゲート配線４とで形成される高低差（図７（ｂ）中に「ｂ」で表示）と半導体膜６で形成される高低差（図７（ｂ）中に「ｃ」で表示）に分離できるため、見かけの高低差が低くなり保護絶縁膜の被覆性を向上できる。
また、前記した高低差の状況はゲート電極２の部位でも同様である。
そのため本実施形態では、ソース電極１１及びドレイン電極１０に配置された第１のレジストパターンの一部を覆い、かつ、チャネル部に延在した第２のレジストパターンについても図７（ｂ）に示すように、ソース電極１１とゲート電極２の交差部及びドレイン電極１０とゲート電極２の交差部からそれぞれ２μｍ大きく形成した。
このようにすることで、ゲート電極２の部分についても階段状に順テーパ化することができることとなり、交差部の高低差を見かけ上緩和することができる。
ここで、ゲート配線４とデータ配線１３の交差部、ソース電極１１とゲート電極２の交差部、ドレイン電極１０とゲート電極２の交差部に配置した第２のレジストパターンを、それぞれ交差部から２μｍ大きく設定したが、第８の実施形態で説明したように第２のレジストパターンを交差部から０．５μｍ大きく設定して一体的な順テーパ形状を形成しても良い。このようにすることで、見かけ上の高低差は低くはならないがステップカバレッジが向上する。
以上説明したように本実施形態によれば、ゲートパターンとデータパターンが交差する部位に、第１のレジストパターン９からはみ出した第２のレジストパターン１４を配置すれば、交差部の見かけ段差を緩和することができるため、保護絶縁膜１６の被覆性を向上できる。
以上、第１の実施形態乃至第８の実施形態（変形例含む）を説明してきたが、本発明によれば第２のレジストパターンは任意の位置、任意の大きさ、任意の形状で絶縁基板に転写して配置することができる。
また、第１の実施形態乃至第８の実施形態（変形例含む）で絶縁基板に転写して配置した第２のレジストパターンは、凸版や凹版に代表されるオフセット印刷や、印刷版に孔を配置したシール印刷などを用いて形成できる。なお、シール印刷法を用いた場合は、実施例で説明したブランケットに付随する事項は除外される。
また、第１の実施形態乃至第８の実施形態（変形例含む）の説明では、第１のレジストパターンを公知のフォトリソグラフィー法を用いて形成する場合を開示したが、第２のレジストパターンと同様に転写によって配置しても良い。
また、第１の実施形態乃至第８の実施形態（変形例含む）は、適宜組み合わせて実施することが可能である。
また、第１の実施形態乃至第８の実施形態（変形例含む）の説明では、ＴＮ方式の液晶表示装置を中心に説明してきたが、ＴＮ方式に限定されずにＩＰＳ方式やＶＡ方式等の他の液晶表示方式に適用することもできる。さらには液晶表示装置に限定されない電子部品等の製造方法にも適用することができる。
また、第１の実施形態乃至第８の実施形態（変形例含む）を詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
［第９の実施形態］
次に、第９の実施形態として、第１の実施形態乃至第８の実施形態（変形例を含む）で開示した、基板上に第２のレジストパターン１４を転写して配置し、印刷基板を加熱する技術について、図８乃至図１０を用いて詳細に説明する。図８に本実施形態に使用した凸版反転オフセット印刷装置を示す。
次に、第９の実施形態として、第１の実施形態乃至第８の実施形態（変形例を含む）で開示した、基板上に第２のレジストパターン１４を転写して配置し、印刷基板を加熱する技術について、図８乃至図１０を用いて詳細に説明する。図８に本実施形態に使用した凸版反転オフセット印刷装置を示す。
本発明に使用した印刷装置は、少なくとも固定フレーム５１に沿って直進して移動する可動フレーム５２（この可動フレームが直進移動する方向をＸ軸方向とする。）と、可動フレーム５２が直進移動する方向と鉛直な方向（この方向をＹ軸方向とする。図の奥行き方向）に取り付けられた円筒状のブランケット胴５３と、ブランケット胴５３に巻きつけたブランケット５４と、ブランケットにレジスト被膜５５を形成するためのＹ軸方向に延在したコータ５６と、固定フレーム５１に固定された版定盤［２］５７と、版定盤［２］５７に接続され相対位置を変更することができる版定盤［１］５８（相対位置の変更方向はＸ方向、Ｙ方向、ＸＹ方向の面内回転方向のθ方向、ＸＹ方向と鉛直な方向のＺ方向およびＸＹ平面傾き方向のα方向の計５軸方向で可能。）と、版定盤［１］５８に固定されたネガ凸版５９と、ネガ凸版５９を粗アライメントするための版アライメント装置と、固定フレーム５１に固定された基板定盤［２］６０と、基板定盤［２］６０と接続され相対位置を変更することができる基板定盤［１］６１（相対位置の変更方向はＸ方向、Ｙ方向、ＸＹ方向の面内回転方向のθ方向、ＸＹ方向と鉛直な方向のＺ方向およびＸＹ平面傾き方向のα方向の計５軸方向で可能。）と、基板定盤［１］６１に固定された印刷基板６２と、印刷基板６２を粗アライメントするための基板アライメント装置を備えている。
本実施形態の一連の加工工程は、１）ネガ凸版のアライメント工程、２）印刷基板のアライメント工程、３）ブランケット上にレジストインク皮膜を形成する工程、４）レジストインク被膜とネガ凸版を接触させて転写前レジストパターンをブランケット表面に形成する工程、５）ブランケット表面に形成された転写前レジストパターンと印刷基板とを接触させて、基板上に第２のレジストパターン１４を転写して配置する工程、６）基板を加熱する工程からなる。
一連の工程を順に説明する。
１）ネガ凸版のアライメント工程：版と版定盤とのアライメント工程を図９（ａ）、（ｂ）、（ｃ）を用いて説明する。図９（ａ）は図８の版定盤部６３の側面図であり、図９（ｂ）はその上面図であり、図９（ｃ）はアライメントマーカのパターンを示している。ネガ凸版５９よりも大きな寸法の版定盤［１］５８に、ネガ凸版５９の全面が版定盤［１］５８の上に位置するように配置して固定する。ネガ凸版５９と版定盤［１］５８との固定方法は版定盤に凹の溝を切りその溝を真空系に接続することで行う（図示せず）。
ここでネガ凸版５９には印刷基板６２に転写する第２のレジストパターン１４が凹になるように、転写しない部分が凸になるように対応してパターンが形成されている。ネガ版５９にはＸ方向が５００ｍｍ、Ｙ方向が４００ｍｍ、Ｚ方向（厚さ）が４．８ｍｍのマスクグレードの青板ガラスを用いた。ネガ凸版５９の製造は前記青板ガラス全面にＣｒ膜を成膜し、レジストを塗布し、レーザを用いて第２のレジストパターンに相当する部位のレジストを除去してパターニングし、レジストをマスクとしてＣｒ膜をエッチングし、レジストを剥離し、次に、Ｃｒをマスクとしてガラスをエッチングして深さ６μｍの凹部とした後に、Ｃｒ膜をエッチング除去してネガ凸版５９とする。
版アライメント装置は、カメラ像を用いて版の設置位置を決定するものであり公知の装置を用いている。版アライメント装置は、画像を認識するカメラと、カメラの前に固定されて配置されたカメラ側アライメントマーカ６５と、カメラで認識された像を元に版定盤［１］５８を移動する制御機構部（図示せず）を有している。そして図９（ｂ）に示すように版アライメント装置を版アライメント装置［１］手前側６６、版アライメント装置［１］奥側６７、版アライメント装置［２］６８を固定フレーム５１に接続して設置する。
ネガ凸版５９には、版側アライメントマーカ６４を、版アライメント装置［１］手前側６６のカメラ側アライメントマーカ、版アライメント装置［１］奥側６７のカメラ側アライメントマーカ、版アライメント装置［２］６８のカメラ側アライメントマーカ６５と対応するようにそれぞれ設置した。
なお、版側アライメントマーカはネガ凸版に、凹状に形成するのが良い。凹状に形成しておけば前記アライメントマーカを基板に転写できる。このようにすれば、第３の実施形態を実施できる。
そして、図９（ｃ）に示すように、版側アライメントマーカ６４とカメラ側アライメントマーカ６５とが合致するように版定盤［１］５８の軸を動かして、ネガ凸版５９のアライメントを行った。このようにネガ凸版５９をアライメントすることで、装置に対するネガ凸版５９の位置を決定できる。
ここで、版アライメント装置［１］奥側６７のカメラ側アライメントマーカと対をなす版側アライメントマーカと、版アライメント装置［１］手前側６６のカメラ側アライメントマーカと対をなす版側アライメントマーカとのＸ軸位置は同じとし、版アライメント装置［１］奥側６７のカメラ側アライメントマーカと対をなす版側アライメントマーカと版アライメント装置［２］６８のカメラ側アライメントマーカと対をなす版側アライメントマーカとのＹ軸位置を同じとし、さらにそれぞれ液晶パネルとなるＴＦＴパターン部位６９よりも外側に版側アライメントマーカを配置する。
このように、版側アライメントマーカをネガ凸版５９に３点配置することでＸ軸、Ｙ軸、θ軸方向についてアライメントを行うことができると共に、ＴＦＴパターン部位６９よりも外側にアライメントマーカを配置したことで、基板へレジストパターンを配置する際にＴＦＴパターンのアライメントずれを小さく、位置精度良くレジストパターンを印刷基板６２に転写することができる。なお、本実施形態ではアライメントマーカを３点としたが３点以上としてもよい。
２）印刷基板のアライメント工程：印刷基板６２と基板定盤とのアライメントの説明を図１０（ａ）、（ｂ）、（ｃ）を用いて説明する。図１０（ａ）は図８の基板定盤部７０の側面図であり、図１０（ｂ）はその上面図であり、図１０（ｃ）はアライメントマーカパターンを示している。印刷基板６２を基板定盤［１］６１に固定する。基板定盤［１］６１は印刷基板６２よりも大きな寸法であり、印刷基板６２の全面は基板定盤［１］６１の上に配置されている。印刷基板６２と基板定盤［１］６１との固定方法は版定盤に凹の溝を切りその溝を真空系に接続することで行う（図示せず）。また、印刷基板６２には、Ｘ方向が４７０ｍｍ、Ｙ方向が３６０ｍｍ、Ｚ方向（厚さ）が０．７ｍｍの無アルカリガラスを用いる。
基板アライメント装置は、カメラ像を用いて印刷基板の設置すべき位置を決定するものであり公知の装置を用いている。基板アライメント装置は、画像を認識するカメラと、カメラの前に固定されて配置されたカメラ側アライメントマーカ７１と、カメラで認識された像を元に基板定盤［１］６１を移動する制御機構部（図示せず）を有している。そして図１０（ｂ）に示すように基板アライメント装置を基板アライメント装置［１］手前側７２、基板アライメント装置［１］奥側７３、基板アライメント装置［２］７４を固定フレーム５１に接続して設置する。
なお基板アライメント装置［１］手前側７２と版アライメント装置［１］手前側６６、基板アライメント装置［１］奥側７３と版アライメント装置［１］奥側６７、基板アライメント装置［２］７４と版アライメント装置［２］６８はそれぞれ印刷基板に対して同じ配置とすると良い。
印刷基板６２には、基板側アライメントマーカ７５を、基板アライメント装置［１］手前側７２のカメラ側アライメントマーカ、基板アライメント装置［１］奥側７３のカメラ側アライメントマーカ、基板アライメント装置［２］７４のカメラ側アライメントマーカと対応するようにそれぞれ設置した。
この基板側アライメントマーカ７５は第２のレジストパターン１４が転写される前に形成された任意の層または第１のレジストパターン９からなるマーカを用いることができるが、本実施形態においては第１のレジストパターン９を基板側アライメントマーカとして使用する。第１のレジストパターン９をアライメントマーカとして用いれば第２のレジストパターン１４と直接アライメントできることになり印刷の位置精度を向上できる。
このようにして、第３の実施形態（図３参照）が実施可能である。
そして、基板定盤［１］６１を動かして、図１０（ｃ）に示すように、基板側アライメントマーカ７５とカメラ側アライメントマーカ７１とが合致するように印刷基板６２のアライメントを行う。このようにして装置に対する印刷基板６２の位置が決定される。
ここで、基板アライメント装置［１］奥側７３のカメラ側アライメントマーカと対をなす基板側アライメントマーカと、基板アライメント装置［１］手前側７２のカメラ側アライメントマーカと対をなす基板側アライメントマーカとのＸ軸位置を同じ値とし、基板アライメント装置［１］奥側７３のカメラ側アライメントマーカと対をなす基板側アライメントマーカと基板アライメント装置［２］７４のカメラ側アライメントマーカと対をなす基板側アライメントマーカとのＹ軸位置を同じ値とし、さらにそれぞれＴＦＴパターン７６よりも外側に版側アライメントマーカを配置する。
このように、基板側アライメントマーカを印刷基板６２に３点配置することでＸ軸、Ｙ軸、θ軸方向についてアライメントを行うことができると共に、ＴＦＴパターン７６よりも外側にアライメントマーカを配置することで、基板へ第２のレジストパターンを配置する際のＴＦＴパターンのアライメントずれを小さく、位置精度良く第２のレジストパターンを配置することができる。なお、本実施形態では版側アライメントマーカを３点としたが３点以上としてもよい。
またここで、印刷精度を確保するには、版定盤［１］５８に固定されたネガ凸版５９表面の高さと基板定盤［１］６１に固定された印刷基板６２との高さを同じにすればよりよい印刷精度を確保できる。
３）ブランケット上にレジストインク皮膜を形成する工程：本発明で使用したコータ５６はキャップコータでありＹ軸方向に延在して取り付けられている。キャップコータ長さは３５０ｍｍとする。キャップコータの口金は毛細管現象によってレジストインクが０．２ｍｍ程度盛り上がる幅とする。そして、可動フレーム５２に取り付けられたブランケット胴５３をＺ軸方向に下降させてレジストインクと接触させた。その後ブランケット胴５３を０．４ｍｍ程度上昇させて、ブランケット５４と口金との間でレジストのビードを作る。次に、ブランケット胴５３をブランケット表面の移動速度で２０ｍｍ／ｓｅｃの速度で回転させて、ブランケット５４上にレジストインク皮膜５５を形成する。レジストインク皮膜形成後のビードの破壊は口金をさらに上昇させることで行う。そして、ブランケット上に形成されたレジストインク皮膜５５を１分間放置して溶媒を蒸発させ、画像抜き時に形状を保持する程度のチキソ度とする。ここで使用したレジストインクはノボラック樹脂であり感光性は付与せず、粘度は１０ｃｐであり、組成は樹脂：ＰＧＭＥＡ（1−methoxy−2−propyl acetate）：ＩＰＡ＝１５ｗｔ％：２５ｗｔ％：６０ｗｔ％とした。また、ブランケット５４はシリコン樹脂とした。
４）レジストインク被膜とネガ凸版を接触させて転写前レジストパターンをブランケット表面に形成する工程（画像抜き工程）：可動フレーム５２を画像抜き開始位置まで移動させると共にブランケット胴５３も画像抜き開始位置まで回転させて画像抜き原点にする。次に、ブランケット胴５３をネガ凸版５９とブランケット５４とのニップ幅が１０ｍｍとなる位置までＺ軸方向に下降させ、可動フレーム５２の移動速度とブランケット５４表面の回転速度が同じになるようにして、ネガ凸版５９とレジストインク皮膜５５とを接触させながら移動させてブランケット５４上に転写前レジストパターンを形成し、後にブランケット胴５３をネガ凸版５９と接触しない位置までＺ方向に上昇させる。
ここで画像抜き時のブランケット５４表面の移動速度とレジストインク皮膜を形成する際のブランケット５４表面の移動速度とを同じにするのが良い。
このようにすれば、ブランケット５４上に形成されたレジストインク皮膜５５は、ブランケットのどの位置においても、レジストインク皮膜形成〜画像抜きまでの時間を等しくなる。
このように時間を同じとすれば、レジストインク皮膜５５の乾燥状態（チキソ度）がどの部位でも同じとなりブランケット５４に安定したパターンを形成することが可能となる。
なお、本実施形態ではブランケット５４表面の移動速度を２０ｍｍ／ｓｅｃで実施した。
５）ブランケット表面に形成された転写前レジストパターンと印刷基板とを接触させて、印刷基板上に第２のレジストパターン１４を転写して配置する工程（転写工程）：可動フレーム５２を転写開始位置まで移動させると共にブランケット胴５３も転写開始位置まで回転させて転写原点にする。転写原点と画像抜き原点の位置関係は装置の制御系に記憶されており、ネガ凸版５９と印刷基板６２との基板位置はそれぞれアライメントによって決定されているので印刷基板６２に形成された第１のレジストパターン９と、第２のレジストパターン１４を重ねあわせることができる。次に、ブランケット胴５３を印刷基板６２とブランケット５４とのニップ幅が１０ｍｍとなる位置までＺ軸方向に下降させ、可動フレーム５２の移動速度とブランケット５４表面の移動速度が同じになるようにして、印刷基板６２とブランケット５４とを接触させながら移動させて、ブランケット上の転写前レジストパターンを印刷基板６２に転写して第２のレジストパターンを配置する。レジストパターン配置後にブランケット胴５３を印刷基板６２と接触しない位置までＺ方向に上昇させる。ここでブランケット５４表面の移動速度は２０ｍｍ／ｓｅｃとする。
ここで画像抜き時のブランケット５４表面の移動速度とレジストパターン転写時のブランケット５４表面の移動速度とを同じにすると良い。
このようにすれば、ブランケット５４上に形成された転写前レジストパターンは、ブランケットのどの位置においても、画像抜き後〜基板転写までの時間が等しくなる。
このように時間を同じとすれば、転写前パターンの乾燥状態（チキソ度）がどの部位でも同じとなり基板に安定したパターンを形成できる。
次に、良好な転写パターンを得るための、画像抜き方向・転写方向の決定方法を説明する。
画像抜き・転写方向は（１）から（３）の順位で選択すると良好なレジストパターンを印刷基板に配置できる。
このような優先順位をつける理由は、オフセット印刷は、印刷方向に小さなパターンを形成することが難しいことによる。
（１）一辺の幅が１０μｍ未満のパターンがある場合は、一辺の幅が１０μｍ以下のパターンのうちで最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を同一にして画像抜き、転写を実施する。
（２）１０μｍ以下のパターンが無い場合は、一辺の幅が３０μｍ以下のパターンのうちで最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を略同一から略２０°傾けて画像抜き、転写を実施する。
（３）３０μｍ以下のパターンが無い場合は、一辺の幅にかかわらず最も長いパターンを基準に、そのパターンが延在した向きと画像抜き方向、転写方向を略同一から略４５°傾けて画像抜き、転写を実施する。
このように画像抜き方向や転写方向が決定される要素として、［１］レジスト材料や膜厚、ブランケット胴の回転速度等に起因するせん断力、［２］画像抜きにおいてはネガ凸版とレジストとの密着力とレジストとブランケットとの密着力との力関係、転写工程においてはレジストとブランケットとの密着力と印刷基板とレジストとの密着力との力関係等が関与する。
しかしながら、レジストは時間経過と共に溶媒が蒸発するために、前記密着力やせん弾力を測定することは不可能であり数値化できないため経験則によって上記のように決定した。
上記の経験則を決定するにあたり、本発明者は、レジストの種類をノボラック樹脂やアクリル樹脂やノボラック樹脂とアクリル樹脂の混合物としたり、レジストの樹脂濃度を１０〜３０ｗｔ％に変更したり、レジスト膜厚を０．５μｍ〜１．５μｍまで変更したり、ブランケット５４表面の移動速度を１５〜５０ｍｍ／ｓｅｃに変更したり、ネガ凸版の凸部をガラスやＣｒとしたり、画像抜き及び転写時のブランケットとネガ凸版、印刷基板とのニップを７〜２０ｍｍに変更して決定した。
例えば、第２のレジストパターン１４の画像抜き・転写方向は、第１の実施形態では図１（ｄ）に記載したようにチャネル長さＷと同一な向きで行うと良い。第２の実施形態では図２（ｂ）に記載したように第１の実施形態と同じようにデータ線が延在する向きとすると良い。第５の実施形態については図４（ｂ）に記載したようにゲート線が延在する向きすなわちゲート電極が延在する向きと鉛直な向きとすると良いが、前記した優先順位より基板を傾けるとなお良い。第８の実施形態については図６（ｂ）に記載したようにデータ配線が延在する向きで行った。第８の実施形態の変形例１については図７（ｂ）に記載したようにデータ線が延在する向きとすると良い。
６）印刷基板を加熱する工程：第２のレジストパターンを転写した印刷基板を１２０℃、５分間加熱して溶媒を蒸発させてレジストを乾燥させた。乾燥後のレジストパターン１４の膜厚は１．０μｍである。なお、乾燥により下地膜との密着性も向上する。
本実施形態は、転写によりレジストパターンを形成するものであるため、レジスト材料に光感光性を付与しない樹脂を用いたが、感光性を付与した樹脂も使用できる。
なお、本実施形態においては第１のレジストパターンは光感光性を付与したポジ型ノボラック樹脂で公知のフォトリソグラフィー法で形成した。第２のレジストパターンは前記したように感光性を付与しないノボラック樹脂である。
ここで、第２のレジストパターンを転写後すぐに前記条件で加熱し、その後印刷基板を破断すると、第１のレジストパターンと第２のレジストパターンとの間に境界が確認された。
しかしながら第２のレジストパターン転写後２分間放置した後に前記条件で加熱した基板を破断して観察すると第１のレジストパターンと第２のレジストパターンとの間に境界は確認されなかった。
このように乾燥した２種類の印刷基板６２について、第１の実施形態で説明したサンプル（図１（ｄ））を硝酸セリウムアンモニウム系のエッチング液で１８０秒間処理したがエッチング形状に、特段の差異は確認されなかった。そこで、同様なエッチング処理を５００秒処理し同様に観察した。
その結果、転写後すぐに加熱したサンプルには、第１のレジストパターンと第２のレジストパターンとの重なり境界部に、第１のレジストパターンと第２のレジストパターンの密着性に由来すると推定される、くさび状の異常なエッチング形状が確認された。
ゆえに第１のレジストパターンを形成するレジスト材料と第２のレジストパターンを形成するレジスト材料とが互いに混じり合うように材料やプロセス条件を選定するのが望ましい。
この場合、第１のレジストパターン材料と第２のレジストパターン材料との混合は第２のレジストパターンが崩れずに、両レジスト材料の界面が判別されない程度にわずかに混じり合うのが好ましいので、必ずしも同種のレジスト樹脂である必要はなく、例えばノボラック樹脂とアクリル樹脂を組み合わせても良いし、エポキシやポリイミド等と組み合わせても良い。
またレジスト材料にはエッチング耐性が高いことが当然に望まれる。特に第１のレジストパターンは少なくとも２回のエッチングにさらされるため、第２のレジストパターン材料と比較して耐エッチング性が高いほうがよい。
本実施形態では第１のレジストパターンを公知のフォトリソグラフィーで配置する場合を例示したが、第１のレジストパターンも第２のレジストパターン同様に転写によって位置しても良い。
耐エッチング性を向上させるためには、レジスト材料に熱硬化性や光硬化性を付与しても良い。熱硬化性や光硬化性を付与するとレジスト材料と基板との密着性が向上しエッチング後により良いパターンを形成できる。
さらにノボラック樹脂はかさ高い膜特性（膜密度が疎）を有する。アクリル樹脂はノボラック樹脂の分子間に入り込む性質を有するため、これを添加し、ブレンド材料とすれば膜密度が向上し耐エッチング性を向上させることができる。
さらに本実施形態では、基板アライメント装置［１］手前側７２と版アライメント装置［１］手前側６６、基板アライメント装置［１］奥側７３と版アライメント装置［１］奥側６７、基板アライメント装置［２］７４と版アライメント装置［２］６８はそれぞれ印刷基板に対して同じ位置にし、版側アライメントマーカ６４を印刷基板６２に転写し、基板側アライメントマーカ７５を第１のレジストパターンとしているので、第２のレジストパターンの転写位置が正しかった場合に、外側に第１のレジストパターン、その中心に第２のレジストパターンが位置することとなる。この状態を観察することで第１のレジストパターンに対する第２のレジストパターンの配置関係を確認することができる。また前記配置関係の観察結果を、画像抜き原点または転写原点のオフセット値として装置に反映させることで第１のレジストパターンに対する第２のレジストパターンの転写位置精度を向上させることができる。
第１の実施形態乃至第５の実施形態および第８の実施形態については、印刷基板６２にはすでにゲートパターンが形成されているので、ゲート層で基板側アライメントマーカを配置しておきこれを用いて印刷基板６２のアライメントを行えばよい。
また、同一の凸版反転オフセット印刷装置を使用して第１のレジストパターンと第２のレジストパターンとを同じ基板向きで転写すれば、固定フレームの直進性等に起因したパターンのゆがみを無視することが可能となり、第１のレジストパターンと第２のレジストパターンの重ね合わせ精度を向上できる。
さらに、第１のレジストパターンと第２のレジストパターンとをブランケット胴の同じ位置で転写すればブランケット胴の真円度等に起因したパターンのゆがみを無視することが可能となる。そしてさらに、同じブランケットの同じ位置で転写すれば、ブランケットの厚さのばらつきによる真円度等に起因したゆがみも無視できる。このようにして重ね合わせ精度をさらに向上できる。
以上、第９の実施形態の説明で、凸版反転オフセット印刷装置について詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
また、本発明はオフセット印刷全般で適用することが可能である。例えば凸版印刷や凹版印刷等に適用できる。
［第１０の実施形態］
次に第１０の実施形態として第１のエッチングが完了し、第２のレジストパターン１４を配置する前の前処理技術について説明する。
次に第１０の実施形態として第１のエッチングが完了し、第２のレジストパターン１４を配置する前の前処理技術について説明する。
本実施形態は、近年液晶パネルは大画面化してきており、パネル全面にわたり欠点なく製造する生産課題を解決するものである。
第２のレジストパターン１４と、第１のレジストパターン９や露出した下地基板とは密着性が高い方が望ましい。
密着性を向上させるためには、第１のレジストパターン９表面や露出した下地基板表面に形成された物理的・化学的またはその双方からなる変質層や堆積層等のダメージ層を除去し清浄にすることや、ダメージ層の除去とは関係なく密着性を向上させる処理を行うことである。
先ず、ダメージ層を除去する方法は第１のレジストパターン９に形成されたダメージ層を僅かにエッチングすることである。
なお、本実施形態においては第１の従来技術の第２の問題点で説明したようにダメージ層を全面にわたって均一に除去することは必ずしも必要はない。本実施形態においては溶媒を含有しながらも形状を保持する程度に乾燥したレジストに含有される溶媒が、ダメージが残留する部位の隙間から入り込める程度に除去されていれば、第１のレジストパターンと、第２のレジストパターンとの間で境界をなくすことができる。
第１の実施形態の第１のエッチングが完了した基板を、０．６％ＴＭＡＨで３０秒間シャワーして僅かにダメージ層を含む第１のレジストパターンを除去（スライトエッチング）し、水洗し、Ｎ２ブローで乾燥させて前処理を実施した。そして、凸版反転オフセット印刷法で第２のレジストパターンを転写し、放置時間なしで、１２０℃、５分間加熱した。
サンプルを破断して観察した結果、前記前処理をしない場合と比較して、第１のレジストパターンと第２のレジストパターンとの境界の程度が不明瞭となっていることがノボラック樹脂、アクリル樹脂、ノボラック樹脂とアクリル樹脂の混合樹脂で確認できた。
本実施形態では、ＴＭＡＨを例示したが、レジストをスライトにエッチングできるものであれば前処理液として使用可能である。ノボラック樹脂、アクリル樹脂、ノボラック樹脂とアクリル樹脂の混合樹脂成分がレジストを構成している場合は塩基性溶液であれば良い。塩基性溶液としては例えばＴＭＡＨの他に、アミン系溶液、水酸化アルカリ金属水溶液等でも良い。
さらに、塩基性溶液に界面活性材を混合すればレジストと前処理液との濡れ性が向上し更に効率が良いスライトエッチングができる。
またスライトなエッチングは、ウェット系に限定されずＯ２ガス等によるアッシングやＵＶランプ等を用いたドライ方式であってもよい。
次に、ダメージ層の除去や面の清浄化とは関係ない処理で密着性を向上させるには、例えばＨＭＤＳ（Hexamethyldisilazane）などの蒸気に曝露するのが良い。
［第１１の実施形態］
次に第１１の実施形態として、第２のレジストパターンを配置した後から第２のエッチング前までに実施される後処理について説明する。
次に第１１の実施形態として、第２のレジストパターンを配置した後から第２のエッチング前までに実施される後処理について説明する。
本実施形態は、近年液晶パネルは大画面化してきており、パネル全面にわたり欠点なく製造する生産課題を解決するものである。
第９の実施形態で説明した凸版反転オフセット印刷法では、第２のレジストパターンを印刷基板に転写する際に、ブランケットと印刷基板とが接触する。
本来、レジストパターンを転写しない部位のブランケットには、レジストは付着していないはずであるが、量産において長時間にわたって同一のブランケットを使用しているとブランケットに薄い皮膜状のレジスト残渣（スカム）が残留して印刷基板にスカムが転写される場合が時としてある。
また稀に、画像抜きや転写の際にレジストが糸引きを起こし、薄い糸状のレジストが、所望しない部位に転写配置される場合がある（エラーパターン）。このようなスカムやエラーパターンが印刷基板６２に転写されると、エッチングによって所望しないパターンが形成されることとなる。
その課題を解決するには、レジストパターンを印刷基板に転写し、エッチングを行う前までの間にスカムやエラーパターンを除去することである。
スカムやエラーパターンは第１０の実施形態で説明した、ダメージ層をスライトにエッチングする方法と同様な処理で除去できる。
以上、第１０の実施形態および第１１の実施形態の説明で、第２のレジストパターンを基板に配置する前、配置した後に付加する技術について開示してきたが、具体的な構成はこの実施形態に限られるものではなく、発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
以上、本発明を第１の実施形態乃至第１１の実施形態の説明で、必要に応じて図面を用いながら開示してきたが、本発明をより明確にする目的で追加説明をする。
先ず、本発明の「レジストパターン」の定義を明確にする。本発明では「レジストパターン」を、「レジストパターンの下層に位置する膜をエッチングする際に、下層膜がエッチングされないように保護する役割をするパターン（マスク）」と定義する。ゆえに、下層膜をエッチングした後に、レジストパターンを剥離して基板から除去することは必ずしも要件とはされない。
例えば、レジストパターンには、上記に例示した有機溶媒を含有したノボラック樹脂、アクリル樹脂、ポリイミド樹脂等の有機系樹脂材料のみではなく、金や銀やニッケルのナノ粒子インクやＩＴＯペースト等溶媒を含有した導電性インク材料も含まれる。
第１の実施形態の説明で用いた図１（ａ）乃至図１（ｇ）を参考にしながら説明すると、先ず、ガラス等の透明基板からなる絶縁基板１の上に、下層金属膜を成膜した後に、公知なフォトリソグラフィー方法、公知なエッチング方法、公知な剥離方法でパターニングして、ゲート電極２、ゲート端子３、ゲート配線４等のゲートパターンを形成する（図１（ａ））。
次に、ゲートパターンが形成された絶縁基板１の全面を被覆するように、ゲート絶縁膜５、半導体膜６、接触膜７を成膜する。そしてここでは、上層金属膜８を基板に成膜せずにＡｇナノ粒子からなる導電性インク材料をレジストとして、凸版反転オフセット印刷を用いて絶縁基板１に転写し、加熱して溶媒等を蒸発させて第１のレジストパターン９とする。（導電性インク材料とはインク状態では必ずしも導電性を有さなくとも、ＴＦＴ基板が完成した以降で少なくとも導電性を有する材料を指す。）そして、第１のレジストパターンをマスクとして、露出した接触膜７を第１のエッチングで除去して半導体膜６を露出する（図１（ｃ）。ただし、上層金属膜８はないものとする。以下同じ。）。
そして、ノボラック樹脂からなる第２のレジストパターン１４を凸版反転オフセット印刷で絶縁基板１に転写して配置し、加熱する（図１（ｄ））。
次に、半導体膜６を除去し、ゲート絶縁膜５を露出し、アイランドパターン１５を形成する。
そして、ジメチルスルホキシドとモノエタノールアミン等からなる剥離液を用いて第２のレジストパターンを絶縁基板１から除去する。この時、第１のレジストパターンは除去されない（図１（ｅ））。
そして、第１の実施形態で説明したと同様な方法で、ＴＦＴ基板、液晶パネル、液晶表示装置を完成する。
さらに、本発明を詳しく説明する。
昨今、液晶表示装置の高精細化や大画面化にともない配線抵抗の低抵抗化技術の開発が進展し、純ＡｌやＡｌの合金材料（以下、単にＡｌ）が配線材料として主流になりつつある。
しかしながら両性金属であるＡｌは酸性及び塩基性溶液で容易に溶解する特徴を有する。
そのため、ＴＦＴ基板の製造工程においては、レジストパターンの現像に用いられるＴＭＡＨ等の溶液が塩基性であるために、Ａｌが容易に溶解することが課題となっている。
さらに、例えば第３の従来技術のうちの第５の従来例で説明した方法で、データパターンの一部（積層膜）または全部（単層膜）にＡｌを用いると、薄いレジスト部位のレジスト膜を除去してレジスト膜を変形する際に、配線のＡｌが露出することとなる。
そのため従来技術に用いることができる現像液は、Ａｌの腐食性を防止する機能も要求されることとなり実施にあたっては課題も多い。
このような理由によって、Ａｌを溶解しない防食機能を備えた現像液が近年鋭意、開発中であるが、本発明によれば現像によるＡｌ溶解の課題が一挙に解決できる。
その理由は、第１のレジストパターン、第２のレジストパターンを本発明の転写で行えば、現像処理を実施する必要がないからである。
その方法を、第１の実施形態の説明で用いた図１（ａ）乃至図１（ｇ）を参考にしながら説明する。
先ず、ガラス等の透明基板からなる絶縁基板１の上に、下層金属膜を成膜し、公知なフォトリソグラフィー方法、公知なエッチング方法、公知な剥離方法でパターニングして、ゲート電極２、ゲート端子３、ゲート配線４等のゲートパターンを形成する（図１（ａ））。
次に、ゲートパターンが形成された絶縁基板１の全面を被覆するように、ゲート絶縁膜５、半導体膜６、接触膜７を成膜した後、上層金属膜８として、ＩＴＯ膜と電気的な接続が可能なＡｌ合金膜順を順に成膜する。ＩＴＯ膜と電気的な接続ができるＡｌ合金膜は例えば、三井金属製ＡＣＸｖｅｒ．３ターゲット、コベルコ科研製Ａｌ−Ｎｉ系ターゲット材料等のＡｌ合金材料である。
そして凸版反転オフセット印刷を用いてＩＴＯぺーストからなる導電性インク材料をレジストとして、絶縁基板１に転写して配置し、加熱して第１のレジストパターン９とする（図１（ｂ））。
次に、第１のレジストパターン９をマスクとして、上層金属膜８を燐酸/硝酸/酢酸から構成される混酸液で第１のエッチングの１回目をしてデータパターンを形成する。そして、露出した接触膜７を除去（第１のエッチングの２回目）して半導体膜６を露出する（図１（ｃ）ただし、上層金属膜８はないものとする。以下同じ。）。
そして、ノボラック樹脂からなる第２のレジストパターン１４を凸版反転オフセット印刷で絶縁基板１に転写して配置し、絶縁基板１を加熱する（図１（ｄ））。
そして、第２のエッチングを行って、半導体膜６を除去して、ゲート絶縁膜５を露出して、アイランドパターン１５を形成する。
そして、ジメチルスルホキシドとモノエタノールアミン等からなる剥離液を用いて前記レジストパターンを絶縁基板１から除去する。なお、ここで除去されるレジストは、第２のレジストパターンのみである（図１（ｅ））。
そして、第１の実施形態で説明したと同様な方法で、ＴＦＴ基板、液晶パネル、液晶表示装置を完成する。
またここで、チャネル部に隣接するドレイン電極とソース電極部位及びチャネル部に配置した、第２のレジストパターンは剥離しないこともできる。
絶縁性樹脂からなるインク材料である第２のレジストパターンを、剥離せずに基板に残存させることで、チャネル部にイオン性不純物等が引き寄せられ固定電荷となってトランジスタ特性に影響を及ぼす不具合や、チャネル部と面内スペーサとが擦れあってチャージアップすることに起因した表示ムラ等を抑制できる。絶縁性樹脂からなるインク材料はノボラック樹脂以外にも、例えばアクリル樹脂、ポリイミド樹脂及びそれらの混合樹脂等がある。
以上、本発明の実施形態を詳細に説明してきたが、これら実施形態は必要に応じて組み合わせて実施することができる。また、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
本発明は、電子部品のパターン形成方法、特に液晶表示装置用ＴＦＴの製造方法、さらにはＴＦＴのその製造方法を用いた製造装置に利用可能である。
１ 絶縁基板
２ ゲート電極
３ ゲート端子
４ ゲート配線
５ ゲート絶縁膜
６ 半導体膜
７ 接触膜
８ 上層金属膜
９ 第１のレジストパターン
１０ ドレイン電極
１１ ソース電極
１２ データ端子
１３ データ配線
１４ 第２のレジストパターン
１５ アイランドパターン
１６ 保護絶縁膜
１７ ゲート端子孔
１８ データ端子孔
１９ 画素接続孔
２０ 画素電極
２１ 端子保護パターン
２２ 液晶表示画素領域
２３ 額縁シール領域
２４ 額縁第２レジストパターン
２５ Ａｌ−Ｎｄ合金膜
２６ Ｃｒ膜
５１ 固定フレーム
５２ 可動フレーム
５３ ブランケット胴
５４ ブランケット
５５ レジストインク被膜
５６ コータ
５７ 版定盤［２］
５８ 版定盤［１］
５９ ネガ凸版
６０ 基板定盤［２］
６１ 基板定盤［１］
６２ 印刷基板
６３ 版定盤部
６４ 版側アライメントマーカ
６５ カメラ側アライメントマーカ
６６ 版アライメント装置［１］手前側
６７ 版アライメント装置［１］奥側
６８ 版アライメント装置［２］
６９ ＴＦＴパターン部位
７０ 基板定盤部
７１ カメラ側アライメントマーカ
７２ 基板アライメント装置［１］手前側
７３ 基板アライメント装置［１］奥側
７４ 基板アライメント装置［２］
７５ 基板側アライメントマーカ
７６ ＴＦＴパターン
１０１ 絶縁基板
１０２ ゲート線
１０３ ゲート電極
１０４ ゲートパッド
１０５ ゲート絶縁膜
１０６ 半導体層
１０７ 接触層
１０８ データ線
１０９ ドレイン電極
１１０ ソース電極
１１１ データパッド
１１２ 変形前レジストパターン
１１３ 変形後レジストパターン
２０１ 絶縁基板
２０２ アモルファスシリコン膜
２０３ ｎ型アモルファスシリコン膜
２０４ 膨潤前パターン
２０５ 膨潤後レジストパターン
２０６ アイランド
３０１ 膜付基板
３０２ レジスト膜
３０３ スリットマスク
３０４ 光
３０５ スリット部
３０６ 感光した部分
３０７ 感光していない部分
３１０ 絶縁基板
３１１ ゲート電極
３１２ ゲート絶縁膜
３１３ 半導体膜
３１４ 接触膜
３１５ 金属膜
３１６ レジスト膜
３１７ 接触層パターン
３１８ 半導体パターン
３１９ ソース電極
３２０ ドレイン電極
４０１ チャネル部
５０１ 絶縁基板
５０２ 合金単層膜
５０３ レジストパターン
６０１ 絶縁基板
６０２ アルミニウム・銅合金単層膜
６０３ レジストパターン
６０４ 膨潤後レジストパターン
７０１ ブランケット胴
７０２ ガラス定盤
７０３ 版定盤
７０４ 固定フレーム
７０５ 可動フレーム
７０６ ガラス基板
７０７ 凸版
７０８ ディスペンサー
７０９ ブレード
７１０ インキ皮膜
７１１ 凸版部分インキ
７１２ 求める形状のインキ皮膜
８０１ 絶縁基板
８０２ ゲート絶縁膜
８０３ 半導体膜
８０４ 接触膜
８０５ 上層金属膜
８０６ 第１のレジストパターン
８０７ 第２のレジストパターン
８０８ データ配線
８０９ ドレイン配線
２ ゲート電極
３ ゲート端子
４ ゲート配線
５ ゲート絶縁膜
６ 半導体膜
７ 接触膜
８ 上層金属膜
９ 第１のレジストパターン
１０ ドレイン電極
１１ ソース電極
１２ データ端子
１３ データ配線
１４ 第２のレジストパターン
１５ アイランドパターン
１６ 保護絶縁膜
１７ ゲート端子孔
１８ データ端子孔
１９ 画素接続孔
２０ 画素電極
２１ 端子保護パターン
２２ 液晶表示画素領域
２３ 額縁シール領域
２４ 額縁第２レジストパターン
２５ Ａｌ−Ｎｄ合金膜
２６ Ｃｒ膜
５１ 固定フレーム
５２ 可動フレーム
５３ ブランケット胴
５４ ブランケット
５５ レジストインク被膜
５６ コータ
５７ 版定盤［２］
５８ 版定盤［１］
５９ ネガ凸版
６０ 基板定盤［２］
６１ 基板定盤［１］
６２ 印刷基板
６３ 版定盤部
６４ 版側アライメントマーカ
６５ カメラ側アライメントマーカ
６６ 版アライメント装置［１］手前側
６７ 版アライメント装置［１］奥側
６８ 版アライメント装置［２］
６９ ＴＦＴパターン部位
７０ 基板定盤部
７１ カメラ側アライメントマーカ
７２ 基板アライメント装置［１］手前側
７３ 基板アライメント装置［１］奥側
７４ 基板アライメント装置［２］
７５ 基板側アライメントマーカ
７６ ＴＦＴパターン
１０１ 絶縁基板
１０２ ゲート線
１０３ ゲート電極
１０４ ゲートパッド
１０５ ゲート絶縁膜
１０６ 半導体層
１０７ 接触層
１０８ データ線
１０９ ドレイン電極
１１０ ソース電極
１１１ データパッド
１１２ 変形前レジストパターン
１１３ 変形後レジストパターン
２０１ 絶縁基板
２０２ アモルファスシリコン膜
２０３ ｎ型アモルファスシリコン膜
２０４ 膨潤前パターン
２０５ 膨潤後レジストパターン
２０６ アイランド
３０１ 膜付基板
３０２ レジスト膜
３０３ スリットマスク
３０４ 光
３０５ スリット部
３０６ 感光した部分
３０７ 感光していない部分
３１０ 絶縁基板
３１１ ゲート電極
３１２ ゲート絶縁膜
３１３ 半導体膜
３１４ 接触膜
３１５ 金属膜
３１６ レジスト膜
３１７ 接触層パターン
３１８ 半導体パターン
３１９ ソース電極
３２０ ドレイン電極
４０１ チャネル部
５０１ 絶縁基板
５０２ 合金単層膜
５０３ レジストパターン
６０１ 絶縁基板
６０２ アルミニウム・銅合金単層膜
６０３ レジストパターン
６０４ 膨潤後レジストパターン
７０１ ブランケット胴
７０２ ガラス定盤
７０３ 版定盤
７０４ 固定フレーム
７０５ 可動フレーム
７０６ ガラス基板
７０７ 凸版
７０８ ディスペンサー
７０９ ブレード
７１０ インキ皮膜
７１１ 凸版部分インキ
７１２ 求める形状のインキ皮膜
８０１ 絶縁基板
８０２ ゲート絶縁膜
８０３ 半導体膜
８０４ 接触膜
８０５ 上層金属膜
８０６ 第１のレジストパターン
８０７ 第２のレジストパターン
８０８ データ配線
８０９ ドレイン配線
Claims (41)
- 薄膜トランジスタが配置される表示画素領域と該表示画素領域周囲の額縁シール領域とを有する表示装置の製造方法であって、
基板の前記表示画素領域に、ゲートパターンを形成する工程と、
前記ゲートパターン上に絶縁膜と半導体膜と接触膜と上層金属膜とをこの順に積層し、第１のレジストパターンを配置する工程と、
前記第１のレジストパターンをマスクとした第１のエッチングで、前記上層金属膜及び前記接触膜を除去して、ドレイン電極とソース電極とデータ端子とデータ配線とを少なくとも含むデータパターン及び前記薄膜トランジスタのチャネル部を形成する工程と、
第２のレジストパターンを、前記チャネル部両側の前記第１のレジストパターンと少なくとも一部が重なり、かつ、前記チャネル部を被覆するように転写する工程と、
前記第１のレジストパターン及び前記第２のレジストパターンをマスクとした第２のエッチングで、前記半導体膜を除去して前記絶縁膜を露出して、前記半導体膜をアイランド状に加工する工程と、
を備え、
前記第２のレジストパターンを転写する工程では、前記表示画素領域と前記表示画素領域周囲の額縁シール領域との間に、前記表示画素領域を囲うように延在するレジストパターンを形成することを特徴とする表示装置の製造方法。 - 前記第２のレジストパターンを転写する工程では、前記第２のレジストパターンは、更に、前記第１のレジストパターンで被覆された前記データ配線又は／及びデータ端子の少なくとも一部を被覆し、かつ、はみ出すように配置され、前記第２のエッチングで、前記データ配線又は／及びデータ端子と前記半導体膜とを階段状に形成することを含むことを特徴とする請求項１に記載の表示装置の製造方法。
- 前記ゲートパターン又は前記データパターンは積層膜であることを特徴とする請求項２に記載の表示装置の製造方法。
- 前記第２のレジストパターンを転写する工程では、前記第２のレジストパターンのはみ出し量が、２種以上の長さであることを特徴とする請求項２または３に記載の表示装置の製造方法。
- 前記第２のレジストパターンを転写する工程では、前記額縁シール領域に前記第２のレジストパターンを形成することを含むことを特徴とする請求項１乃至４のいずれか一に記載の表示装置の製造方法。
- 前記第２のレジストパターンを転写する工程では、前記第２のレジストパターンは、前記第１のレジストパターンとは重ならない孤立パターンを含み、前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、双方の前記孤立パターンにより、一対の重ね合わせマーカを形成することを特徴とする請求項１乃至５のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、前記孤立パターンにより、製品を認識するためのマーカを形成することを特徴とする請求項１乃至６のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンは、前記第２のレジストパターンとは重ならない孤立パターンを含み、前記孤立パターンにより、後の工程で使用される重ね合わせマーカを形成することを特徴とする請求項１乃至７のいずれか一に記載の表示装置の製造方法。
- 前記第２のエッチングが完了した後に、前記第１のレジストパターンと前記第２のレジストパターンとを共に除去する工程を備えることを特徴とする請求項１乃至８のいずれか一に記載の表示装置の製造方法。
- 前記第２のエッチングが完了した後に、前記第１のレジストパターンを残存させ、前記第２のレジストパターンを除去する工程を備えることを特徴とする請求項１乃至８のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンは、前記データパターンの少なくとも一部を構成する導電膜であることを特徴とする請求項１０に記載の表示装置の製造方法。
- 前記第２のエッチングが完了した後に、前記第１のレジストパターンと前記第２のレジストパターンとを共に残存させることを特徴とする請求項１乃至８のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンは、前記データパターンの少なくとも一部を構成する導電膜であり、前記第２のレジストパターンを転写する工程では、前記第２のレジストパターンは、前記チャネル部に配置される絶縁膜であることを特徴とする請求項１２に記載の表示装置の製造方法。
- 前記第２のレジストパターンを転写する工程では、前記第２のレジストパターン材料は、前記第１のレジストパターンと互いに混じあう有機樹脂材料であることを特徴とする請求項１乃至９のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記第１のレジストパターン材料又は／及び前記第２のレジストパターン材料は、ノボラック樹脂、アクリル樹脂及びそれら混合樹脂のいずれかであることを特徴とする請求項１乃至１０、１２乃至１４のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターン材料は、導電性インク材料であることを特徴とする請求項１１に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターン材料は、導電性インク材料であり、前記第２のレジストパターンを転写する工程では、前記第２のレジストパターン材料は、絶縁性樹脂からなるインク材料であることを特徴とする請求項１３に記載の表示装置の製造方法。
- 前記第２のレジストパターンを転写する工程では、前記絶縁性樹脂からなるインク材料は、ノボラック樹脂、アクリル樹脂、ポリイミド樹脂及びそれらの混合樹脂のいずれかであることを特徴とする請求項１７に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記導電性インク材料は、金、銀、ニッケル及びＩＴＯのいずれかを少なくとも含有することを特徴とする請求項１６乃至１８のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記第１のレジストパターン材料又は前記第２のレジストパターン材料は、熱硬化性又は光硬化性が付与されていることを特徴とする請求項１４乃至１９のいずれか一に記載の表示装置の製造方法。
- 前記第１のエッチングが完了し、前記第２のレジストパターンを配置する前に、前記第１のレジストパターンを僅かにエッチングする前処理を実施することを特徴とする請求項１乃至２０のいずれか一に記載の表示装置の製造方法。
- 前記前処理では、塩基性溶液処理、Ｏ２ガスによるアッシング処理、ＵＶランプ処理のいずれか１つを少なくとも含むことを特徴とする請求項２１に記載の表示装置の製造方法。
- 前記塩基性溶液処理では、前記塩基性溶液は、ＴＭＡＨ、アミン系溶液、水酸化アルカリ金属水溶液のいずれか１つを少なくとも含むことを特徴とする請求項２２に記載の表示装置の製造方法。
- 前記塩基性溶液処理では、前記塩基性薬液は、界面活性材が混合されていることを特徴とする請求項２３に記載の表示装置の製造方法。
- 前記第１のエッチングが完了し、前記第２のレジストパターンを配置する前に、ＨＭＤＳの蒸気に曝露する前処理を実施することを特徴とする請求項１乃至２０のいずれか一に記載の表示装置の製造方法。
- 前記第２のレジストパターンを配置した後、前記第２のエッチングの前までに、スカム又はエラーパターンを除去する後処理を実施することを特徴とする請求項１乃至２５のいずれか一に記載の表示装置の製造方法。
- 前記後処理では、塩基性溶液処理、Ｏ２ガスによるアッシング処理、ＵＶランプ処理のいずれか１つを少なくとも含むことを特徴とする請求項２６に記載の表示装置の製造方法。
- 前記塩基性溶液処理では、前記塩基性溶液は、ＴＭＡＨ、アミン系溶液、水酸化アルカリ金属水溶液のいずれか１つを少なくとも含むことを特徴とする請求項２７に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程では、前記第１のレジストパターンを転写によって形成することを特徴とする請求項１乃至２８のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記第１のレジストパターンおよび前記第２のレジストパターンのうち、少なくとも前記第２のレジストパターンを、オフセット印刷又はシール印刷により形成することを特徴とする請求項１乃至２９のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、版側アライメントマーカを印刷版に３点以上配置し、かつ、製品のパターン部位よりも外側に配置することを特徴とする請求項３０に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、基板アライメント装置及び版アライメント装置は、印刷基板に対して略同じ位置に設置されることを特徴とする請求項３０又は３１に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、前記第２のレジストパターンの転写位置を決定するためのアライメントマーカとして、前記第１のレジストパターンで形成された基板側アライメントマーカを使用することを特徴とする請求項３０乃至３２のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、基板側アライメントマーカを印刷基板に３点以上配置し、かつ、製品のパターン部位よりも外側に前記基板側アライメントマーカを配置することを特徴とする請求項３０乃至３３のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、ブランケット上にレジストインク皮膜を形成する時の前記ブランケットの表面移動速度と、前記ブランケット上に転写前レジストパターンを形成するときの前記ブランケットの表面移動速度と、前記転写前レジストパターンと印刷基板とを接触させて印刷基板上に前記第２のレジストパターンを転写するときの前記ブランケットの表面移動速度と、を略同速度とすることを特徴とする請求項３０乃至３４のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、画像抜き及び転写は、
（１）一辺の幅が１０μｍ未満のパターンがある場合は、一辺の幅が１０μｍ以下のパターンのうちで最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを同一にして画像抜き及び転写を実施し、
（２）１０μｍ以下のパターンが無い場合は、一辺の幅が３０μｍ以下のパターンのうちで最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを略同一から略２０°傾けて画像抜き及び転写を実施し、
（３）３０μｍ以下のパターンが無い場合は、一辺の幅にかかわらず最も長いパターンを基準に、該パターンが延在する向きと画像抜き方向及び転写方向とを略同一から略４５°傾けて画像抜き及び転写を実施することを特徴とする請求項３０乃至３５のいずれか一に記載の表示装置の製造方法。 - 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、前記第１のレジストパターン及び前記第２のレジストパターンを同じ基板向きで転写することを特徴とする請求項３０乃至３６のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷において、前記第１のレジストパターン及び前記第２のレジストパターンを同じ基板向きで、かつ、同じブランケット胴の同じ位置で転写することを特徴とする請求項３０乃至３６のいずれか一に記載の表示装置の製造方法。
- 前記第１のレジストパターンを配置する工程および前記第２のレジストパターンを転写する工程では、前記オフセット印刷は、凸版反転オフセット印刷であることを特徴とする請求項３０乃至３８のいずれか一に記載の表示装置の製造方法。
- 前記凸版反転オフセット印刷は、版側アライメントマーカをネガ凸版に凹状に形成し印刷基板に転写して配置することを特徴とする請求項３９に記載の表示装置の製造方法。
- 前記表示装置が液晶表示装置であることを特徴とする請求項１乃至４０のいずれか一に記載の表示装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007226358A JP5331321B2 (ja) | 2007-08-31 | 2007-08-31 | 表示装置の製造方法 |
| US12/201,391 US7972949B2 (en) | 2007-08-31 | 2008-08-29 | Electronic component and display device and a method of manufacturing the same |
| CN2008102151316A CN101378012B (zh) | 2007-08-31 | 2008-09-01 | 电子部件和显示装置及所述电子部件和显示装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007226358A JP5331321B2 (ja) | 2007-08-31 | 2007-08-31 | 表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009058791A JP2009058791A (ja) | 2009-03-19 |
| JP5331321B2 true JP5331321B2 (ja) | 2013-10-30 |
Family
ID=40421484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007226358A Expired - Fee Related JP5331321B2 (ja) | 2007-08-31 | 2007-08-31 | 表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7972949B2 (ja) |
| JP (1) | JP5331321B2 (ja) |
| CN (1) | CN101378012B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102067320B (zh) * | 2009-05-19 | 2014-03-19 | 松下电器产业株式会社 | 柔性半导体装置的制造方法 |
| US8815747B2 (en) * | 2010-06-03 | 2014-08-26 | Micron Technology, Inc. | Methods of forming patterns on substrates |
| CN103098115B (zh) * | 2010-09-03 | 2015-03-25 | 夏普株式会社 | 有源矩阵基板及其制造方法以及显示装置 |
| US8586480B1 (en) | 2012-07-31 | 2013-11-19 | Ixys Corporation | Power MOSFET having selectively silvered pads for clip and bond wire attach |
| JP6026848B2 (ja) * | 2012-10-23 | 2016-11-16 | 東京エレクトロン株式会社 | パターン形成方法及び凸版 |
| US9330914B2 (en) | 2013-10-08 | 2016-05-03 | Micron Technology, Inc. | Methods of forming line patterns in substrates |
| CN104090430B (zh) * | 2014-06-18 | 2017-01-18 | 京东方科技集团股份有限公司 | 调温遮罩和取向膜预固化装置 |
| KR101857414B1 (ko) * | 2016-02-25 | 2018-05-15 | 주식회사 이오테크닉스 | 마킹 위치 보정장치 및 방법 |
| CN105908142B (zh) * | 2016-04-15 | 2018-08-14 | 大连交通大学 | 一种高温薄膜应变计及其制作方法 |
| CN109856930B (zh) * | 2017-11-30 | 2021-05-25 | 京东方科技集团股份有限公司 | 对准标记、基板及其制作方法、曝光对准方法 |
| CN112635553B (zh) * | 2020-12-25 | 2022-09-16 | 广东省科学院半导体研究所 | 薄膜晶体管的制作方法和显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3730002B2 (ja) | 1998-01-07 | 2005-12-21 | 光村印刷株式会社 | 印刷機及び印刷方法 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP3236266B2 (ja) | 1998-10-27 | 2001-12-10 | 鹿児島日本電気株式会社 | パターン形成方法 |
| US6255130B1 (en) | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| JP3616584B2 (ja) | 2000-06-12 | 2005-02-02 | 鹿児島日本電気株式会社 | パターン形成方法及びそれを用いた表示装置の製造方法 |
| JP3415602B2 (ja) | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
| GB0230129D0 (en) | 2002-12-24 | 2003-01-29 | Koninkl Philips Electronics Nv | Method of fabricating a device |
| JP2005159294A (ja) | 2003-09-18 | 2005-06-16 | Nec Kagoshima Ltd | 基板処理方法及びそれに用いる薬液 |
| JP2006124546A (ja) | 2004-10-29 | 2006-05-18 | Hitachi Chem Co Ltd | 印刷インキ組成物、レジストパターンの形成法、電子部品の製造法及び電子部品 |
| JP4542452B2 (ja) * | 2005-03-18 | 2010-09-15 | 株式会社フューチャービジョン | 薄膜トランジスタの製造方法 |
| JP2007299779A (ja) * | 2006-04-27 | 2007-11-15 | Tokyo Electron Ltd | マスクパターンの形成方法およびｔｆｔの製造方法 |
-
2007
- 2007-08-31 JP JP2007226358A patent/JP5331321B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-29 US US12/201,391 patent/US7972949B2/en active Active
- 2008-09-01 CN CN2008102151316A patent/CN101378012B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009058791A (ja) | 2009-03-19 |
| US7972949B2 (en) | 2011-07-05 |
| CN101378012A (zh) | 2009-03-04 |
| US20090227057A1 (en) | 2009-09-10 |
| CN101378012B (zh) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5331321B2 (ja) | 表示装置の製造方法 | |
| US8563980B2 (en) | Array substrate and manufacturing method | |
| JP3616584B2 (ja) | パターン形成方法及びそれを用いた表示装置の製造方法 | |
| KR100937173B1 (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| JP2003297850A (ja) | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 | |
| JP2002141512A (ja) | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 | |
| US20060154397A1 (en) | Method for manufacturing a display device and method for forming a pattern | |
| US8093110B2 (en) | Method for manufacturing thin film transistor | |
| KR101357042B1 (ko) | 액정표시장치의 제조방법 | |
| US20160011457A1 (en) | Fabrication method of substrate | |
| CN104538348A (zh) | 过孔和显示基板的制作方法 | |
| JP2010152359A (ja) | 表示装置の製造方法 | |
| KR100532080B1 (ko) | 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법 | |
| KR101012718B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JP4954868B2 (ja) | 導電層を備えた基板の製造方法 | |
| US11710747B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR20170037074A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20060123810A (ko) | 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법 | |
| KR20010011855A (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JP2006202961A (ja) | 印刷パターンを用いた処理方法及び印刷パターンの製造装置 | |
| KR101246718B1 (ko) | 감광성의 금속 패이스트를 이용한 액정표시장치용 어레이기판의 제조방법 | |
| CN111613577A (zh) | 阵列基板制备方法和半透光光罩 | |
| KR101174772B1 (ko) | 포토식각공정 및 이를 이용한 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100317 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100720 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20111110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5331321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |