JP5330105B2 - 配線基板内蔵用コンデンサ、配線基板 - Google Patents

配線基板内蔵用コンデンサ、配線基板 Download PDF

Info

Publication number
JP5330105B2
JP5330105B2 JP2009132288A JP2009132288A JP5330105B2 JP 5330105 B2 JP5330105 B2 JP 5330105B2 JP 2009132288 A JP2009132288 A JP 2009132288A JP 2009132288 A JP2009132288 A JP 2009132288A JP 5330105 B2 JP5330105 B2 JP 5330105B2
Authority
JP
Japan
Prior art keywords
capacitor
chamfered portion
main surface
wiring board
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009132288A
Other languages
English (en)
Other versions
JP2010278399A (ja
Inventor
星児 一▲柳▼
健二 村上
元彦 佐藤
淳 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2009132288A priority Critical patent/JP5330105B2/ja
Publication of JP2010278399A publication Critical patent/JP2010278399A/ja
Application granted granted Critical
Publication of JP5330105B2 publication Critical patent/JP5330105B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板に内蔵される配線基板内蔵用コンデンサ及びそのコンデンサを内蔵した配線基板に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ICチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ICチップをマザーボード上に直接的に接続することは困難である。そのため、通常はICチップをICチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するICチップ搭載用配線基板においては、ICチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ(「キャパシタ」とも言う)を設けることが提案されている。その一例として、高分子材料製のコア基板内にコンデンサを埋め込むとともに、そのコア基板の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている(例えば特許文献1参照)。
上記従来の配線基板の製造方法の一例を以下に説明する。まず、コア主面201及びコア裏面202の両方にて開口する収容穴部203を有する高分子材料製のコア基板204を準備する(図9参照)。併せて、一対のコンデンサ主面205と4つのコンデンサ側面206とを有し、両コンデンサ主面205にそれぞれ複数の表層電極207を突設したコンデンサ208を準備する。次に、コア主面201側に粘着テープ209を貼り付けるテーピング工程を行い、収容穴部203のコア主面201側の開口をあらかじめシールする。そして、収容穴部203内にコンデンサ208を収容する収容工程を行い、コンデンサ主面205を粘着テープ209の粘着面に貼り付けて仮固定する(図9参照)。次に、収容穴部203の内面とコンデンサ側面206との隙間を、樹脂絶縁材料からなる充填剤210で埋める(図10参照)。なお、充填剤210は、コンデンサ208の外表面に接した状態で、コンデンサ208をコア基板204に固定する機能を有している。この後、コア基板204のコア主面201及びコア裏面202に対して、高分子材料を主体とする樹脂絶縁層の形成及び導体層の形成を交互に行うことで、ビルドアップ層を形成する。その結果、所望の配線基板が得られる。なお、充填剤210を構成する樹脂絶縁材料は、ビルドアップ層(樹脂絶縁層)を構成する樹脂絶縁材料と同じ材料であってもよいし、異なる材料であってもよい。
しかしながら、ICチップの動作時に発生する熱などによって充填剤210に応力が加わると、コンデンサ208の角部(隣接する2つのコンデンサ側面206の境界部分)に応力が集中してしまい、充填剤210にクラックが発生する可能性がある。このクラックは、充填剤210に接するビルドアップ層を破損させる要因となってしまう。そこで、隣接する2つのコンデンサ側面206の境界部分に面取り部(図示略)を形成することにより、コンデンサ208の角部への応力集中を緩和して充填剤210のクラックの発生を防止する技術が提案されている(特許文献2,3参照)。
特開2005−39243号公報(図4など) 特開2007−49130号公報(図1,図7など) 特開2007−173626号公報(図1,図12など)
ところが、特許文献2,3に記載の技術においても、コンデンサ主面205との他の面(コンデンサ側面206及び面取り部)との境界部分211に応力が集中してしまい、クラック212が発生してしまう(図11参照)。即ち、充填剤210のクラックの発生を確実に防止することができないため、配線基板の信頼性が低下してしまう。
本発明は上記の課題に鑑みてなされたものであり、その第1の目的は、外表面に接する樹脂絶縁材料でのクラックの発生を確実に防止することができる配線基板内蔵用コンデンサを提供することにある。また、第2の目的は、上記の配線基板内蔵用コンデンサを内蔵した好適な配線基板を提供することにある。
そして上記課題を解決するための手段(手段1)としては、厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、誘電体層を介して複数の内部電極が積層配置された構造を有し、隣接する2つの前記コンデンサ側面の境界部分に第1面取り部を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるコンデンサであって、少なくとも一方の前記コンデンサ主面と、前記複数のコンデンサ側面及び前記第1面取り部との境界部分に、第2面取り部が形成され、前記コンデンサ本体が、複数の前記誘電体層と複数の前記内部電極とを交互に積層してなる第1誘電体積層部と、複数の前記誘電体層と複数の前記内部電極に接続されていないダミー電極とを交互に積層してなり、前記コンデンサ本体の前記一対のコンデンサ主面のうちいずれか一方にて露出するように配置された第2誘電体積層部とを含んで構成され、前記ダミー電極は、金属材料を用いて形成され、端面の一部が前記第2面取り部に露出していることを特徴とする配線基板内蔵用コンデンサがある。
従って、手段1の配線基板内蔵用コンデンサによると、配線基板に内蔵した場合に樹脂絶縁材料に熱応力が加わったとしても、隣接する2つのコンデンサ側面の境界部分への応力集中が、第1面取り部を設けることによって緩和される。しかも、コンデンサ主面とコンデンサ側面との境界部分、及び、コンデンサ主面と第1面取り部との境界部分への応力集中が、第2面取り部を設けることによって緩和される。これにより、樹脂絶縁材料でのクラックの発生を確実に防止することができる。
特に、配線基板内蔵用コンデンサの長手方向の外形寸法が例えば5mm以上40mm以下であれば、上記手段1を適用する意義があり好ましい。即ち、配線基板内蔵用コンデンサの長手方向の外形寸法が5mm以上であれば、上記した境界部分への応力集中が大きくなって、配線基板内蔵用コンデンサの外表面に接する樹脂絶縁材料にクラックが発生しやすくなるため、本発明の課題が生じやすくなる。なお、配線基板内蔵用コンデンサの長手方向の外形寸法が5mm未満である場合、十分なコンデンサ容量を確保できなくなってしまう。一方、配線基板内蔵用コンデンサの長手方向の外形寸法が40mmよりも大きい場合、コンデンサ自体の反りが大きくなる等の問題により、信頼性の高い配線基板内蔵用コンデンサの作製が困難になる可能性がある。また、内蔵する配線基板の大型化につながってしまう。
配線基板内蔵用コンデンサを構成する前記誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの高誘電率を有する誘電体セラミックの焼結体を使用することが好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きな配線基板内蔵用コンデンサを実現しやすくなる。また、セラミック誘電体層として、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体を使用してもよいし、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂(PTFE)などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
なお、好適な配線基板内蔵用コンデンサの例としては、前記複数の内部電極に電気的に接続される複数のコンデンサ内ビア導体と、前記複数のコンデンサ内ビア導体における少なくとも一方の前記コンデンサ主面側の端部に電気的に接続された複数の表層電極とを備えるコンデンサなどを挙げることができる。なお、配線基板内蔵用コンデンサは、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサであることが好ましい。このような構造であれば、配線基板内蔵用コンデンサのインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。また、配線基板内蔵用コンデンサ全体の小型化が図りやすくなり、ひいては配線基板全体の小型化も図りやすくなる。しかも、小さい割りに高静電容量が達成しやすく、より安定した電源供給が可能となる。
また、前記コンデンサ本体は、複数の前記誘電体層と複数の前記内部電極とを交互に積層してなる第1誘電体積層部と、複数の前記誘電体層と複数の前記内部電極に接続されていないダミー電極とを交互に積層してなり、前記コンデンサ本体の前記一対のコンデンサ主面のうちいずれか一方にて露出するように配置された第2誘電体積層部とを含んで構成され、前記ダミー電極は、金属材料を用いて形成され、端面の一部が前記第2面取り部に露出していることが好ましい。この場合、ダミー電極は複数の誘電体層の間に積層される。このダミー電極は、広面積の電極であることが好ましく、例えば、前記コンデンサ内ビア導体の周囲にてクリアランスを隔てて配置されたプレーン状導体パターン(ベタパターン)としてもよい。このようにすれば、コンデンサ本体の第2誘電体積層部における靭性を向上させることができる。これにより、配線基板への内蔵時に配線基板内蔵用コンデンサの表面に外部応力が加わったとしても、外部応力に起因するコンデンサ本体でのクラックの発生を抑制することができる。また、ダミー電極の一部が第2面取り部に露出しているため、露出部分を表面粗化して微小な凹凸を形成した場合に、上記した樹脂絶縁材料が入り込みやすくなる。その結果、配線基板内蔵用コンデンサと樹脂絶縁材料との接合強度が向上し、ひいては配線基板の信頼性がよりいっそう向上する。
なお、第2誘電体積層部を構成する誘電体層の厚さは、第1誘電体積層部を構成する誘電体層の厚さよりも厚いことが好ましい。このようにすれば、第2誘電体積層部の強度を十分に確保することができる。また、第2誘電体積層部を構成する誘電体層の厚さを、第1誘電体積層部を構成する誘電体層の厚さと等しくてもよい。この場合、同じ厚さのシート材を使用してそれぞれの誘電体層を形成することができるため、製造コストを低減することができる。
前記ダミー電極は、前記内部電極と同じ材料を用いて形成されることが好ましい。このようにすれば、ダミー電極の専用の材料を内部電極の材料とは別に用意しなくても済む。よって、配線基板内蔵用コンデンサの製造に必要な材料が少なくなるため、配線基板内蔵用コンデンサの低コスト化を図ることが可能となる。しかも、ダミー電極を内部電極と同じ条件(温度、時間)で同時に焼成することができるため、製造コストを抑えることができる。
前記ダミー電極の厚さは、前記内部電極の厚さ以上であることが好ましい。このようにすれば、第2誘電体積層部の強度を十分に確保することができ、その第2誘電体積層部で発生するクラックを確実に防止することができる。
前記内部電極、前記コンデンサ内ビア導体、前記ダミー電極及び前記表層電極としては特に限定されないが、同時焼成法によってこれらの導体及びセラミック誘電体層を形成する場合、導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層が高誘電率セラミック(例えばチタン酸バリウム等)からなる場合には、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)、白金(Pt)等やそれらの合金が選択可能である。また、セラミック誘電体層がいわゆる高温焼成セラミック(例えばアルミナ等)からなる場合には、導体中の金属粉末として、タングステン(W)、モリブデン(Mo)、マンガン(Mn)等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック(例えばガラスセラミック等)からなる場合には、導体中の金属粉末として、銅(Cu)または銀(Ag)等やそれらの合金が選択可能である。
また、前記第1面取り部及び前記第2面取り部は、平面状の面取り部であってもよいし、曲面状の面取り部であってもよいが、平面状の面取り部であることが好ましい。このようにすれば、曲面状の面取り部を形成する場合よりも、面取り部を高精度にかつ容易に形成することができる。
なお、前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、前記コンデンサ本体の厚さの2分の1未満であることが好ましい。仮に、第2面取り部の面取り深さがコンデンサ本体の厚さの2分の1以上であると、一方のコンデンサ主面の外周部分に形成された第2面取り部と他方のコンデンサ主面の外周部分に形成された第2面取り部とがつながってしまい、2つの第2面取り部がなす角度が鋭角になる可能性がある。この場合、隣接する2つの第2面取り部の境界部分に応力が集中し、外表面に接する樹脂絶縁材料にクラックが発生するおそれがある。
また、前記第1面取り部及び第2面取り部が平面状の面取り部である場合、前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、隣接する2つの前記コンデンサ側面のうちいずれか一方のコンデンサ側面を基準とした前記第1面取り部の面取り深さよりも小さいことが好ましい。具体的に言うと、前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、隣接する2つの前記コンデンサ側面のうちいずれか一方のコンデンサ側面を基準とした前記第1面取り部の面取り深さの40分の1以上3分の1以下であることが好ましい。このようにすれば、第2面取り部を形成したとしても、コンデンサ本体の体積が小さくなりにくい。これにより、内部電極の面積を小さくしなくても済むため、コンデンサ容量を十分に確保することができる。仮に、上記の第2面取り部の面取り深さが第1面取り部の面取り深さの40分の1未満であると、第2面取り部を形成したとしても、応力集中を十分に緩和することができない。一方、上記の第2面取り部の面取り深さが第1面取り部の面取り深さの3分の1よりも大きくなると、コンデンサ本体の体積が小さくなり、これに伴って内部電極の面積が小さくなる可能性があるため、コンデンサ容量を十分に確保できなくなる。
また、前記コンデンサ主面を基準とした前記第2面取り部の面取り角度、前記コンデンサ側面を基準とした前記第2面取り部の面取り角度、及び、前記第1面取り部を基準とした前記第2面取り部の面取り角度は、それぞれ90°未満であることが好ましい。
また、前記第1面取り部及び前記第2面取り部が平面状の面取り部である場合、前記コンデンサ本体は、前記コンデンサ主面、前記コンデンサ側面、前記第1面取り部及び前記第2面取り部からなる18個以上の平面によって構成された多面体であり、前記コンデンサ主面、前記コンデンサ側面、前記第1面取り部及び前記第2面取り部のうち、隣接する2つの面同士がなす角度が鈍角であることが好ましい。このようにすれば、それぞれの面の境界部分において応力集中が緩和されるため、外表面に接する樹脂絶縁材料でのクラックの発生をより確実に防止することができる。仮に、コンデンサ本体が18個未満の平面によって構成された多面体であると、隣接する2つの面同士がなす角度を全て鈍角にすることが困難になるため、一部の境界部分に応力が集中してしまう。さらに、コンデンサ本体は、18個以上35個未満の平面によって構成された多面体であることがより好ましい。仮に、コンデンサ本体が35個以上の平面によって構成された多面体であると、より多くの面取り部を形成しなくてはならなくなるため、配線基板内蔵用コンデンサの製造が大変になる。
上記課題を解決するための別の手段(手段2)としては、コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、層間絶縁層及び導体層を前記コア主面上にて積層した構造を有する主面側配線積層部と、層間絶縁層及び導体層を前記コア裏面上にて積層した構造を有する裏面側配線積層部と、前記一対のコンデンサ主面のうち一方のコンデンサ主面と前記コア主面とを同じ側に向けた状態で前記収容穴部内に収容された上記手段1に記載の配線基板内蔵用コンデンサとを備え、前記配線基板内蔵用コンデンサの厚さは、前記収容穴部の深さと略同一、または、前記収容穴部の深さよりも小さく設定され、前記コンデンサ本体を樹脂絶縁材料内に埋め込むことにより、前記配線基板内蔵用コンデンサが固定されることを特徴とする配線基板がある。
従って、上記手段2の配線基板によれば、隣接する2つのコンデンサ側面の境界部分への応力集中が、第1面取り部を設けることによって緩和される。しかも、コンデンサ主面とコンデンサ側面との境界部分、及び、コンデンサ主面と第1面取り部との境界部分への応力集中が、第2面取り部を設けることによって緩和される。これにより、配線基板内蔵用コンデンサの外表面に接する樹脂絶縁材料でのクラックの発生を確実に防止することができるため、配線基板の信頼性が向上する。
上記配線基板を構成するコア基板は、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成されており、配線基板内蔵用コンデンサを収容するための収容穴部を有している。この収容穴部は、コア主面側のみにて開口する非貫通穴であってもよく、あるいはコア主面側及びコア裏面側の両方にて開口する貫通穴であってもよい。
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
また、上記配線基板を構成する主面側配線積層部及び裏面側配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を積層した構造を有している。層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層を形成するための高分子材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。
本発明を具体化した一実施形態の配線基板を示す概略断面図。 セラミックコンデンサを示す概略斜視図。 セラミックコンデンサを示す概略断面図。 コンデンサ形成層部において内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。 コンデンサ形成層部において内部電極とコンデンサ内ビア導体との接続を説明するための概略説明図。 カバー層部においてダミー電極とコンデンサ内ビア導体との関係を示す概略説明図。 他の実施形態のセラミックコンデンサを示す要部断面図。 他の実施形態のセラミックコンデンサを示す概略断面図。 従来技術における配線基板の製造方法の説明図。 同じく、配線基板の製造方法の説明図。 従来技術における問題点を示す拡大断面図。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図1に示されるように、本実施形態の配線基板10は、ICチップ搭載用の配線基板である。配線基板10は、略矩形板状のコア基板11と、コア基板11のコア主面12上に形成される主面側ビルドアップ層31(主面側配線積層部)と、コア基板11のコア裏面13上に形成される裏面側ビルドアップ層32(裏面側配線積層部)とからなる。
本実施形態のコア基板11は、縦25mm×横25mm×厚さ1.0mmの平面視略矩形板状である。コア基板11は、平面方向(XY方向)における熱膨張係数が10〜30ppm/℃程度(具体的には18ppm/℃)となっている。なお、コア基板11の熱膨張係数は、0℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。このコア基板11における複数箇所にはスルーホール導体16が形成されている。かかるスルーホール導体16は、コア基板11のコア主面12側とコア裏面13側とを接続導通している。なお、スルーホール導体16の内部は、例えばエポキシ樹脂などの閉塞体17で埋められている。また、コア基板11のコア主面12及びコア裏面13には、銅からなる導体層41がパターン形成されており、各導体層41は、スルーホール導体16に電気的に接続されている。
図1に示されるように、前記主面側ビルドアップ層31は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層33,35と、銅からなる導体層42とを交互に積層した構造を有している。本実施形態において、樹脂層間絶縁層33,35の熱膨張係数は、10〜60ppm/℃程度(具体的には30ppm/℃程度)となっている。なお、樹脂層間絶縁層33,35の熱膨張係数は、30℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。また、第2層の樹脂層間絶縁層35の表面上における複数箇所には、端子パッド44がアレイ状に形成されている。さらに、樹脂層間絶縁層35の表面は、ソルダーレジスト37によってほぼ全体的に覆われている。ソルダーレジスト37の所定箇所には、端子パッド44を露出させる開口部46が形成されている。端子パッド44の表面上には、複数のはんだバンプ45が配設されている。各はんだバンプ45は、矩形平板状をなすICチップ21の面接続端子22に電気的に接続されている。なお、各端子パッド44及び各はんだバンプ45からなる領域は、ICチップ21を搭載可能なICチップ搭載領域23である。ICチップ搭載領域23は、主面側ビルドアップ層31の表面に設定されている。また、樹脂層間絶縁層33,35内には、それぞれビア導体43,47が設けられている。これらのビア導体43,47は、導体層42及び端子パッド44を相互に電気的に接続している。
図1に示されるように、前記裏面側ビルドアップ層32は、上述した主面側ビルドアップ層31とほぼ同じ構造を有している。即ち、裏面側ビルドアップ層32は、熱硬化性樹脂(エポキシ樹脂)からなる2層の樹脂層間絶縁層34,36と、導体層42とを交互に積層した構造を有しており、樹脂層間絶縁層34,36の熱膨張係数が10〜60ppm/℃程度(具体的には30ppm/℃程度)となっている。第2層の樹脂層間絶縁層36の下面上における複数箇所には、ビア導体47を介して導体層42に電気的に接続されるBGA用パッド48がアレイ状に形成されている。また、樹脂層間絶縁層36の下面は、ソルダーレジスト38によってほぼ全体的に覆われている。ソルダーレジスト38の所定箇所には、BGA用パッド48を露出させる開口部40が形成されている。BGA用パッド48の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ49が配設されている。そして、各はんだバンプ49により、図1に示される配線基板10は図示しないマザーボード上に実装される。
前記コア基板11は、コア主面12の中央部及びコア裏面13の中央部にて開口する平面視で矩形状の収容穴部91を有している。即ち、収容穴部91は貫通穴である。収容穴部91内には、セラミックコンデンサ101(配線基板内蔵用コンデンサ)が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ101は、第1コンデンサ主面102をコア主面12と同じ側に向けた状態で収容され、主面側ビルドアップ層31に接するように配置されている。また、本実施形態のセラミックコンデンサ101は、縦15.0mm×横15.0mm×厚さ0.8mmの矩形平板状である。よって、セラミックコンデンサ101の厚さは、収容穴部91の深さ(本実施形態では1.0mm)よりも小さく設定されている。
図1に示されるように、収容穴部91の内面とセラミックコンデンサ101のコンデンサ側面106との隙間は、樹脂絶縁材料(本実施形態では熱硬化性樹脂)からなる充填剤92によって埋められている。この充填剤92は、セラミックコンデンサ101をコア基板11に固定するとともに、セラミックコンデンサ101及びコア基板11の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。即ち、セラミックコンデンサ101は、外表面に充填剤92が接した状態で配線基板10に内蔵されている。なお本実施形態において、充填剤92の完全硬化状態での熱膨張係数は、10〜60ppm/℃程度であり、具体的には20ppm/℃程度となっている。ここで、充填剤92の完全硬化状態での熱膨張係数は、30℃〜ガラス転移温度(Tg)間の測定値の平均値をいう。また、セラミックコンデンサ101は、充填剤92内に埋め込まれた状態で固定されている。詳述すると、充填剤92は、収容穴部91の内面とコンデンサ側面106との隙間だけでなく、前記樹脂層間絶縁層34のコア裏面13側の面と、第2コンデンサ主面103との隙間も埋めている。一方、前記樹脂層間絶縁層33のコア主面12側の面には第1コンデンサ主面102が密着しているため、両者の間に充填剤92は存在していない。従って、第1コンデンサ主面102側に存在する充填剤92の体積よりも、第2コンデンサ主面103側に存在する充填剤92の体積のほうが大きくなっている。
図1に示されるように、セラミックコンデンサ101は、コア基板11において前記ICチップ搭載領域23の真下の領域に配置されている。なお、ICチップ搭載領域23の面積(ICチップ21において面接続端子22が形成される面の面積)は、セラミックコンデンサ101の第1コンデンサ主面102の面積よりも小さくなるように設定されている。セラミックコンデンサ101の厚さ方向から見た場合、ICチップ搭載領域23は、セラミックコンデンサ101の第1コンデンサ主面102内に位置している。
図1〜図3に示されるように、本実施形態のセラミックコンデンサ101は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ101を構成するセラミック焼結体104(コンデンサ本体)は、1つの第1コンデンサ主面102(図1では上面)、1つの第2コンデンサ主面103(図1では下面)、及び、4つのコンデンサ側面106を有する略矩形板状をなしている。第1コンデンサ主面102及び第2コンデンサ主面103は、セラミック焼結体104の厚さ方向において互いに反対側に位置している。本実施形態において、セラミック焼結体104の熱膨張係数は、15ppm/℃未満、具体的には12〜13ppm/℃程度となっている。なお、セラミック焼結体104の熱膨張係数は、30℃〜250℃間の測定値の平均値をいう。
セラミック焼結体104は、コンデンサ形成層部107(第1誘電体積層部)と、コンデンサ形成層部107の上面を覆う上側のカバー層部108(第2誘電体積層部)と、コンデンサ形成層部107の下面を覆う下側のカバー層部109(第2誘電体積層部)とを備える。コンデンサ形成層部107は、複数のセラミック誘電体層105と、複数の内部電極141,142とを交互に積層した構造を有している。コンデンサ形成層部107に形成されている内部電極は電源用内部電極141及びグランド用内部電極142であり、セラミック誘電体層105を介してそれら電源用内部電極141とグランド用内部電極142とが交互に積層配置されている。セラミック誘電体層105は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部電極141及びグランド用内部電極142間の誘電体(絶縁体)として機能する。電源用内部電極141及びグランド用内部電極142は、いずれもニッケルを主成分として形成された導体である。
図3〜図6に示されるように、セラミック焼結体104には、多数のビア穴130が形成されている。これらのビア穴130は、セラミック焼結体104の厚さ方向に沿って延びてセラミック焼結体104を貫通するとともに、全面にわたって格子状(アレイ状)に配置されている。本実施形態では、説明の便宜上、ビア穴130を4列×4列で図示したが、実際にはさらに多くの列が存在している。各ビア穴130内には、セラミック焼結体104の第1コンデンサ主面102及び第2コンデンサ主面103間を連通する複数のコンデンサ内ビア導体131,132が、ニッケルを主材料として形成されている。各電源用コンデンサ内ビア導体131は、各電源用内部電極141を貫通しており、それら同士を互いに電気的に接続している(図3,図4参照)。各グランド用コンデンサ内ビア導体132は、各グランド用内部電極142を貫通しており、それら同士を互いに電気的に接続している(図3,図5参照)。
図1,図3に示されるように、前記カバー層部108,109は、セラミック焼結体104の表層部にて露出するよう配置されている。詳述すると、上側のカバー層部108は、前記第1コンデンサ主面102にて露出するように配置され、下側のカバー層部109は、前記第2コンデンサ主面103にて露出するように配置されている。各カバー層部108,109は、複数のセラミック誘電体層153と、コンデンサ内ビア導体131,132に電気的に接続されていない広面積のダミー電極154とを交互に積層した構造を有する。ダミー電極154は、コンデンサ形成層部107における内部電極141,142と同じ材料(ニッケルを主成分とした金属材料)によって形成されるとともに、その内部電極141,142の厚さ以上の厚さに形成されている。このダミー電極154は、コンデンサ内ビア導体131,132の周囲にクリアランス155(円形の抜きパターン)を有するベタパターンとなるよう形成されている(図6参照)。また、セラミック誘電体層153は、コンデンサ形成層部107におけるセラミック誘電体層105と同じ材料(具体的にはチタン酸バリウム)によって形成されるとともに、セラミック誘電体層105よりも厚く形成されている。
そして、図1〜図3に示されるように、セラミック焼結体104の第1コンデンサ主面102上には、複数の主面側電源用電極111(表層電極)と複数の主面側グランド用電極112(表層電極)とが突設されている。なお、各主面側グランド用電極112は、第1コンデンサ主面102上において個別に形成されているが、一体に形成されていてもよい。主面側電源用電極111は、複数の電源用コンデンサ内ビア導体131における第1コンデンサ主面102側の端面に対して直接接続されており、主面側グランド用電極112は、複数のグランド用コンデンサ内ビア導体132における第1コンデンサ主面102側の端面に対して直接接続されている。
また、セラミック焼結体104の第2コンデンサ主面103上には、複数の裏面側電源用電極121(表層電極)と複数の裏面側グランド用電極122(表層電極)とが突設されている。なお、各裏面側グランド用電極122は、第2コンデンサ主面103上において個別に形成されているが、一体に形成されていてもよい。裏面側電源用電極121は、複数の電源用コンデンサ内ビア導体131における第2コンデンサ主面103側の端面に対して直接接続されており、裏面側グランド用電極122は、複数のグランド用コンデンサ内ビア導体132における第2コンデンサ主面103側の端面に対して直接接続されている。よって、電源用電極111,121は電源用コンデンサ内ビア導体131及び電源用内部電極141に導通しており、グランド用電極112,122はグランド用コンデンサ内ビア導体132及びグランド用内部電極142に導通している。
図1に示されるように、第1コンデンサ主面102側にある電極111,112は、ビア導体43、導体層42、ビア導体47、端子パッド44、はんだバンプ45及びICチップ21の面接続端子22を介して、ICチップ21に電気的に接続される。一方、第2コンデンサ主面103側にある電極121,122は、図示しないマザーボードが有する電極(接触子)に対して、ビア導体43、導体層42、ビア導体47、BGA用パッド48及びはんだバンプ49を介して電気的に接続される。
図1〜図3に示されるように、電極111,112,121,122は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。これら電極111,112,121,122及びコンデンサ内ビア導体131,132は、ICチップ21の略中心部の直下に配置されている。なお本実施形態では、電極111,112,121,122の直径が約500μmに設定されている。
例えば、マザーボード側から電極121,122を介して通電を行い、電源用内部電極141−グランド用内部電極142間に電圧を加えると、電源用内部電極141に例えばプラスの電荷が蓄積し、グランド用内部電極142に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ101がコンデンサとして機能する。また、セラミックコンデンサ101では、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132がそれぞれ交互に隣接して配置され、かつ、電源用コンデンサ内ビア導体131及びグランド用コンデンサ内ビア導体132を流れる電流の方向が互いに逆向きになるように設定されている。これにより、インダクタンス成分の低減化が図られている。
図2,図3〜図6に示されるように、前記セラミック焼結体104は、四隅(隣接する2つの前記コンデンサ側面106の境界部分)に平面状の第1面取り部161を有している。なお、隣接する2つのコンデンサ側面106のうち一方のコンデンサ側面106を基準とした第1面取り部161の面取り深さC1(図4参照)は、0.55mm以上(本実施形態では0.6mm)となっている。また、コンデンサ側面106を基準とした第1面取り部161の面取り角度θ1(図4参照)は45°である。従って、隣接するコンデンサ側面106と第1面取り部161とがなす角度は、鈍角(180°−θ1=135°)である。
図2,図3に示されるように、前記第1コンデンサ主面102とコンデンサ側面106との境界部分、及び、第1コンデンサ主面102と第1面取り部161との境界部分には、平面状の第2面取り部162が形成されている。また、前記第2コンデンサ主面103とコンデンサ側面106との境界部分、及び、第2コンデンサ主面103と第1面取り部161との境界部分にも、平面状の第2面取り部163が形成されている。従って、本実施形態のセラミック焼結体104は、1つの第1コンデンサ主面102、1つの第2コンデンサ主面103、4つのコンデンサ側面106、4つの第1面取り部161、8つの第2面取り部162、及び、8つの第2面取り部163からなる26個の平面によって構成された多面体である。
なお、第1コンデンサ主面102を基準とした第2面取り部162の面取り深さC2(図3参照)は、0.1mmとなっている。また、第2コンデンサ主面103を基準とした第2面取り部163の面取り深さC3(図3参照)も、面取り深さC2と同様に0.1mmとなっている。即ち、面取り深さC2,C3は、セラミック焼結体104の厚さ(本実施形態では0.8mm)の2分の1未満である。また、面取り深さC2,C3は、面取り深さC1(0.6mm)の6分の1である。
図2,図3に示されるように、第1コンデンサ主面102を基準とした第2面取り部162の面取り角度θ2(図3参照)、及び、第2コンデンサ主面103を基準とした第2面取り部163の面取り角度θ3(図3参照)は、それぞれ45°である。従って、隣接する第1コンデンサ主面102と第2面取り部162とがなす角度は、鈍角(180°−θ2=135°)であり、隣接する第2コンデンサ主面103と第2面取り部163とがなす角度も、鈍角(180°−θ3=135°)である。また、コンデンサ側面106を基準とした第2面取り部162の面取り角度θ4(図3参照)、及び、コンデンサ側面106を基準とした第2面取り部163の面取り角度θ5(図3参照)も、それぞれ45°である。従って、隣接するコンデンサ側面106と第2面取り部162とがなす角度は、鈍角(180°−θ4=135°)であり、隣接するコンデンサ側面106と第2面取り部163とがなす角度も、鈍角(180°−θ5=135°)である。さらに、第1面取り部161を基準とした第2面取り部162の面取り角度θ6(図2参照)、及び、第1面取り部161を基準とした第2面取り部163の面取り角度θ7(図2参照)も、それぞれ45°である。従って、隣接する第1面取り部161と第2面取り部162とがなす角度は、鈍角(180°−θ6=135°)であり、隣接する第1面取り部161と第2面取り部163とがなす角度も、鈍角(180°−θ7=135°)である。なお本実施形態では、隣接する第2面取り部162同士がなす角度や、隣接する第2面取り部163同士がなす角度も、鈍角であるため、セラミック焼結体104において隣接する2つの面がなす角度は全て鈍角となっている。
本実施形態のセラミックコンデンサ101は、以下のように作製される。即ち、厚さが7μm程度であるセラミックの第1グリーンシートを形成するとともに、厚さが30μm程度であるセラミックの第2グリーンシートを形成する。そして、第1グリーンシートに内部電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部電極141となる電源用内部電極部と、グランド用内部電極142となるグランド用内部電極部とが形成される。また、第2グリーンシートにダミー電極用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後にダミー電極154となるダミー電極部が形成される。
次に、支持体(図示略)の上に第2グリーンシートを積層し、後に上側のカバー層部108となる部位を形成する。なお、支持体と密着する1層目の第2グリーンシートには、ダミー電極部が形成されていない。次に、第2グリーンシートの第1面側(即ちカバー層部108となる部位の下面)に、電源用内部電極部が形成された第1グリーンシートとグランド用内部電極部が形成された第1グリーンシートとを交互に積層し、後にコンデンサ形成層部107となる部位を形成する。さらに、第1グリーンシートの第2面側(即ちコンデンサ形成層部107となる部位の下面)に第2グリーンシートを積層し、後に下側のカバー層部109となる部位を形成する。これにより、各グリーンシートが一体化され、正方形状の製品領域(セラミックコンデンサ101となるべき部分)が平面方向に沿って縦横に複数配列された構造のグリーンシート積層体が形成される(積層工程)。
次に、レーザー加工機を用いてレーザー加工を行うことにより、グリーンシート積層体にビア穴130を多数個貫通形成する(穴開け工程)。さらに、図示しないペースト圧入充填装置を用いて、各ビア穴130内に、ビア導体用ニッケルペーストを充填する(ビア充填工程)。そして、グリーンシート積層体の上面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように表層電極部を形成する。また、グリーンシート積層体の下面上に表層電極用ニッケルペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように表層電極部を形成する。
この後、前記積層工程よりもさらに高い温度、圧力でシート積層方向に押圧力を付与することにより、グリーンシート積層体をより確実に一体化させる。次に、前記製品領域の外形線に沿ってレーザー加工を行うことにより、後の焼成工程後に製品領域同士を分割するためのブレーク溝を形成する。それと同時に、製品領域の外形線どうしが交差する部分(即ち製品領域の角部)に対してレーザー加工を行うことにより、セラミックコンデンサ101において隣接する2つのコンデンサ側面106の境界部分に第1面取り部161を形成するための貫通孔を形成する。
次に、グリーンシート積層体を脱脂し、さらに還元雰囲気下にて所定時間で所定時間焼成を行う(焼成工程)。このときの焼成温度は、チタン酸バリウムが焼結しうる温度である1300℃に設定される。その結果、第1グリーンシート中及び第2グリーンシート中のチタン酸バリウムが焼結してセラミック焼結体104となる。それと同時に、電源用内部電極部中及びグランド用内部電極中のニッケルが焼結して内部電極141,142となり、ダミー電極部中のニッケルが焼結してダミー電極154となり、表層電極部中のニッケルが焼結して電極111,112,121,122となる。また、ビア導体用ニッケルペースト中のニッケルが焼結してコンデンサ内ビア導体131,132となる。
次に、サンドペーパーを取り付けた研磨機により、第1コンデンサ主面102と、コンデンサ側面106及び第1面取り部161との境界部分に第2面取り部162を形成するとともに、第2コンデンサ主面103と、コンデンサ側面106及び第1面取り部161との境界部分に第2面取り部163を形成する。なお、焼成後の研磨処理によって第1面取り部161を面取り部162,163と同様に形成してもよい。また、グリーンシート積層体にV字刃やU字刃を押し当てたり、レーザー加工を行ったりすることによって、第2面取り部162,163を形成するようにしてもよい。
次に、得られたセラミック焼結体104が有する各電極111,112,121,122に対して電解銅めっき(厚さ20μm程度)を行う。その結果、各電極111,112,121,122の上に銅めっき層が形成され、セラミックコンデンサ101が平面方向に沿って縦横に複数配列された構造の板状パネルが完成する。そして、板状パネルをブレーク溝に沿って切断することにより、製品領域どうしが分割され、複数ピースのセラミックコンデンサ101となる。
このセラミックコンデンサ101を配線基板10に内蔵する際には、まず、収容穴部91を有するコア基板11を従来周知の手法により作製して準備する。そして、そのコア基板11の収容穴部91内にセラミックコンデンサ101を収容し、その収容穴部91の内面とセラミックコンデンサ101のコンデンサ側面106との隙間に、熱硬化性樹脂製の充填剤92を充填する。その後、加熱処理を行うと、充填剤92が硬化して、セラミックコンデンサ101が収容穴部91内に固定される。
さらに、従来周知の手法に基づいてコア基板11のコア主面12の上に主面側ビルドアップ層31を形成するとともに、コア基板11のコア裏面13の上に裏面側ビルドアップ層32を形成する。その結果、コア基板11及びビルドアップ層31,32からなる配線基板10が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態では、ICチップ21の動作時に発生する熱などによって充填剤92に応力が加わる。この場合、隣接する2つのコンデンサ側面106の境界部分だけでなく、コンデンサ主面102,103とコンデンサ側面106との境界部分にも応力が集中してしまう。また、第2コンデンサ主面103側に存在する充填剤92は、第1コンデンサ主面102側に存在する充填剤92よりも体積が大きいために、より大きな応力が加わる。ゆえに、第2コンデンサ主面103とコンデンサ側面106との境界部分には、特に応力が集中しやすい傾向にある。
そこで本実施形態のセラミックコンデンサ101では、第1面取り部161に加えて第2面取り部162,163をセラミック焼結体104に形成している。このため、充填剤92に応力が加わった場合に、隣接する2つのコンデンサ側面106の境界部分への応力集中が、第1面取り部161を設けることによって緩和される。しかも、コンデンサ主面102,103とコンデンサ側面106との境界部分への応力集中や、コンデンサ主面102,103と第1面取り部161との境界部分への応力集中が、第2面取り部162,163を設けることによって緩和される。これにより、充填剤92でのクラックの発生を確実に防止することができるため、配線基板10の信頼性が向上する。
(2)本実施形態のセラミック焼結体104では、隣接する2つの面がなす角度が全て鈍角となっている。このため、セラミック焼結体104の外表面に応力が集中しやすい部分が存在しなくなる。これにより、充填剤92にクラックがよりいっそう発生しにくくなるため、配線基板10の信頼性がよりいっそう向上する。
(3)本実施形態では、セラミックコンデンサ101がICチップ搭載領域23に搭載されたICチップ21の直下に配置されるため、セラミックコンデンサ101とICチップ21とをつなぐ配線が短くなり、配線のインダクタンス成分の増加が防止される。従って、セラミックコンデンサ101によりICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
(4)本実施形態では、ICチップ搭載領域23がセラミックコンデンサ101の真上の領域内に位置しているため、ICチップ搭載領域23に搭載されるICチップ21は高剛性で熱膨張率が小さいセラミックコンデンサ101によって支持される。よって、上記ICチップ搭載領域23においては、主面側ビルドアップ層31が変形しにくくなるため、ICチップ搭載領域23に搭載されるICチップ21をより安定的に支持できる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態のセラミックコンデンサ101では、第1コンデンサ主面102と、コンデンサ側面106及び第1面取り部161との境界部分に第2面取り部162が形成されるとともに、第2コンデンサ主面103と、コンデンサ側面106及び第1面取り部161との境界部分に第2面取り部163が形成されていた。しかし、第2面取り部162,163のいずれか一方を省略してもよい。なお、この場合、応力が集中しやすい第2面取り部163を省略するよりも、第2面取り部163に比べて応力集中が少ない第2面取り部162を省略するほうが好ましい。
・上記実施形態の第1面取り部161及び第2面取り部162,163は、平面状の面取り部であったが、曲面状の面取り部であってもよい。このようにすれば、面取り部に「角」が存在しなくなるので、応力集中をより確実に緩和することができる。しかし、曲面状の面取り部を高精度に形成することは困難であるため、面取り部は上記実施形態のように平面状であることが好ましい。
・図7に示すセラミックコンデンサ301のように、端面の一部が第2面取り部162,163に露出するダミー電極302をカバー層部108,109に設けてもよい。この場合、ダミー電極302の露出部分を表面粗化して微小な凹凸303を形成すれば、配線基板10に内蔵した場合に、セラミック焼結体104の外表面に接する充填剤92が凹凸303に入り込みやすくなる。その結果、セラミックコンデンサ301と充填剤92との接合強度が向上し、ひいては配線基板10の信頼性がよりいっそう向上する。また、ダミー電極302が内部電極141,142よりも厚く形成され、しかもダミー電極302の露出部分が斜めに切断された状態になっている。これにより、ダミー電極302の端面の露出面積が大きくなるため、セラミックコンデンサ301と充填剤92との接合強度がよりいっそう向上する。さらに、内部電極141,142の外周部分をコンデンサ側面106の近傍に近づけてもよい。なお、内部電極141,142の外周部分は、コンデンサ側面106に露出していない。このようにすれば、内部電極141,142の面積を大きくすることができるため、セラミックコンデンサ301の高容量化を図ることができる。また図示しないが、内部電極141,142が形成されるセラミック誘電体層105上に、内部電極141,142とは電気的に絶縁されたダミー電極層を内部電極141,142の周囲を覆うように形成し、ダミー電極層の端面をコンデンサ側面106に露出させてもよい。
・上記実施形態の配線基板10では、コア基板11のコア主面12及びコア裏面13にて開口する収容穴部91にセラミックコンデンサ101が内蔵され、セラミックコンデンサ101が主面側ビルドアップ層31に接するように配置されていたが、これに限定されるものではない。例えば、収容穴部91をコア基板11のコア主面12のみにて開口する有底の凹部(非貫通穴)とし、そこにセラミックコンデンサ101を内蔵してもよい。この場合、セラミックコンデンサ101は、収容穴部91の底面に接するように配置される。
・上記実施形態のカバー層部108,109は、複数のセラミック誘電体層153とダミー電極154とを交互に積層した構造を有していた。しかし、ダミー電極154を省略し、カバー層部108,109をセラミック誘電体層153のみによって構成してもよい。
・上記実施形態では、カバー層部108,109のセラミック誘電体層153がコンデンサ形成層部107のセラミック誘電体層105よりも厚く形成され、カバー層部108,109のダミー電極154がコンデンサ形成層部107の内部電極141,142よりも厚く形成されていた。しかし、セラミック誘電体層153の厚さをセラミック誘電体層105の厚さと等しく設定するとともに、ダミー電極154の厚さを内部電極141,142の厚さと等しく設定してもよい。このようにすれば、同じ厚さのグリーンシートを積層してセラミック焼結体104を焼成することができるため、その製造コストを抑えることができる。また、ダミー電極154の配置間隔が短くなるので、カバー層部108,109の靭性をよりいっそう向上させることができる。
・上記実施形態のセラミックコンデンサ101では、セラミック焼結体104の第1コンデンサ主面102側にカバー層部108が設けられるとともに、セラミック焼結体104の第2コンデンサ主面103側にカバー層部109が設けられていた。しかし、カバー層部108,109は、第1コンデンサ主面102側にのみ設けられていてもよいし、第2コンデンサ主面103側にのみ設けられていてもよいし、どちら側にも設けられていなくてもよい。
・上記実施形態のセラミックコンデンサ101では、第1コンデンサ主面102及び第2コンデンサ主面103の両方に表層電極(電極111,112,121,122)が形成されていたが、これに限定されるものではない。例えば、図8に示すセラミックコンデンサ311のように、第1コンデンサ主面102側のみに表層電極(電極111,112)が形成されていてもよい。
・上記実施形態のセラミックコンデンサ101はコア基板11内に収容されていた。しかし、上記実施形態のセラミックコンデンサ101などよりも薄いセラミックコンデンサ(例えば、厚さ0.08mm)を形成し、そのセラミックコンデンサを例えば主面側ビルドアップ層31内に収容してもよい。
この場合、コア基板11のコア主面12上に樹脂シート(未硬化状態の樹脂層間絶縁層33)をラミネートし、樹脂シートが硬化する前に、マウント装置(ヤマハ発動機株式会社製)を用いて、セラミックコンデンサを樹脂シート上に配置する。このとき、加圧しながらセラミックコンデンサの一部(第2コンデンサ主面103側の電極121,122)を樹脂シート内に潜り込ませるようにする。これにより、セラミックコンデンサが位置決めされる。その後、樹脂シートを硬化させて樹脂層間絶縁層33とする。さらに、樹脂層間絶縁層35及び導体層42を交互に形成すれば、主面側ビルドアップ層31が完成する。
このようにすれば、セラミックコンデンサがコア基板11内に収容される場合に比べて、ICチップ21とセラミックコンデンサとを電気的に接続する導通経路(コンデンサ接続配線)が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサによりICチップ21のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができ、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
・上記実施形態では、配線基板10のパッケージ形態はBGA(ボールグリッドアレイ)であるが、BGAのみに限定されず、例えばPGA(ピングリッドアレイ)やLGA(ランドグリッドアレイ)等であってもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
(1)厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、誘電体層を介して複数の内部電極が積層配置された構造を有し、隣接する2つの前記コンデンサ側面の境界部分に第1面取り部を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるコンデンサであって、少なくとも一方の前記コンデンサ主面と、前記複数のコンデンサ側面及び前記第1面取り部との境界部分に、第2面取り部が形成され、前記第2面取り部は、前記コンデンサ本体の表面研磨、または、前記コンデンサ本体に対するレーザー加工を行うことによって形成されることを特徴とする配線基板内蔵用コンデンサ。
(2)技術的思想(1)において、前記コンデンサは、長手方向の外形寸法が5mm以上40mm以下であることを特徴とする配線基板内蔵用コンデンサ。
(3)技術的思想(1)または(2)において、前記第1面取り部及び前記第2面取り部は、平面状の面取り部であり、前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、隣接する2つの前記コンデンサ側面のうちいずれか一方のコンデンサ側面を基準とした前記第1面取り部の面取り深さの40分の1以上3分の1以下であることを特徴とする配線基板内蔵用コンデンサ。
(4)厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、誘電体層を介して複数の内部電極が積層配置された構造を有し、隣接する2つの前記コンデンサ側面の境界部分に第1面取り部を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるコンデンサであって、少なくとも一方の前記コンデンサ主面と、前記複数のコンデンサ側面及び前記第1面取り部との境界部分に、第2面取り部が形成され、前記コンデンサ本体が、複数の前記誘電体層と複数の前記内部電極とを交互に積層してなる第1誘電体積層部と、複数の前記誘電体層と複数の前記内部電極に接続されていないダミー電極とを交互に積層してなり、前記コンデンサ本体の前記一対のコンデンサ主面のうちいずれか一方にて露出するように配置された第2誘電体積層部とを含んで構成され、前記ダミー電極は、金属材料を用いて前記内部電極よりも厚く形成され、端面の一部が前記第2面取り部に露出する一方、前記内部電極は、外周面が前記コンデンサ側面、前記第1面取り部及び前記第2面取り部のいずれにも露出していないことを特徴とする配線基板内蔵用コンデンサ。
10…配線基板
11…コア基板
12…コア主面
13…コア裏面
31…主面側配線積層部としての主面側ビルドアップ層
32…裏面側配線積層部としての裏面側ビルドアップ層
33〜36…層間絶縁層としての樹脂層間絶縁層
42…導体層
91…収容穴部
92…樹脂絶縁材料としての充填剤
101,301,311…配線基板内蔵用コンデンサとしてのセラミックコンデンサ
102…コンデンサ主面としての第1コンデンサ主面
103…コンデンサ主面としての第2コンデンサ主面
104…コンデンサ本体としてのセラミック焼結体
105,153…誘電体層としてのセラミック誘電体層
106…コンデンサ側面
107…第1誘電体積層部としてのコンデンサ形成層部
108,109…第2誘電体積層部としてのカバー層部
111…表層電極としての主面側電源用電極
112…表層電極としての主面側グランド用電極
121…表層電極としての裏面側電源用電極
122…表層電極としての裏面側グランド用電極
131…コンデンサ内ビア導体としての電源用コンデンサ内ビア導体
132…コンデンサ内ビア導体としてのグランド用コンデンサ内ビア導体
141…内部電極としての電源用内部電極
142…内部電極としてのグランド用内部電極
154,302…ダミー電極
161…第1面取り部
162,163…第2面取り部
C1,C3…第1面取り部の面取り深さ
C2…第2面取り部の面取り深さ
θ2,θ3,θ4,θ5,θ6,θ7…面取り角度

Claims (8)

  1. 厚さ方向において互いに反対側に位置する一対のコンデンサ主面と複数のコンデンサ側面とを有する板状に形成され、誘電体層を介して複数の内部電極が積層配置された構造を有し、隣接する2つの前記コンデンサ側面の境界部分に第1面取り部を有するコンデンサ本体を備え、外表面に樹脂絶縁材料が接した状態で配線基板に内蔵されるコンデンサであって、
    少なくとも一方の前記コンデンサ主面と、前記複数のコンデンサ側面及び前記第1面取り部との境界部分に、第2面取り部が形成され
    前記コンデンサ本体が、複数の前記誘電体層と複数の前記内部電極とを交互に積層してなる第1誘電体積層部と、複数の前記誘電体層と複数の前記内部電極に接続されていないダミー電極とを交互に積層してなり、前記コンデンサ本体の前記一対のコンデンサ主面のうちいずれか一方にて露出するように配置された第2誘電体積層部とを含んで構成され、
    前記ダミー電極は、金属材料を用いて形成され、端面の一部が前記第2面取り部に露出している
    ことを特徴とする配線基板内蔵用コンデンサ。
  2. 前記第2面取り部は、平面状の面取り部であることを特徴とする請求項1に記載の配線基板内蔵用コンデンサ。
  3. 前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、前記コンデンサ本体の厚さの2分の1未満であることを特徴とする請求項2に記載の配線基板内蔵用コンデンサ。
  4. 前記第1面取り部は、平面状の面取り部であり、
    前記コンデンサ主面を基準とした前記第2面取り部の面取り深さは、隣接する2つの前記コンデンサ側面のうちいずれか一方のコンデンサ側面を基準とした前記第1面取り部の面取り深さよりも小さいことを特徴とする請求項2または3に記載の配線基板内蔵用コンデンサ。
  5. 前記コンデンサ主面を基準とした前記第2面取り部の面取り角度、前記コンデンサ側面を基準とした前記第2面取り部の面取り角度、及び、前記第1面取り部を基準とした前記第2面取り部の面取り角度は、それぞれ90°未満であることを特徴とする請求項2乃至4のいずれか1項に記載の配線基板内蔵用コンデンサ。
  6. 前記第1面取り部は、平面状の面取り部であり、
    前記コンデンサ本体は、前記コンデンサ主面、前記コンデンサ側面、前記第1面取り部及び前記第2面取り部からなる18個以上の平面によって構成された多面体であり、
    前記コンデンサ主面、前記コンデンサ側面、前記第1面取り部及び前記第2面取り部のうち、隣接する2つの面同士がなす角度が鈍角である
    ことを特徴とする請求項2乃至5のいずれか1項に記載の配線基板内蔵用コンデンサ。
  7. 前記コンデンサは、
    前記複数の内部電極に電気的に接続される複数のコンデンサ内ビア導体と、
    前記複数のコンデンサ内ビア導体における少なくとも一方の前記コンデンサ主面側の端部に電気的に接続された複数の表層電極と
    を備え、前記複数のコンデンサ内ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサである
    ことを特徴とする請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサ。
  8. コア主面及びコア裏面を有し、少なくとも前記コア主面にて開口する収容穴部を有するコア基板と、
    層間絶縁層及び導体層を前記コア主面上にて積層した構造を有する主面側配線積層部と、
    層間絶縁層及び導体層を前記コア裏面上にて積層した構造を有する裏面側配線積層部と、
    前記一対のコンデンサ主面のうち一方のコンデンサ主面と前記コア主面とを同じ側に向けた状態で前記収容穴部内に収容された請求項1乃至のいずれか1項に記載の配線基板内蔵用コンデンサと
    を備え、
    前記配線基板内蔵用コンデンサの厚さは、前記収容穴部の深さと略同一、または、前記収容穴部の深さよりも小さく設定され、
    前記コンデンサ本体を樹脂絶縁材料内に埋め込むことにより、前記配線基板内蔵用コンデンサが固定される
    ことを特徴とする配線基板。
JP2009132288A 2009-06-01 2009-06-01 配線基板内蔵用コンデンサ、配線基板 Expired - Fee Related JP5330105B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009132288A JP5330105B2 (ja) 2009-06-01 2009-06-01 配線基板内蔵用コンデンサ、配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009132288A JP5330105B2 (ja) 2009-06-01 2009-06-01 配線基板内蔵用コンデンサ、配線基板

Publications (2)

Publication Number Publication Date
JP2010278399A JP2010278399A (ja) 2010-12-09
JP5330105B2 true JP5330105B2 (ja) 2013-10-30

Family

ID=43425053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009132288A Expired - Fee Related JP5330105B2 (ja) 2009-06-01 2009-06-01 配線基板内蔵用コンデンサ、配線基板

Country Status (1)

Country Link
JP (1) JP5330105B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9741564B2 (en) 2015-04-28 2017-08-22 Toshiba Memory Corporation Method of forming mark pattern, recording medium and method of generating mark data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786459A (ja) * 1993-09-13 1995-03-31 Toppan Printing Co Ltd 半導体装置
JP4653033B2 (ja) * 2005-07-12 2011-03-16 日本特殊陶業株式会社 配線基板
JP4965237B2 (ja) * 2005-12-22 2012-07-04 日本特殊陶業株式会社 配線基板内蔵用コンデンサ及び配線基板
JP5042049B2 (ja) * 2007-04-10 2012-10-03 日本特殊陶業株式会社 コンデンサ、配線基板

Also Published As

Publication number Publication date
JP2010278399A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5524715B2 (ja) セラミックコンデンサ、配線基板
JP5535765B2 (ja) セラミックコンデンサの製造方法
US7932471B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
JP5089880B2 (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP5129645B2 (ja) 部品内蔵配線基板の製造方法
TWI407870B (zh) 配線基板之製造方法
JP5101240B2 (ja) 板状部品内蔵配線基板
JP5042049B2 (ja) コンデンサ、配線基板
US20080239685A1 (en) Capacitor built-in wiring board
JP2007096273A (ja) 配線基板
JP4405477B2 (ja) 配線基板及びその製造方法、埋め込み用セラミックチップ
JP5020671B2 (ja) コンデンサ内蔵配線基板
JP5112005B2 (ja) 板状部品内蔵配線基板及びその製造方法
JP5512558B2 (ja) 部品内蔵配線基板の製造方法
JP5202878B2 (ja) 配線基板
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP5330105B2 (ja) 配線基板内蔵用コンデンサ、配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5388677B2 (ja) コンデンサ及びその製造方法、配線基板
JP4795860B2 (ja) コンデンサ、配線基板
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP2008270776A (ja) 部品内蔵配線基板及びその製造方法、配線基板内蔵用コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130725

R150 Certificate of patent or registration of utility model

Ref document number: 5330105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees