JP6395316B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP6395316B2 JP6395316B2 JP2015101095A JP2015101095A JP6395316B2 JP 6395316 B2 JP6395316 B2 JP 6395316B2 JP 2015101095 A JP2015101095 A JP 2015101095A JP 2015101095 A JP2015101095 A JP 2015101095A JP 6395316 B2 JP6395316 B2 JP 6395316B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- choke coil
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、入力電圧を所望の電圧に変換して電子機器等の負荷に供給するためのスイッチング電源装置に関する。
従来、商用の交流電源が入力されるスイッチング電源装置は、力率改善回路が内蔵されているものが多い。これらの力率改善回路には、昇圧チョッパー回路が広く用いられている（特許文献１）。
商用電源が入力される力率改善回路は、１００Ｖ〜２００Ｖ程度の実効電圧をもつ交流電圧が入力され、３８０Ｖ程度の直流の電圧を出力する。そのため、半導体素子には、高耐圧の半導体素子が用いられることになる。
力率改善回路の昇圧チョッパー回路に使用される半導体素子は、一般的には、スイッチング素子として６００Ｖ耐圧のＭＯＳ−ＦＥＴ、整流素子として６００Ｖ耐圧のダイオードが用いられる。
力率改善回路として用いられる昇圧チョッパー回路を設計する方法として、動作モードを電流臨界モードとした昇圧チョッパー回路を用いる方法がある。
（電流臨界モードの昇圧チョッパー回路）
図１４は従来の昇圧チョッパー回路を示した回路ブロック図である。図１４に示すように、昇圧チョッパー回路１００は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４、整流素子として機能するダイオード１０６、出力チョークコイル１０８、出力コンデンサ１１０を備え、入力電源１０２から入力した所定の直流電圧をスイッチング制御により昇圧して安定化した所定の直流電圧に変換して負荷１１２に出力する。
図１４は従来の昇圧チョッパー回路を示した回路ブロック図である。図１４に示すように、昇圧チョッパー回路１００は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４、整流素子として機能するダイオード１０６、出力チョークコイル１０８、出力コンデンサ１１０を備え、入力電源１０２から入力した所定の直流電圧をスイッチング制御により昇圧して安定化した所定の直流電圧に変換して負荷１１２に出力する。
図１５は図１４の昇圧チョッパー回路の動作モードを電流臨界モードとした場合の動作波形であり、図１５（ａ）〜（ｄ）に分けて、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４のゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、ダイオード１０６のカソード・アノード間電圧ＶＫＡ、及び出力チョークコイル１０８を流れるチョークコイル電流ＩＬを示している。また、図１６は図１４について１周期の回路動作を期間Ａ，Ｂに分けて示している。
（期間Ａの動作）
電流臨界モードで動作するスイッチング素子１０４は、可変周波数方式によりオン、オフしている。主スイッチング素子１０４をオンした場合は、図１６（期間Ａ）に矢印で示すように、入力電源１０２のプラス側から出力チョークコイル１０８、主スイッチング素子１０４及び入力電源１０２のマイナス側となる経路で電流が流れ、出力チョークコイル１０８に磁気的エネルギーが蓄えられる。主スイッチング素子１０４をオンしてから所定時間が経過すると、主スイッチング素子１０４がオフする。
電流臨界モードで動作するスイッチング素子１０４は、可変周波数方式によりオン、オフしている。主スイッチング素子１０４をオンした場合は、図１６（期間Ａ）に矢印で示すように、入力電源１０２のプラス側から出力チョークコイル１０８、主スイッチング素子１０４及び入力電源１０２のマイナス側となる経路で電流が流れ、出力チョークコイル１０８に磁気的エネルギーが蓄えられる。主スイッチング素子１０４をオンしてから所定時間が経過すると、主スイッチング素子１０４がオフする。
（期間Ｂの動作）
主スイッチング素子１０４がオフすると、図１６（期間Ｂ）に矢印で示すように、出力チョークコイル１０８のドッドで示すプラス側からダイオード１０６、負荷１１２、入力電源１０２及び出力チョークコイル１０８のドットの無いマイナス側となる経路で電流が流れる。
主スイッチング素子１０４がオフすると、図１６（期間Ｂ）に矢印で示すように、出力チョークコイル１０８のドッドで示すプラス側からダイオード１０６、負荷１１２、入力電源１０２及び出力チョークコイル１０８のドットの無いマイナス側となる経路で電流が流れる。
可変周波数方式による制御では、出力チョークコイル１０８の励磁エネルギーが全て放出されたタイミングで主スイッチング素子１０４をオンするため、ダイオード１０６の順方向の電流がゼロになったタイミングで主スイッチング素子１０４をオンする制御を行うことになる（期間Ｂの最後）。
このように出力チョークコイル１０８が励磁エネルギーを全て放出したタイミングで主スイッチング素子１０４をオンする動作を実現して出力電圧Ｖｏを所定の電圧に制御するためには、入力電圧や出力電流によってスイッチング周波数を可変する必要がある。
図１７は、図１５に対し、出力電圧は一定であるが、入力電圧が高く、出力電流が大きい場合の電流臨界モードによる昇圧チョッパー回路の動作波形であり、図１７（ａ）〜（ｄ）に分けて、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４のゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、ダイオード１０６のカソード・アノード間電圧ＶＫＡ、及び出力チョークコイル１０８を流れるチョークコイル電流ＩＬを示している。
このように入力電圧が高く、出力電流が大きい場合には、出力電流が大きくなったことに伴い、主スイッチング素子１０４のオフにより出力チョークコイル１０８の励磁エネルギーを全て放出させて主スイッチング素子１０４をオンするまで期間Ｂが長くなるように周波数制御を行う。
ところで、電流臨界モードの昇圧チョッパー回路は、入力電圧や出力電流の変化に対してスイッチング周波数が変化する動作であるため、計測機器等に用いられる場合は、計測誤差を発生させる原因になる。これは、計測機器内に用いられているＡＤコンバータのサンプリング周期とスイッチング周波数の逓倍周波数が重なるとＡＤ変換誤差を発生させることによる。
そこで、高精度の計測機器等では、固定周波数方式のスイッチング電源装置が好まれる。これは、スイッチング電源装置を固定周波数で動作させることで、計測機器のＡＤコンバータのサンプリング周期を、スイッチング電源装置のスイッチング周波数と重ならないように設定することができるようになるためである。
固定周波数で動作する昇圧チョッパー回路を設計する方法として、動作モードを電流連続モードとした昇圧チョッパー回路を用いる方法がある。
（電流連続モードの昇圧チョッパー回路）
図１８は昇圧チョッパー回路の動作モードを電流連続モードとした場合の動作波形であり、図１８（ａ）〜（ｄ）に分けて、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４のゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、ダイオード１０６のカソード・アノード間電圧ＶＫＡ、及び出力チョークコイル１０８を流れるチョークコイル電流ＩＬを示している。また、図１９は図１８について１周期の回路動作を期間Ａ，期間Ｂ及び期間Ｂから期間Ａに変化した直後に分けて示している。
図１８は昇圧チョッパー回路の動作モードを電流連続モードとした場合の動作波形であり、図１８（ａ）〜（ｄ）に分けて、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１０４のゲート・ソース間電圧ＶＧＳ、ドレイン・ソース間電圧ＶＤＳ、ダイオード１０６のカソード・アノード間電圧ＶＫＡ、及び出力チョークコイル１０８を流れるチョークコイル電流ＩＬを示している。また、図１９は図１８について１周期の回路動作を期間Ａ，期間Ｂ及び期間Ｂから期間Ａに変化した直後に分けて示している。
更に、図２０は電流連続モードの昇圧チョッパー回路にリカバリー特性の悪いダイオードを使用した場合の動作波形であり、図１８と同様に図２０（ａ）〜（ｄ）に分けて示している。
（期間Ａの動作）
電流連続モードにおけるスイッチング素子１０４は、固定周波数方式によりオン、オフされており、主スイッチング素子１０４をオンした場合は、図１９（期間Ａ）に矢印で示すように、入力電源１０２のプラス側から出力チョークコイル１０８、主スイッチング素子１０４及び入力電源１０２のマイナス側となる経路で電流ＩＬが流れ、出力チョークコイル１０８に磁気的エネルギーが蓄えられる。出力電圧を一定にするデューティ制御によるオン時間が経過すると、主スイッチング素子１０４がオフする。
電流連続モードにおけるスイッチング素子１０４は、固定周波数方式によりオン、オフされており、主スイッチング素子１０４をオンした場合は、図１９（期間Ａ）に矢印で示すように、入力電源１０２のプラス側から出力チョークコイル１０８、主スイッチング素子１０４及び入力電源１０２のマイナス側となる経路で電流ＩＬが流れ、出力チョークコイル１０８に磁気的エネルギーが蓄えられる。出力電圧を一定にするデューティ制御によるオン時間が経過すると、主スイッチング素子１０４がオフする。
（期間Ｂの動作）
主スイッチング素子１０４がオフすると、図１９（期間Ｂ）に矢印で示すように、出力チョークコイル１０８のドッドで示すプラス側からダイオード１０６、負荷１１２、入力電源１０２及び出力チョークコイル１０８のドットの無いマイナス側となる経路で電流が流れる。電流連続モードでは、出力チョークコイル１０８が励磁エネルギーを放出している途中で１周期に達すると、スイッチング素子１０４をオンする。
主スイッチング素子１０４がオフすると、図１９（期間Ｂ）に矢印で示すように、出力チョークコイル１０８のドッドで示すプラス側からダイオード１０６、負荷１１２、入力電源１０２及び出力チョークコイル１０８のドットの無いマイナス側となる経路で電流が流れる。電流連続モードでは、出力チョークコイル１０８が励磁エネルギーを放出している途中で１周期に達すると、スイッチング素子１０４をオンする。
（期間Ｂから期間Ａに変化した直後の動作）
電流連続モードによるスイッチング素子１０４の動作では、ダイオード１０６に順方向の電流が流れているときに、主スイッチング素子１０６をオンする制御を行うことになるため、整流素子であるダイオード１０６のリカバリー特性が悪いと、主スイッチング素子がオンする際に、図１９（期間Ｂから期間Ａに変化した直後）に矢印で示すように、出力コンデンサ１１０のプラス側からダイオード１０６、スイッチング素子１０４及び出力コンデンサ１１０のマイナス側となる経路で大きなリカバリー電流が流れる。
電流連続モードによるスイッチング素子１０４の動作では、ダイオード１０６に順方向の電流が流れているときに、主スイッチング素子１０６をオンする制御を行うことになるため、整流素子であるダイオード１０６のリカバリー特性が悪いと、主スイッチング素子がオンする際に、図１９（期間Ｂから期間Ａに変化した直後）に矢印で示すように、出力コンデンサ１１０のプラス側からダイオード１０６、スイッチング素子１０４及び出力コンデンサ１１０のマイナス側となる経路で大きなリカバリー電流が流れる。
このようにリカバリー特性の悪いダイオード１０６にリカバリー電流が流れるとリカバリー電流が流れることで効率の低下を引き起こし、また、図２０に示すように、ダイオード１０６のカソード・アノード間に大きなサージ電圧が発生することでノイズが増大する。
このような問題は、整流素子であるダイオード１０６に、リカバリー特性に優れた、シリコンカーバイトを使用したショットキーバリアダイオードを用いることで解決できる。しかし、シリコンカーバイトを使用したショットキーバリアダイオードは高価な素子であり、スイッチング電源装置が高価なものになってしまう。
（同期整流の昇圧チョッパー回路）
昇圧チョッパー回路を高効率化するための手法として、整流素子にＭＯＳ−ＦＥＴを用いた同期整流を行う方法が考えられる。しかし、高い電圧が入出力される力率改善回路である昇圧チョッパー回路では、ＭＯＳ−ＦＥＴの寄生ダイオードのリカバリー特性が問題となる。
昇圧チョッパー回路を高効率化するための手法として、整流素子にＭＯＳ−ＦＥＴを用いた同期整流を行う方法が考えられる。しかし、高い電圧が入出力される力率改善回路である昇圧チョッパー回路では、ＭＯＳ−ＦＥＴの寄生ダイオードのリカバリー特性が問題となる。
これは図１８乃至図２０に示した電流連続モードの昇圧チョッパー回路で特に顕著になる。即ち、高耐圧のＭＯＳ−ＦＥＴは寄生ダイオードのリカバリー特性が非常に悪く、これにより、効率の低下やノイズの増大を引き起こしてしまう。
この問題を解決するため、特許文献２にあっては、主スイッチング素子として使用するソフトスイッチング回路が提案されている。このソフトスイッチング回路は、第１ダイオード、共振コンデンサ及び第２ダイオードを直列接続し、第１ダイオードと共振コンデンサの直列回路に半導体デバイスの第１スイッチを並列接続すると共に、共振コンデンサと第２ダイオードの直列回路に半導体デバイスの第２スイッチを並列接続し、第１及び第２スイッチの端子間の電圧ゼロ又は電流ゼロでオン、オフするソフトスイッチ動作を実現している。
しかしながら、このようなソフトスイッチング回路を用いた昇圧チョッパー回路は、高効率で低ノイズのスイッチング電源装置を実現できるが、ソフトスイッチング回路が複雑で部品点数が増加し、高コストになってしまう問題がある。
本発明は、同期整流の昇圧チョッパー回路について、少ない部品点数でソフトスイッチング動作を実現して、高効率、低ノイズ及び低コストを可能とするスイッチング電源装置を提供することを目的とする。
（過大出力電流に対するサージ電圧防止機能を設けたスイッチング電源装置）
本発明は、
入力電源の一端に出力チョークコイルの一端が接続され、
出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
整流素子の他端に出力コンデンサの一端が接続され、
主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、主スイッチング素子および整流素子のオン、オフが制御される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する固定周波数に同期して、主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するものであり、更に、
出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
出力電流が過大出力電流となった場合に、スイッチング制御回路が主スイッチング素子をオンさせようとするタイミングで極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御することで、整流素子のサージ電圧の発生を抑制する主スイッチング素子オン保留制御回路と、
を備えたことを特徴とする。
本発明は、
入力電源の一端に出力チョークコイルの一端が接続され、
出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
整流素子の他端に出力コンデンサの一端が接続され、
主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、主スイッチング素子および整流素子のオン、オフが制御される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する固定周波数に同期して、主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するものであり、更に、
出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
出力電流が過大出力電流となった場合に、スイッチング制御回路が主スイッチング素子をオンさせようとするタイミングで極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御することで、整流素子のサージ電圧の発生を抑制する主スイッチング素子オン保留制御回路と、
を備えたことを特徴とする。
ここで、スイッチング制御回路は、スイッチングの１周期内に主スイッチング素子のオフ期間を設けるように制御し、更に、
スイッチング素子のオン期間の上限を決定することで最大出力電流を抑制する電流制限回路を備える。
スイッチング素子のオン期間の上限を決定することで最大出力電流を抑制する電流制限回路を備える。
（過大回生電流に対するサージ電圧防止機能を設けたスイッチング電源装置）
本発明は、
入力電源の一端に出力チョークコイルの一端が接続され、
出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
整流素子の他端に出力コンデンサの一端が接続され、
主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、主スイッチング素子および整流素子のオン、オフが制御される構成を持つ回生機能を備えた同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力側から入力側へ流れる回生電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する固定周波数に同期して、主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に整流素子のオフ期間を設けるように制御するものであり、更に、
出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
回生電流が過大回生電流となった場合に、スイッチング制御回路が整流素子をオンさせようとするタイミングで極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する整流素子のオン信号を保留してオフを継続するように制御することで、主スイッチング素子のサージ電圧の発生を抑制する整流素子オン保留制御回路と、
を備えたことを特徴とする。
本発明は、
入力電源の一端に出力チョークコイルの一端が接続され、
出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
整流素子の他端に出力コンデンサの一端が接続され、
主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、主スイッチング素子および整流素子のオン、オフが制御される構成を持つ回生機能を備えた同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
出力チョークコイルのインダクタンスは、出力側から入力側へ流れる回生電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
スイッチング制御回路は、スイッチング周波数発生回路を備え、スイッチング周波数発生回路が出力する固定周波数に同期して、主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に整流素子のオフ期間を設けるように制御するものであり、更に、
出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
回生電流が過大回生電流となった場合に、スイッチング制御回路が整流素子をオンさせようとするタイミングで極性検出回路が極性検出信号を出力しているときには、スイッチング制御回路が出力する整流素子のオン信号を保留してオフを継続するように制御することで、主スイッチング素子のサージ電圧の発生を抑制する整流素子オン保留制御回路と、
を備えたことを特徴とする。
（基本的な効果）
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において、出力チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路を設けるようにしたため、出力電流が零から定格電流の範囲では、出力チョークコイルの電流がマイナス方向を向いている状態で整流素子をオフさせることで主スイッチング素子の寄生容量を引く抜くことができるように、出力チョークコイルのインダクタンスが設定されている。また、主スイッチング素子がオンする直前のタイミングでは、通常の昇圧チョッパー回路と異なり整流素子の寄生ダイオードに電流が流れていないため、整流素子の寄生ダイオードにリカバリー電流が流れることがない。
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において、出力チョークコイルのインダクタンスは、出力電流が所定の定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路を設けるようにしたため、出力電流が零から定格電流の範囲では、出力チョークコイルの電流がマイナス方向を向いている状態で整流素子をオフさせることで主スイッチング素子の寄生容量を引く抜くことができるように、出力チョークコイルのインダクタンスが設定されている。また、主スイッチング素子がオンする直前のタイミングでは、通常の昇圧チョッパー回路と異なり整流素子の寄生ダイオードに電流が流れていないため、整流素子の寄生ダイオードにリカバリー電流が流れることがない。
この場合、通常の昇圧チョッパー回路では用いられないような大きな電流振幅で出力チョークコイルを動作させることになるため、コアロスの増加による損失の増大や実効電流の増加による電流通過経路の抵抗成分による損失の増大が発生する。しかしながら、同期整流、リカバリー動作の抑制、ソフトスイッチング動作が実現できるため、スイッチング電源装置全体としての見た場合の損失が低減できる。
また、サージ電圧が発生しないため、通常の同期整流やダイオード整流を用いた昇圧チョッパー回路よりも耐圧の低いＭＯＳ−ＦＥＴ等の半導体素子（オン抵抗の小さい素子）が使用可能となり、高効率化に寄与し、さらに、スイッチングノイズも低減できる。このような効果は、リカバリー特性の良くないＭＯＳ−ＦＥＴ等の半導体素子を主スイッチング素子や整流素子に用いなければならないような高い入力電圧で用いられる同期整流昇圧チョッパー回路で顕著となる。
また、本発明のスイッチング電源装置の出力チョークコイルの電流と似たような電流が流れるスイッチング電源装置として、可変周波数方式のスイッチング電源装置があるが、これは、出力チョークコイルの電流が臨界状態（ゼロとプラスの間で振幅させる）となるように制御されるため、入力電圧、出力電圧、出力電流の変化に対して、スイッチング周波数を可変させる必要があり、例えば、計測機器等に用いる場合は、計測誤差を引き起こす原因となる。これに対し、本発明のスイッチング電源装置は、スイッチング周波数が固定周波数方式で制御されているため、本発明のスイッチング電源装置を計測機器等に用いても、計測誤差等の悪影響を及ぼすことがない。
（負荷過大電流に対するサージ発生防止による効果）
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において、出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときには、制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路と、を設けるようにしたため、最大出力電流値以上の電流を流そうとした場合でも、整流素子の寄生ダイオードに電流が流れていない状態で、主スイッチング素子がオンすることになるため、サージ電圧を発生させることがない。
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において、出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときには、制御回路が出力する主スイッチング素子のオン信号を保留してオフを継続するように制御する主スイッチング素子オン保留制御回路と、を設けるようにしたため、最大出力電流値以上の電流を流そうとした場合でも、整流素子の寄生ダイオードに電流が流れていない状態で、主スイッチング素子がオンすることになるため、サージ電圧を発生させることがない。
また、サージ電圧の発生が無いことから、主スイッチング素子及び整流素子として使用するＭＯＳ−ＦＥＴなどの半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。
また、スイッチング制御回路は、スイッチング周期の１周期内に主スイッチング素子のオフ期間を設けて最大出力電流を制限する電流制限回路を設けるようにしたため、出力チョークコイルの電流ピーク値が、主スイッチング素子のオン時間で制限されてスイッチング周期の１周期以上にはならず、過大な電流が流れることを抑制する機能である過電流保護機能を併せ持つことになる。
（回生動作による効果）
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において,出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に整流素子のオフ期間を設けるように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときには、スイッチング制御回路が出力する整流素子のオン信号を保留してオフを継続するように制御する整流素子オン保留制御回路と、を設けるようにしたため、出力側から入力側に電力を回生する機能を備えた、低ノイズで高効率なスイッチング電源装置を実現可能とする。
本発明は、入力電源の一端に出力チョークコイルの一端が接続され、出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、整流素子の他端に出力コンデンサの一端が接続され、主スイッチング素子の他端に出力コンデンサの他端と入力電源の他端が接続される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置において,出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、所定のスイッチング周期で主スイッチング素子および整流素子を、デッドタイムを設けて相補的にオン、オフすると共に、スイッチングの１周期内に整流素子のオフ期間を設けるように制御するスイッチング制御回路と、出力チョークコイルの極性を検出して出力する極性検出回路と、極性検出回路により出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときには、スイッチング制御回路が出力する整流素子のオン信号を保留してオフを継続するように制御する整流素子オン保留制御回路と、を設けるようにしたため、出力側から入力側に電力を回生する機能を備えた、低ノイズで高効率なスイッチング電源装置を実現可能とする。
この回生動作は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧をスイッチング電源装置の出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に発生する。
また、本発明のスイッチング電源装置は、回生動作を利用して、双方向スイッチング電源装置を作ることを可能とする。
また、本発明のスイッチング電源装置では、回生動作中においても、回生電流となる出力チョークコイルの電流がゼロを跨いで変化する状態であれば、主スイッチング素子および整流素子の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。また、主スイッチング素子および整流素子の寄生容量の引き抜きが行われるため、ソフトスイッチング動作が実現できる。これにより、高効率、低ノイズの双方向スイッチング電源装置を実現可能とする。
また、大きな回生電流が流れた場合でも、主スイッチング素子の寄生ダイオードに電流が流れている最中に整流素子がオンすることがなくなるため、サージ電圧を発生させることがない。また、サージ電圧の発生がないため、主スイッチング素子や整流素子に低耐圧で導通抵抗の低いＭＯＳ―ＦＥＴ等の半導体素子を用いることができ、低ノイズで高効率の回生機能を持ったスイッチング電源装置を実現可能とする。
また、出力チョークコイルの回生電流のピーク値は、スイッチングの１周期以上にはならないように整流素子のオン時間で制限されるため、過大な回生電流が流れることを抑制する機能である回生過電流保護機能を併せ持つことになる。
［スイッチング電源装置の構成］
図１は同期整流方式の昇圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図である。
図１は同期整流方式の昇圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図である。
図１に示すように、本実施形態のスイッチング電源装置は、入力電源１２の入力電圧を同期整流の昇圧チョッパー回路１０により所望の出力電圧に変換し、電子機器等の負荷２２に供給するものであり、特に、入出力電圧の高い同期整流の昇圧チョッパー回路１０において、少ない部品点数でソフトスイッチング動作を実現することで、高効率化、低ノイズ化、低コスト化に対する課題を解決する。
（同期整流の昇圧チョッパー回路）
図１に示すように、同期整流の昇圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う整流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。
図１に示すように、同期整流の昇圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う整流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。
同期整流の昇圧チョッパー回路１０のパワー回路部は、入力電源１２のプラス側の一端に出力チョークコイル１８の一端が接続され、出力チョークコイル１８の他端に主スイッチング素子１４のドレイン端子Ｄと整流素子１６のソース端子Ｓとが接続され、整流素子のドレイン端子Ｄに出力コンデンサ２０の一端が接続され、主スイッチング素子１４のソース端子Ｓに出力コンデンサ２０の他端と入力電源１２のマイナス側の他端が接続される。
出力チョークコイル１８のインダクタンスＬは、出力電流Ｉｏが所定の定格出力電流ＩｏＭＡＸ以下のときに、スイッチングの１周期内において、出力チョークコイル１８を流れるチョークコイル電流ＩＬが正方向と負方向の双方に流れるような所定の値に設定されている。この詳細は後の説明で明らかにする。
また、主スイッチング素子１４及び整流素子１６は、ＭＯＳ−ＦＥＴの半導体素子構造に起因して、それぞれのソース・ドレイン間と並列に、寄生ダイオード６０，６４と寄生容量６２，６６を発生している。
スイッチング制御回路２４は、所定のスイッチング周期で主スイッチング素子１４および整流素子１６を、デッドタイムを設けて相補的にオン、オフするように制御する。
（スイッチング制御回路）
スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路（パルス幅変調回路）３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。
スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路（パルス幅変調回路）３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。
スイッチング周波数発生回路２６は発振回路２５を備え、所定のスイッチング周波数ｆｓｗのクロック信号Ｅ１を出力する。
三角波発生回路２８は、ＭＯＳ−ＦＥＴを用いたスイッチング素子４０、抵抗４２とコンデンサ４４を直列接続した充放電回路を備え、発振回路２５のパルス信号Ｅ１のＬレベルへの立下りでスイッチング素子４０をオフし、抵抗４２を介してコンデンサ４４を充電して直線的に増加する信号電圧を生成し、続いて発振回路２５のパルス信号Ｅ１のＨレベルへの立上りでスイッチング素子４０をオンしてコンデンサ４４を放電リセットし、これにより発振回路２５の発振周期で繰り返す三角波信号Ｅ２を生成する。
ＰＷＭ回路３２はフィードバック回路３０から出力電圧Ｖｏに応じて変化するフィードバック信号Ｅ３と三角波発生回路２８からの三角波信号Ｅ２を入力し、フィードバック信号Ｅ３の信号レベルに応じたオンデューティをもつＰＷＭ信号Ｅ４を出力し、主スイッチング素子１４のオン、オフを制御する。
ＰＷＭ回路３２からのＰＷＭ信号Ｅ４は第１デッドタイム発生回路３４を介して整流制御用インバータ３８に入力され、整流制御用インバータ３８で反転された整流制御信号Ｅ７により、主スイッチング素子１４のオンオフ制御に対し相補的に整流素子１６をオンオフ制御させる。
第１デッドタイム発生回路３４は、抵抗５０とコンデンサ５２を直列接続した遅延回路であり、ＰＷＭ信号Ｅ４を一定時間遅延させた遅延信号Ｅ６を整流制御用インバータ３８に出力し、遅延信号Ｅ６が整流制御用インバータ３８のスレッショルドレベル以下となった遅延後にＨレベルとなる整流制御信号Ｅ７を出力することで、主スイッチング素子１４のオフと整流素子１６のオンの間に所定の第１テッドタイムを設ける。
第２デッドタイム発生回路３６は、発振回路４６とダイオード４８を備え、発振回路２５と発振回路４６の周波数を同期させており、発振回路２５のパルス信号Ｅ１が発生する直前に発振回路４６からパルス信号Ｅ５を出力することで所定の第２デッドタイムを発生させ、整流素子１６のオフと主スイッチング素子１４のオンの間に第２デッドタイムを設ける。
（スイッチング電源装置の動作）
図２は図１について出力電流が零の場合の動作波形を示した説明図、図３は図１について出力電流が大きい場合の動作波形を示した説明図である。
図２は図１について出力電流が零の場合の動作波形を示した説明図、図３は図１について出力電流が大きい場合の動作波形を示した説明図である。
ここで、図２及び図３は、その（ａ）〜（ｊ）に、発振回路２５のパルス信号Ｅ１、発振回路４６のパルス信号Ｅ５、ＰＷＭ回路３２の入力する三角波信号Ｅ２とフィードバック信号Ｅ３、ＰＷＭ回路３２から出力するＰＷＭ信号Ｅ４、第１デッドタイム発生回路３４の遅延信号Ｅ６、主スイッチング素子１４のゲート・ソース間電圧ＶＧＳ１、整流素子１６のゲート・ソース間電圧ＶＧＳ２、主スイッチング素子１４のドレイン・ソース間電圧ＶＤＳ１、整流素子１６のドレイン・ソース間電圧ＶＤＳ２及び出力チョークコイル１８のチョークコイル電流ＩＬを示している。また、図４は図１についてスイッチングの時刻ｔ１〜ｔ２となる１周期の回路動作をＡ〜Ｆの６期間に分けて示している。
図１に示した本実施形態のスイッチング電源装置は、出力電流Ｉｏが零から所定の定格出力電流ＩｏＭＡＸの範囲において、出力電圧をＶｏ、入力電圧をＶｉｎとすると、主スイッチング素子１４のオンデューティが（Ｖｏ−Ｖｉｎ）／Ｖｏとなるように動作する。また、出力電流Ｉｏは、主スイッチング素子１４がオフしているときに、出力チョークコイル１８を流れるチョークコイル電流ＩＬの平均値となる。
（期間Ａの動作）
出力電流Ｉｏが零から定格出力電流ＩｏＭＡＸの範囲では、図２の期間Ａに示すように、図２（ｆ）のＶＧＳ１がＨレベルにあることで主スイッチング素子１４がオンしており、また図２（ｇ）のＶＧＳ２がＬレベルにあることで整流素子１６がオフしており、図２（Ｊ）のチョークコイル電流ＩＬがプラス方向を向いて増加している。
出力電流Ｉｏが零から定格出力電流ＩｏＭＡＸの範囲では、図２の期間Ａに示すように、図２（ｆ）のＶＧＳ１がＨレベルにあることで主スイッチング素子１４がオンしており、また図２（ｇ）のＶＧＳ２がＬレベルにあることで整流素子１６がオフしており、図２（Ｊ）のチョークコイル電流ＩＬがプラス方向を向いて増加している。
このとき図４（期間Ａ）に矢印で示すように、入力電源１２のプラス側から出力チョークコイル１８、主スイッチング素子１４及び入力電源１２のマイナス側となる経路で電流が流れ、出力チョークコイル１８に磁気的エネルギーが蓄積される。
期間Ａの間に図２（ｃ）に示す三角波信号Ｅ２がフィードバック信号Ｅ３のレベルに交差すると、図２（ｄ）のＰＭＷ信号Ｅ４がＨレベルからＬレベルに立下り、図２（ｆ）のＶＧＳ１がＨレベルからＬレベルとなり、期間Ａの最後に示すように、主スイッチング素子１４がオフする。
（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つ。従って、図４（期間Ｂ）に矢印で示すように、入力電源１２のプラス側から出力チョークコイル１８、整流素子１６の寄生容量６６、出力コンデンサ２０及び入力電源１２のマイナス側となる経路で電流が流れる。このため、第１デットタイムの期間Ｂで整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つ。従って、図４（期間Ｂ）に矢印で示すように、入力電源１２のプラス側から出力チョークコイル１８、整流素子１６の寄生容量６６、出力コンデンサ２０及び入力電源１２のマイナス側となる経路で電流が流れる。このため、第１デットタイムの期間Ｂで整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図２（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、期間Ｃの最初で整流素子１６はソフトスイッチング動作によりオンすることができる。
期間Ｂの第１デットタイムが過ぎて図２（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、期間Ｃの最初で整流素子１６はソフトスイッチング動作によりオンすることができる。
即ち、寄生容量６６は放電状態にあることから、整流素子１６のドレイン・ソース間電圧ＶＤＳ２は零ボルトとなっており、この状態で整流素子１６がオンするソフトスイッチング動作を行うことができる。
整流素子１６がオンすると、図４（期間Ｃ）に矢印で示すように、入力電源１２のプラス側から出力チョークコイル１８、整流素子１６、出力コンデンサ２０及び入力電源１２のマイナス側となる経路で電流が流れ、図２（ｊ）に示すように、チョークコイル電流ＩＬは直線的に減少する。
（期間Ｄの動作）
期間Ｃにおいて、主スイッチング素子１４がオフし、整流素子１６がオンしている状態で、出力チョークコイル１８の電流が低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。
期間Ｃにおいて、主スイッチング素子１４がオフし、整流素子１６がオンしている状態で、出力チョークコイル１８の電流が低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。
このときには、図４（期間Ｄ）に示すように、出力コンデンサ２０のプラス側から出力整流素子１６、チョークコイル１８、入力電源１２及び出力コンデンサ２０のマイナス側となる経路で出力チョークコイル１８に磁気的エネルギーを蓄えるように電流が流れ、図２（ｊ）に示すように、チョークコイル電流ＩＬはマイナス方向に直線的に増加する。
期間Ｄの最後に近づくと、図２（ｂ）に示す発振回路４６のパルス信号Ｅ５により図２（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｄの最後に示すように、整流素子１６がオフする。
（期間Ｅの動作）
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
従って、図４（期間Ｅ）に矢印で示すように、出力チョークコイル１８のドットの無いプラス側から入力電源１２、主スイッチング素子１４の寄生容量６２及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。このため、第２デットタイムの期間Ｅで主スイッチング素子１４の寄生容量６２に蓄えられた電荷が回収される。
（期間Ｆの動作）
期間Ｅの第２デットタイムが過ぎて図２（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンするタイミングでは、主スイッチング素子１４の寄生容量６２の電荷が期間Ｅで回収されているため、期間Ｆの最初で主スイッチング素子１４はソフトスイッチング動作によりオンすることができる。
期間Ｅの第２デットタイムが過ぎて図２（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンするタイミングでは、主スイッチング素子１４の寄生容量６２の電荷が期間Ｅで回収されているため、期間Ｆの最初で主スイッチング素子１４はソフトスイッチング動作によりオンすることができる。
即ち、寄生容量６２は放電状態にあることから、主スイッチング素子１４のドレイン・ソース間電圧ＶＤＳ１は零ボルトとなっており、この状態で主スイッチング素子１４をオンするソフトスイッチング動作を行うことができる。
主スイッチング素子１４がオンすると、図４（期間Ｆ）に矢印で示すように、出力チョークコイル１８のドットの無いプラス側から入力電源１２、主スイッチング素子１４及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、図２（ｊ）の期間Ｆに示すように、チョークコイル電流ＩＬはマイナス方向から零に向かって直線的に変化する。
なお、期間Ａ〜Ｆの動作は図２の出力電流が零の場合の動作波形を例にとっているが、図３の出力電流が大きい場合の動作波形についても、チョークコイル電流ＩＬの平均値がプラスになっている以外は、同様の動作となる。
（出力チョークコイルのインダクタンス）
図２乃至図４に示した期間Ａ〜Ｆの動作を実現するために、出力チョークコイル１８のインダクタンスＬは、式（１）を満たすように設定される。
図２乃至図４に示した期間Ａ〜Ｆの動作を実現するために、出力チョークコイル１８のインダクタンスＬは、式（１）を満たすように設定される。
但し、
Ｌ：出力チョークコイルのインダクタンス
Ｖｉｎ：入力電圧
Ｖｏ：出力電圧
ＩｏＭＡＸ：スイッチング電源装置の定格出力電流
ｆｓｗ：スイッチング周波数
式（１）は、次の式（２）〜式（６）により導出される。
Ｌ：出力チョークコイルのインダクタンス
Ｖｉｎ：入力電圧
Ｖｏ：出力電圧
ＩｏＭＡＸ：スイッチング電源装置の定格出力電流
ｆｓｗ：スイッチング周波数
式（１）は、次の式（２）〜式（６）により導出される。
昇圧チョッパー回路１０のソフトスイッチングの条件として、主スイッチング素子１４がオンするときに、出力チョークコイル１８の電流ＩＬは、必ずマイナス方向を向いていなければならず、電流振幅（電流変化量）ΔＩＬは必ず、ゼロを跨ぐようにしなければならない。
このため、本実施形態のスイッチング電源装置が定格出力電流ＩｏＭＡＸを出力する条件は、出力チョークコイル１８の電流ＩＬがゼロ、正確には、ゼロを若干だけ下回った点を起点に電流が振幅変化する動作となったときである。このときの定格出力電流ＩｏＭＡＸは、主スイッチング素子１４がオフしたときに出力チョークコイル１８に流れる電流の平均値であるので、ここから、出力チョークコイル１８の電流振幅ΔＩＬの最小値が次の式（２）から求まる。
また、出力チョークコイル１８の電流振幅ΔＩＬ は、出力チョークコイル１８に印加される電圧ＶＬ、印加時間Ｔｏｎ、インダクタンスＬにより次の式（３）で表される。
また、出力チョークコイル１８に印加される電圧ＶＬは、入力電圧Ｖｉｎであり、次の式（４）となる。
ＶＬ＝Ｖｉｎ (４)
また、出力チョークコイル１８にＶＬが印加されている時間Ｔｏｎは、主スイッチング素子１４のオン時間であり、スイッチング周波数とデューティから求められ、次の式（５）となる。
ＶＬ＝Ｖｉｎ (４)
また、出力チョークコイル１８にＶＬが印加されている時間Ｔｏｎは、主スイッチング素子１４のオン時間であり、スイッチング周波数とデューティから求められ、次の式（５）となる。
更に、主スイッチング素子１４のデューティｄｕｔｙは、入力電圧Ｖｉｎと出力電圧Ｖｏから次の式（６）として求められる。
このため式（６）のデューティｄｕｔｙを式（５）に代入してオン時間Ｔｏｎを求め、これを式（３）に代入し、また式（４）から求めた印加電圧ＶＬを式（３）に代入して電流振幅ΔＩＬを求め、これを式（２）に代入して整理することで、式（１）を満たすインダクタンスＬを求めることができる。
（図１のスイッチング電源装置の有用性）
図１に示したスイッチング電源装置は、出力電流Ｉｏが零から所定の定格出力電流ＩｏＭＡＸの範囲では、出力チョークコイル１８の電流がマイナス方向を向いている状態で整流素子１６をオフさせることで主スイッチング素子１４の寄生容量の引く抜くことができるように出力チョークコイル１８のインダクタンスＬが設定されている。
図１に示したスイッチング電源装置は、出力電流Ｉｏが零から所定の定格出力電流ＩｏＭＡＸの範囲では、出力チョークコイル１８の電流がマイナス方向を向いている状態で整流素子１６をオフさせることで主スイッチング素子１４の寄生容量の引く抜くことができるように出力チョークコイル１８のインダクタンスＬが設定されている。
また、主スイッチング素子１４がオンする直前のタイミングでは、整流素子１６の寄生ダイオードに電流が流れていないため、整流素子１６の寄生ダイオードにリカバリー電流が流れることがない。この動作は、固定周波数で行われるため、従来の電流臨界モードの昇圧チョッパー回路のようにスイッチング周波数が変化することが無く、高精度の測定器の測定精度に影響を及ぼすことが無い。
また、従来の電流連続モードの昇圧チョッパー回路が持っていた半導体素子にサージ電圧を発生させる原因、即ち、ダイオードの順方向に電流が流れているときに、ダイオードに逆電圧を印加する動作を持たないため、シリコンカーバイドを用いたショットキーバリアダイオード等の高価な半導体素子を必要としない。
さらには、共振用のコンデンサ、共振用のインダクター、補助スイッチを用いずに整流素子にＭＯＳ−ＦＥＴを用いた同期整流を実現できるため、低コストで高効率、低ノイズのスイッチング電源装置を作ることが可能になる。
［過大出力電流に対しサージ電圧を防止する実施形態］
（スイッチング電源装置の構成）
図５は過大出力電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
（スイッチング電源装置の構成）
図５は過大出力電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図５に示すように、本実施形態のスイッチング電源装置は、入力電源１２の入力電圧を同期整流の昇圧チョッパー回路１０により所望の出力電圧に変換して負荷２２に供給する。
同期整流の昇圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う整流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。なお、主スイッチング素子１４及び整流素子１６のソース・ドレイン間と並列に発生する寄生ダイオードと寄生容量は省略している。
スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。
これらの構成は図１の実施形態と同じであるが、本実施形態にあっては、極性検出回路７０と主スイッチング素子オン保留制御回路７４が付加される。
極性検出回路７０は、出力チョークコイル１８に結合した極性検出コイル７２を備え、出力チョークコイル１８に発生している電圧の極性を検出して極性検出信号Ｅ８を出力する。即ち、極性検出回路７０は、出力チョークコイル１８のドットで示す側にプラスの電圧が発生している場合にＬレベルとなる極性検出信号Ｅ８を出力し、また、出力チョークコイル１８のドットで示す側の反対側にプラスの電圧が発生している場合にＨレベルとなる極性検出信号Ｅ８を出力する。
主スイッチング素子オン保留制御回路７４は、極性検出回路７０により出力チョークコイル１８にドットで示す側にプラスの電圧が発生してＬレベルとなる極性検出信号Ｅ８を出力しているときに、スイッチング制御回路２４が出力するＨレベルとなるＰＷＭ信号Ｅ４をＬレベルに固定し、主スイッチング素子１４のオンを保留してオフを継続するように制御する。
（サージ電圧防止機能がない場合の動作）
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加していない場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図６及び図７に基づいて説明する。
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加していない場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図６及び図７に基づいて説明する。
図６は過大出力電流に対するサージ電圧防止機能がない場合の動作波形を示した説明図であり、図２（ａ）〜（ｊ）と同様に、図６（ａ）〜（ｊ）に分けて示している。
（期間Ａの動作）
図６（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図６（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。
図６（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図６（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。
このように負荷２２に大電流が流れると、主スイッチング素子１４のオンデューティが増加し、図６（ｊ）の期間Ａに示すように、チョークコイル電流ＩＬが上昇する。
（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図６（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上って整流素子１６がオンするタイミングでは、整流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、整流素子１６はソフトスイッチング動作によりオンすることができる。整流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。
期間Ｂの第１デットタイムが過ぎて図６（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上って整流素子１６がオンするタイミングでは、整流素子１６の寄生容量６６の電荷が期間Ｂで引き抜かれているため、整流素子１６はソフトスイッチング動作によりオンすることができる。整流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。
この場合、主スイッチング素子１４がオフし、整流素子１６がオンしている状態で、チョークコイル電流ＩＬが低下してくるが、出力電流Ｉｏが定格出力電流ＩｏＭＡＸよりも大きくなっている状態であるので、チョークコイル電流ＩＬは零以下まで低下してこない。
この状態で期間Ｃの最後に近づくと、図６（ｂ）に示す発振回路４６のパルス信号Ｅ５により図６（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｃの最後に示すように、整流素子１６がオフする。
（期間Ｇの動作）
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｇを持つ。このとき出力電流Ｉｏが定格出力電流ＩｏＭＡＸよりも大きくなっている状態であるので、チョークコイル電流ＩＬは零以下まで低下しない。
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｇを持つ。このとき出力電流Ｉｏが定格出力電流ＩｏＭＡＸよりも大きくなっている状態であるので、チョークコイル電流ＩＬは零以下まで低下しない。
このため図７（期間Ｇ）に矢印で示すように、出力チョークコイル１８のドットで示すプラス側から整流素子１６の寄生ダイオード６４、出力コンデンサ２０、入力電源１２及び出力チョークコイル１８のドットの無いマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れることになる。
（期間Ｈの動作）
期間Ｇの第２デットタイムが過ぎて図６（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンする。しかし、主スイッチング素子１４がオンした直後、整流素子１６の寄生ダイオード６４のリカバリー動作により、図７（期間Ｈ）に矢印で示すように、出力コンデンサ２０のプラス側、整流素子１６の寄生ダイオード６４、主スイッチング素子１４及び出力コンデンサ２０のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが整流素子１６に図６（ｉ）のＶＳＤ２に示すようにサージ電圧Ｖｓを発生させる。
期間Ｇの第２デットタイムが過ぎて図６（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンする。しかし、主スイッチング素子１４がオンした直後、整流素子１６の寄生ダイオード６４のリカバリー動作により、図７（期間Ｈ）に矢印で示すように、出力コンデンサ２０のプラス側、整流素子１６の寄生ダイオード６４、主スイッチング素子１４及び出力コンデンサ２０のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが整流素子１６に図６（ｉ）のＶＳＤ２に示すようにサージ電圧Ｖｓを発生させる。
このように図５で極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加していない場合には、負荷が大電流を要求した場合、出力チョークコイル１８の電流が直流重畳してしまう現象が発生し、整流素子１６にサージ電圧が発生してしまうことになる。
（サージ電圧防止機能がある場合の動作）
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加した場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図８に基づいて説明する。
図５の実施形態のように、極性検出回路７０と主スイッチング素子オン保留制御回路７４を付加した場合に、出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れた場合の動作について、図８に基づいて説明する。
図８は過大出力電流に対するサージ電圧防止機能を設けた場合の動作波形を示した説明図であり、図８（ａ）〜（ｋ）に分けて示しており、図６に対し、図８（ｆ）に極性検出信号Ｅ８が追加されている。
（期間Ａの動作）
図８（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図８（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。
図８（ｃ）に示すように、負荷２２が大電流を要求して出力電流Ｉｏが定格出力電流ＩｏＭＡＸ以上に流れたことに対しフィードバック信号Ｅ３の信号電圧が上昇し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が長くなるため、図８（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下るまでの期間が長くなる。
このように負荷２２に大電流が流れると、主スイッチング素子１４のオンデューティが増加し、図８（ｋ）の期間Ａに示すように、チョークコイル電流ＩＬが上昇する。
このとき、極性検出回路７０から出力される極性検出信号Ｅ８はＨレベルであるので、主スイッチング素子オン保留回路７４は、主スイッチング素子１４のオンを保留することは無く、ＰＷＭ回路３２からのＰＷＭ信号Ｅ４に同期して、主スイッチング素子１４をオンオフさせる。
（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷が引き抜かれる。
（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図８（ｈ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量の電荷が期間Ｂで引き抜かれているため、整流素子１６はソフトスイッチング動作によりオンすることができる。整流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。
期間Ｂの第１デットタイムが過ぎて図８（ｈ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量の電荷が期間Ｂで引き抜かれているため、整流素子１６はソフトスイッチング動作によりオンすることができる。整流素子１６がオンしている期間Ｃでは、出力チョークコイル１８がエネルギーを放出し、チョークコイル電流ＩＬが低下する。
この状態で、図８（ｂ）に示す発振回路４６のパルス信号Ｅ５により図８（ｈ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｃの最後に示すように、整流素子１６がオフする。
（期間Ｃ１の動作）
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｃ１を持つ。期間Ｃ１では、図７（期間Ｇ）と同様に、出力チョークコイル１８のドットで示すプラス側から整流素子１６の寄生ダイオード６４、出力コンデンサ２０、入力電源１２及び出力チョークコイル１８のドットの無いマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、チョークコイル電流ＩＬは低下し続ける。
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｃ１を持つ。期間Ｃ１では、図７（期間Ｇ）と同様に、出力チョークコイル１８のドットで示すプラス側から整流素子１６の寄生ダイオード６４、出力コンデンサ２０、入力電源１２及び出力チョークコイル１８のドットの無いマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、チョークコイル電流ＩＬは低下し続ける。
（期間Ｃ２の動作）
期間Ｃ２では、図８（ｄ）のＰＷＭ信号Ｅ４がＨレベルとなって主スイッチング素子１４をオンさせようとするが、このときは、出力チョークコイル１８はエネルギーを放出している状態であるため、極性検出回路７０からの極性検出信号Ｅ８はＬレベルの状態を維持している。
期間Ｃ２では、図８（ｄ）のＰＷＭ信号Ｅ４がＨレベルとなって主スイッチング素子１４をオンさせようとするが、このときは、出力チョークコイル１８はエネルギーを放出している状態であるため、極性検出回路７０からの極性検出信号Ｅ８はＬレベルの状態を維持している。
このように極性検出信号Ｅ８がＬレベルの状態であるとき、ＰＷＭ信号Ｅ４が主スイッチング素子１４をオンするためにＨレベルとなっても、主スイッチング素子オン保留制御回路７４のアンド回路７６がＬレベルの極性検出信号Ｅ８により禁止状態となってＬレベル出力に固定されており、主スイッチング素子オン信号保留制御回路７４は主スイッチング素子１４のオンを保留してオフを継続させる。
従って、期間Ｃ１と同様に、整流素子１６の寄生ダイオードに電流が流れることで、出力チョークコイル１８が出力コンデンサ２０及び負荷２２に向かってエネルギーを放出し続け、チョークコイル電流ＩＬが低下し続ける。
出力チョークコイル１８がエネルギー放出を終えると、極性検出回路７０からの極性検出信号がＨレベルとなり、主スイッチング素子保留制御回路７４に設けたアンド回路７６の禁止状態が解除され、このときＰＷＭ信号Ｅ４はＨレベルにあることから、主スイッチング素子１４がオンする。
また、期間Ｃ２の最後では、チョークコイル電流ＩＬが零になった後に主スイッチング素子１４がオンする。従って、整流素子１６の寄生ダイオードに流れる電流がゼロになった後に主スイッチング素子１４がオンすることになる。このため整流素子１６の寄生ダイオードにはリカバリー動作が発生しないため、図７（Ｈ）に示したような貫通電流が流れず、整流素子１６にサージ電圧が発生することがない。
（図５のスイッチング電源装置の有用性）
図５に示したスイッチング電源装置は、極性検出回路７０と主スイッチング素子オン保留制御回路７４の機能により、定格出力電流ＩｏＭＡＸとなる最大出力電流値以上の出力電流Ｉｏを流そうとした場合でも、整流素子１６の寄生ダイオードに電流が流れている最中に主スイッチング素子１４がオンすることがなくなるため、整流素子１６にサージ電圧を発生させることがなく、整流素子１６として使用するＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。
図５に示したスイッチング電源装置は、極性検出回路７０と主スイッチング素子オン保留制御回路７４の機能により、定格出力電流ＩｏＭＡＸとなる最大出力電流値以上の出力電流Ｉｏを流そうとした場合でも、整流素子１６の寄生ダイオードに電流が流れている最中に主スイッチング素子１４がオンすることがなくなるため、整流素子１６にサージ電圧を発生させることがなく、整流素子１６として使用するＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率のスイッチング電源装置を実現することができる。
［過電流保護機能を備えたスイッチング電源装置］
図９は過大出力電流に対するサージ電圧防止機能及び過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図９は過大出力電流に対するサージ電圧防止機能及び過電流保護機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図９に示すように、本実施形態のスイッチング電源装置は、図５に示したスイッチング電源装置に、出力電流制限回路として機能する最大デューティ制限回路７８が付加される。
最大デューティ制限回路７８は、インバータ８０とアンド回路８２を備え、インバータ８０により発振回路２５からのパルス信号Ｅ１を反転してアンド回路８２の一方に入力し、アンド回路８２の他方にはＰＷＭ回路３２からのＰＷＭ信号Ｅ４を入力し、スイッチングの１周期内に、主スイッチング素子１４が必ずオフする期間を設けるように制御する。
即ち、最大デューティ制限回路７８は、発振回路２５からのパルス信号Ｅ１がＬレベルからＨレベルに立ち上がったときに、主スイッチング素子１４をオフするように制御し、これにより過大な出力電流が流れることを抑制する。
更に具体的に説明すると、図８の動作波形にあっては、フィードバック信号Ｅ３が三角波信号Ｅ２と交差している状態について説明したが、出力電流Ｉｏの増加に伴いフィードバック信号Ｅ３が更に上昇すると、三角波信号Ｅ２と交差できない状態になり、主スイッチング素子１４がオフできなくなってしまい、出力電流Ｉｏの上昇が継続して過電流となってしまう。
そこで、図９に示すように、最大デューティ制限回路７８を設けることで、主スイッチング素子１４のオン期間の上限を決定することが可能となり、また、出力電流の電流上昇が主スイッチング素子１４の最大デューティで制限されることになるため、スイッチング電源装置に過大な電流が流れることを抑制することができる。
［回生機能を備えたスイッチング電源装置］
図１に示したスイッチング電源装置は、出力側から入力側に電力を回生する機能を有する。回生動作は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧が出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に発生する。また、図１に示したスイッチング電源装置は、回生現象を利用して、双方向スイッチング電源装置を実現することが可能である。
図１に示したスイッチング電源装置は、出力側から入力側に電力を回生する機能を有する。回生動作は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧が出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に発生する。また、図１に示したスイッチング電源装置は、回生現象を利用して、双方向スイッチング電源装置を実現することが可能である。
（スイッチング電源装置の回生動作）
図１のスイッチング電源装置について、回生機能を実現するソフトスイッチング動作を説明する。
図１のスイッチング電源装置について、回生機能を実現するソフトスイッチング動作を説明する。
図１０は回生電流が定格出力電流以下の場合とその後に定格出力電流を超えた場合の動作波形を示した説明図であり、図２（ａ）〜（ｊ）と同様に、図１０（ａ）〜（ｊ）に分けて示している。
まず、回生電流が定格出力電流ＩｏＭＡＸ以下の場合の動作を図１０の期間Ａ〜Ｅに分けて説明する。
スイッチング電源装置の出力に外部電圧が印加されると、回生電流が流れる。スイッチング電源装置は、出力電圧Ｖｏが自身の設定値になるように電流を回生する。即ち、スイッチング電源装置の出力端子に印加される外部電圧は、回生電流が流れることで電圧降下が発生し、スイッチング電源装置の出力端子に印加される電圧Ｖｏが設定値になる。回生電流が流れている状態では、出力チョークコイル１８のチョークコイル電流ＩＬの平均値がマイナスになる。
出力電圧をＶｏ、入力電圧をＶｉｎとすると、回生電流の大小によらず、スイッチング制御回路２４により主スイッチング素子１４のオンデューティを（Ｖｏ−Ｖｉｎ）／Ｖｏとなるように制御される。また、固定周波数方式で制御されているため、主スイッチング素子１４のオンタイミングが発振回路２５を備えたスイッチング周波数発生回路２６で生成される。
（期間Ａの動作）
ＰＷＭ信号Ｅ４がＨレベルにあることで主スイッチング素子１４がオンし、一方、整流素子１６がオフしており、回生電流の大小によらず、出力チョークコイル１８の電流がプラス方向を向いている。この状態で、図１０（ｃ）に示す三角波信号Ｅ２がフィードバック信号Ｅ３に交差すると、図１０（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下り、図１０（ｆ）のＶＧＳ１がＨレベルからＬレベルとなることで、期間Ａの最後に示すように、主スイッチング素子１４がオフする。
ＰＷＭ信号Ｅ４がＨレベルにあることで主スイッチング素子１４がオンし、一方、整流素子１６がオフしており、回生電流の大小によらず、出力チョークコイル１８の電流がプラス方向を向いている。この状態で、図１０（ｃ）に示す三角波信号Ｅ２がフィードバック信号Ｅ３に交差すると、図１０（ｄ）のＰＭＷ信号がＨレベルからＬレベルに立下り、図１０（ｆ）のＶＧＳ１がＨレベルからＬレベルとなることで、期間Ａの最後に示すように、主スイッチング素子１４がオフする。
（期間Ｂの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷を回収する。
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｂを持つことで、整流素子１６の寄生容量６６に蓄えられた電荷を回収する。
（期間Ｃの動作）
期間Ｂの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量の電荷が期間Ｂで回収されているため、整流素子１６はソフトスイッチング動作によりオンすることができる。
期間Ｂの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンするタイミングでは、整流素子１６の寄生容量の電荷が期間Ｂで回収されているため、整流素子１６はソフトスイッチング動作によりオンすることができる。
（期間Ｄの動作）
期間Ｃにおいて、主スイッチング素子１４がオフし、整流素子１６がオンしている状態で、出力チョークコイル１８のチョークコイル電流ＩＬが低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。
期間Ｃにおいて、主スイッチング素子１４がオフし、整流素子１６がオンしている状態で、出力チョークコイル１８のチョークコイル電流ＩＬが低下して零を過ぎると、電流方向がマイナス方向となる期間Ｄに入る。
期間Ｄの最後に近づくと、図１０（ｂ）に示す発振回路４６のパルス信号Ｅ５により図１０（ｇ）のＶＧＳ２がＨレベルからＬレベルとなり、期間Ｄの最後に示すように、整流素子１６がオフする。
（期間Ｅの動作）
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
整流素子１６がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第２デッドタイムとなる期間Ｅを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
従って、出力チョークコイル１８のドットの無いプラス側から入力電源１２、主スイッチング素子１４の寄生容量６２、入力電源１２及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。このため、第２デットタイムの期間Ｅで主スイッチング素子１４の寄生容量６２に蓄えられた電荷が回収される。
期間Ｅの第２デットタイムが過ぎて図１０（ｆ）のＶＧＳ１がＬレベルからＨレベルに立ち上がって主スイッチング素子１４がオンするタイミングでは、主スイッチング素子１４の寄生容量６２の電荷が期間Ｅで回収されているため、主スイッチング素子１４はソフトスイッチング動作によりオンすることができる。
（回生動作の有用性）
このように本実施形態のスイッチング電源装置では、回生動作中においても、回生電流が定格出力電流ＩｏＭＡＸ以下であれば、即ち出力チョークコイル１８のチョークコイル電流が零を跨いで変化すれば、主スイッチング素子１４および整流素子１６の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。
このように本実施形態のスイッチング電源装置では、回生動作中においても、回生電流が定格出力電流ＩｏＭＡＸ以下であれば、即ち出力チョークコイル１８のチョークコイル電流が零を跨いで変化すれば、主スイッチング素子１４および整流素子１６の寄生ダイオードにリカバリー電流が流れることが無いため、サージ電圧が発生しない。
また、デッドタイムの設定により主スイッチング素子１４および整流素子１６の寄生容量の引き抜きが行われるため、ソフトスイッチング動作が実現できる。これにより、高効率、低ノイズ、低コストの回生機能を備えたスイッチング電源装置及び双方向スイッチング電源装置を実現することができる。
［過大回生電流に対するサージ電圧防止機能を備えたスイッチング電源装置］
（サージ電圧防止機能がない場合の動作）
図１の実施形態のスイッチング電源装置の回生時において、定格出力電流ＩｏＭＡＸ以上の回生電流を流そうとした場合にサージ電圧が発生する。この場合の動作を図１０及び図１１に基づいて説明する。なお、図１１は図１０の期間Ｉ，Ｊで流れる電流を示している。
（サージ電圧防止機能がない場合の動作）
図１の実施形態のスイッチング電源装置の回生時において、定格出力電流ＩｏＭＡＸ以上の回生電流を流そうとした場合にサージ電圧が発生する。この場合の動作を図１０及び図１１に基づいて説明する。なお、図１１は図１０の期間Ｉ，Ｊで流れる電流を示している。
（期間Ｆの動作）
図１のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１０（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。
図１のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１０（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。
（期間Ｉの動作）
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｉを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
主スイッチング素子１４がオフした後、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムとなる期間Ｉを持つ。このとき出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
従って、図１１（期間Ｉ）に矢印で示すように、出力チョークコイル１８のドットの無いプラス側から入力電源１２、主スイッチング素子１４の寄生ダイオード６０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れる。
（期間Ｊの動作）
期間Ｉの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンする。しかし、整流素子１６がオンした直後、期間Ｉで電流が流れていた主スイッチング素子１４の寄生ダイオード６０のリカバリー動作により、図１１（期間Ｊ）に矢印で示すように、出力コンデンサ２０のプラス側、整流素子１６、主スイッチング素子１４の寄生ダイオード６０及び出力コンデンサ２０のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが整流素子１６に図１０（ｈ）のＶＤＳ１に示すようにサージ電圧Ｖｓを発生させる。
期間Ｉの第１デットタイムが過ぎて図１０（ｇ）のＶＧＳ２がＬレベルからＨレベルに立ち上がって整流素子１６がオンする。しかし、整流素子１６がオンした直後、期間Ｉで電流が流れていた主スイッチング素子１４の寄生ダイオード６０のリカバリー動作により、図１１（期間Ｊ）に矢印で示すように、出力コンデンサ２０のプラス側、整流素子１６、主スイッチング素子１４の寄生ダイオード６０及び出力コンデンサ２０のマイナス側となる経路で大きな貫通電流が流れ、配線による寄生インダクタンスにエネルギーが蓄えられ、この寄生インダクタンスに蓄えられたエネルギーが整流素子１６に図１０（ｈ）のＶＤＳ１に示すようにサージ電圧Ｖｓを発生させる。
（スイッチング電源装置の構成）
図１２は過大回生電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図１２は過大回生電流に対するサージ電圧防止機能を備えたスイッチング電源装置の実施形態を示した回路ブロック図である。
図１２に示すように、本実施形態のスイッチング電源装置は、スイッチング電源装置が出力している出力電圧設定値よりも高い電圧を出力側に印加されている場合や、出力側に大容量のコンデンサを取り付けた状態で、出力電圧設定値を急に下げる場合等に、同期整流の昇圧チョッパー回路１０の回生動作により出力側から入力側に電力を回生する機能を有する。
同期整流の昇圧チョッパー回路１０は、ＭＯＳ−ＦＥＴを用いた主スイッチング素子１４、ＭＯＳ−ＦＥＴを用いた同期整流を行う整流素子１６、出力チョークコイル１８、出力コンデンサ２０及びスイッチング制御回路２４を備える。なお、主スイッチング素子１４及び整流素子１６のソース・ドレイン間と並列に発生する寄生ダイオードと寄生容量は省略している。
スイッチング制御回路２４は、スイッチング周波数発生回路２６、三角波発生回路２８、ＰＷＭ回路３２、フィードバック回路３０、第１デッドタイム発生回路３４、第２デッドタイム発生回路３６で構成されている。
これらの構成は図１の実施形態と同じであるが、本実施形態にあっては、極性検出回路８４と整流素子オン保留制御回路８８が付加される。
極性検出回路８４は、出力チョークコイル１８に結合した極性検出コイル８６を備え、出力チョークコイル１８に発生している電圧の極性を検出して極性検出信号Ｅ９を出力する。即ち、極性検出回路８４は、出力チョークコイル１８のドットで示す側にプラスの電圧が発生している場合にＨレベルとなる極性検出信号Ｅ９を出力し、また、ドットが無い方向にプラスの電圧が発生している場合にＬレベルとなる極性検出信号Ｅ９を出力する。これは図５の極性検出回路７０の場合と逆になる。
整流素子オン保留制御回路８８は、極性検出回路８４により出力チョークコイル１８にドットの無い方向にプラスの電圧が発生してＬレベルとなる極性検出信号Ｅ９を出力しているときに、スイッチング制御回路２４が出力する整流制御信号Ｅ７がＨレベルになっても、整流素子１６のオンを保留するように制御する。
図１３は過大回生電流に対するサージ電圧防止機能を設けた場合の動作波形を示した説明図であり、図１３（ａ）〜（ｋ）に分けて示しており、図１０に対し、図１３（ｆ）に極性検出信号Ｅ９が追加されている。
期間Ａ〜Ｅの動作は、図１０と同じになることから省略し、それ以降の期間Ｆ，Ｆ１，Ｆ２の動作を説明する。
（期間Ｆの動作）
図１２のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１３（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。
図１２のスイッチング電源装置の負荷側に外部電圧を印加し、回生電流を流している状態で、回生電流を増やす方向に印加電圧を上昇させたとすると、図１３（ｃ）に示すように、フィードバック信号Ｅ３の信号電圧が低下し、三角波信号Ｅ２がフィードバック信号Ｅ３に交差するまでの期間が短くなるため、これによりＰＷＭ信号Ｅ４がＨレベルからＬレベルになるまでの期間が短くなる。このように負荷側に外部電圧を印加すると主スイッチング素子１４のオンデューティを狭くするようにスイッチング制御回路２４が動作する。
（期間Ｆ１の動作）
期間Ｆ１は、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムであり、出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
期間Ｆ１は、主スイッチング素子１４および整流素子１６の両方がオフする第１デッドタイムであり、出力チョークコイル１８はチョークコイル電流ＩＬを流し続けようと動作するため、出力チョークコイル１８のドットの無い側がプラス極性となり、ドットで示す側がマイナス極性となる。
従って、出力チョークコイル１８のドットの無いプラス側から入力電源１２、主スイッチング素子１４の寄生容量６０及び出力チョークコイル１８のドットで示したマイナス側となる経路で、出力チョークコイル１８のエネルギー放出による電流が流れ、チョークコイル電流ＩＬが上昇し続ける。
（期間Ｆ２の動作）
期間Ｆ２では、スイッチング制御回路２４の遅延回路３４からの遅延信号Ｅ６を整流制御用インバータ３６に出力することでＨレベルとなる整流制御信号Ｅ７が出力されるが、このとき、出力チョークコイル１８がエネルギーを放出している状態であるため、極性検出回路８４の極性検出信号Ｅ９はＬレベルの状態を維持している。
期間Ｆ２では、スイッチング制御回路２４の遅延回路３４からの遅延信号Ｅ６を整流制御用インバータ３６に出力することでＨレベルとなる整流制御信号Ｅ７が出力されるが、このとき、出力チョークコイル１８がエネルギーを放出している状態であるため、極性検出回路８４の極性検出信号Ｅ９はＬレベルの状態を維持している。
このためスイッチング制御信号２４がＨレベルとなる整流制御信号Ｅ７を出力しても、極性検出回路８４からのＬレベルとなる極性検出信号Ｅ９により整流素子オン保留制御回路８８のアンド回路９０は禁止状態にあり、その出力はＬレベルを維持しており、整流素子１６のオンを保留する。
従って、期間Ｆ２は期間Ｆ1と同様に、整流素子１６の寄生ダイオードに電流が流れることで、出力チョークコイル１８がエネルギーを放出し続け、チョークコイル電流ＩＬが零に向かって変化し続ける。
この状態で、出力チョークコイル１８がエネルギー放出を終えると、極性検出回路８４の極性検出信号Ｅ９がＨレベルとなり、整流素子オン保留制御回路８８のアンド回路９０の禁止状態が解除され、このときＨレベルにあるスイッチング制御回路２４からの整流制御信号Ｅ７が整流素子１６に出力され、整流素子１６がオンする。
このため期間Ｆ２の最後では、出力チョークコイル１８のチョークコイル電流ＩＬが零になった後に、即ち主スイッチング素子１４の寄生ダイオードに流れる電流が零になった後に整流素子１６がオンすることになる。これにより主スイッチング素子１４の寄生ダイオードのリカバリー動作が発生せず、図１１（期間Ｊ）に示したような貫通電流が流れず、主スイッチング素子１４にサージ電圧が発生することがない。
（回生電流の過電流保護機能）
図１２のスイッチング電源装置は、極性検出回路８４と整流素子オン保留制御回路８８による図１３の期間Ｆ２における整流素子１６のオン保留制御で、これに続く期間Ｄ１のように、整流素子１６のオン期間が長くなっても、第２デッドタイム発生回路３６に設けた発振回路４６からのパルス信号Ｅ５により整流素子１６がオフとなるように制御され、このためスイッチング電源装置に過大な回生電流が流れることを抑制する過電流防止機能を実現できる。即ち、スイッチング電源装置は、回生動作を行うスイッチングの１周期内に整流素子１６のオフ期間を設けるように制御することで、過大な回生電流が流れることを抑制する過電流防止機能を実現できる。
図１２のスイッチング電源装置は、極性検出回路８４と整流素子オン保留制御回路８８による図１３の期間Ｆ２における整流素子１６のオン保留制御で、これに続く期間Ｄ１のように、整流素子１６のオン期間が長くなっても、第２デッドタイム発生回路３６に設けた発振回路４６からのパルス信号Ｅ５により整流素子１６がオフとなるように制御され、このためスイッチング電源装置に過大な回生電流が流れることを抑制する過電流防止機能を実現できる。即ち、スイッチング電源装置は、回生動作を行うスイッチングの１周期内に整流素子１６のオフ期間を設けるように制御することで、過大な回生電流が流れることを抑制する過電流防止機能を実現できる。
（図１２のスイッチング電源装置の有用性）
図１２のスイッチング電源装置は、極性検出回路８４と整流素子オン保留制御回路８８を付加したことにより、大きな回生電流が流れた場合でも、主スイッチング素子１４の寄生ダイオードに電流が流れている最中に整流素子１６がオンすることがなくなるため、主スイッチング素子１４にサージ電圧を発生させることがなく、主スイッチング素子１４に用いるＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率の回生機能を持ったスイッチング電源装置を実現することができる。
図１２のスイッチング電源装置は、極性検出回路８４と整流素子オン保留制御回路８８を付加したことにより、大きな回生電流が流れた場合でも、主スイッチング素子１４の寄生ダイオードに電流が流れている最中に整流素子１６がオンすることがなくなるため、主スイッチング素子１４にサージ電圧を発生させることがなく、主スイッチング素子１４に用いるＭＯＳ−ＦＥＴ等の半導体素子に低耐圧で導通抵抗の低い素子を用いることができ、低ノイズで高効率の回生機能を持ったスイッチング電源装置を実現することができる。
また、出力チョークコイル１８の回生電流のピーク値は、整流素子１６のオン時間で制限されてスイッチングの１周期以上にはならないため、過大な回生電流が流れることを抑制する機能である回生過電流保護機能を併せ持つことになる。
［本発明の変形例］
本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
１０：昇圧チョッパー回路
１２：入力電源
１４：主スイッチング素子
１６：整流素子
１８：出力チョークコイル
２０：出力コンデンサ
２２：負荷
２４：スイッチング制御回路
２５，４６：発振回路
２６：スイッチング周波数発生回路
２８：三角波発生回路
３０：フィードバック回路
３２：ＰＷＭ回路
３４：第１デッドタイム発生回路
３６：第２デッドタイム発生回路
３８：整流制御用インバータ
６０，６４：寄生ダイオード
６２，６６：寄生容量
７０，８４：極性検出回路
７４：主スイッチング素子オン保留制御回路
７８：最大デューティ制限回路
８８：整流素子オン保留制御回路
１２：入力電源
１４：主スイッチング素子
１６：整流素子
１８：出力チョークコイル
２０：出力コンデンサ
２２：負荷
２４：スイッチング制御回路
２５，４６：発振回路
２６：スイッチング周波数発生回路
２８：三角波発生回路
３０：フィードバック回路
３２：ＰＷＭ回路
３４：第１デッドタイム発生回路
３６：第２デッドタイム発生回路
３８：整流制御用インバータ
６０，６４：寄生ダイオード
６２，６６：寄生容量
７０，８４：極性検出回路
７４：主スイッチング素子オン保留制御回路
７８：最大デューティ制限回路
８８：整流素子オン保留制御回路
Claims (3)
- 入力電源の一端に出力チョークコイルの一端が接続され、
前記出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
前記整流素子の他端に出力コンデンサの一端が接続され、
前記主スイッチング素子の他端に前記出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、前記主スイッチング素子および前記整流素子のオン、オフが制御される構成を持つ同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
前記出力チョークコイルのインダクタンスは、出力電流が定格値以下のときにスイッチングの１周期内において、前記出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
前記スイッチング制御回路は、スイッチング周波数発生回路を備え、前記スイッチング周波数発生回路が出力する固定周波数に同期して、前記主スイッチング素子および前記整流素子を、デッドタイムを設けて相補的にオン、オフするように制御するものであり、更に、
前記出力チョークコイルの他端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
前記出力電流が過大出力電流となった場合に、前記スイッチング制御回路が前記主スイッチング素子をオンさせようとするタイミングで前記極性検出回路が極性検出信号を出力しているときには、前記スイッチング制御回路が出力する前記主スイッチング素子のオン信号を保留してオフを継続するように制御することで、前記整流素子のサージ電圧の発生を抑制する主スイッチング素子オン保留制御回路と、
を備えたことを特徴とするスイッチング電源装置。
- 請求項１記載のスイッチング電源装置に於いて、
前記スイッチング制御回路は、前記スイッチングの１周期内に前記主スイッチング素子のオフ期間を設けるように制御し、更に、
前記スイッチング素子のオン期間の上限を決定することで最大出力電流を制限する電流制限回路を備えたことを特徴とするスイッチング電源装置。
- 入力電源の一端に出力チョークコイルの一端が接続され、
前記出力チョークコイルの他端に主スイッチング素子の一端と整流素子の一端とが接続され、
前記整流素子の他端に出力コンデンサの一端が接続され、
前記主スイッチング素子の他端に前記出力コンデンサの他端と入力電源の他端が接続され、スイッチング制御回路により、前記主スイッチング素子および前記整流素子のオン、オフが制御される構成を持つ回生機能を備えた同期整流の昇圧チョッパー回路を用いたスイッチング電源装置であって、
前記出力チョークコイルのインダクタンスは、出力側から入力側へ流れる回生電流が定格値以下のときにスイッチングの１周期内において、前記出力チョークコイルを流れる電流が正方向と負方向の双方に流れるような所定の値に設定されており、
前記スイッチング制御回路は、スイッチング周波数発生回路を備え、前記スイッチング周波数発生回路が出力する固定周波数に同期して、前記主スイッチング素子および前記整流素子を、デッドタイムを設けて相補的にオン、オフすると共に、前記スイッチングの１周期内に前記整流素子のオフ期間を設けるように制御するものであり、更に、
前記出力チョークコイルの一端にプラス極性の電圧が発生している期間を検出しているときに極性検出信号を出力する極性検出回路と、
前記回生電流が過大回生電流となった場合に、前記スイッチング制御回路が前記整流素子をオンさせようとするタイミングで前記極性検出回路が極性検出信号を出力しているときには、前記スイッチング制御回路が出力する前記整流素子のオン信号を保留してオフを継続するように制御することで、前記主スイッチング素子のサージ電圧の発生を抑制する整流素子オン保留制御回路と、
を備えたことを特徴とするスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101095A JP6395316B2 (ja) | 2015-05-18 | 2015-05-18 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101095A JP6395316B2 (ja) | 2015-05-18 | 2015-05-18 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016220342A JP2016220342A (ja) | 2016-12-22 |
| JP6395316B2 true JP6395316B2 (ja) | 2018-09-26 |
Family
ID=57578700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015101095A Active JP6395316B2 (ja) | 2015-05-18 | 2015-05-18 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6395316B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7065397B2 (ja) * | 2018-03-19 | 2022-05-12 | パナソニックＩｐマネジメント株式会社 | 点灯装置、および非常用照明器具 |
| JP7501267B2 (ja) | 2019-09-20 | 2024-06-18 | 株式会社Ｇｓユアサ | 力率改善回路 |
| JPWO2023048074A1 (ja) * | 2021-09-22 | 2023-03-30 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003333839A (ja) * | 2002-05-17 | 2003-11-21 | Fuji Electric Co Ltd | 電源制御方法及び電源制御装置 |
| JP4207824B2 (ja) * | 2004-03-30 | 2009-01-14 | サンケン電気株式会社 | スイッチング電源装置 |
| JP4535148B2 (ja) * | 2008-03-03 | 2010-09-01 | 株式会社デンソー | 電力変換回路の駆動制御装置及び駆動制御システム |
| JP5904092B2 (ja) * | 2012-03-26 | 2016-04-13 | 株式会社デンソー | 電力変換制御装置 |
| JP2014191261A (ja) * | 2013-03-28 | 2014-10-06 | Sharp Corp | プロジェクター及び駆動制御方法 |
-
2015
- 2015-05-18 JP JP2015101095A patent/JP6395316B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016220342A (ja) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211719B2 (en) | Power converter | |
| US9294001B2 (en) | Power converter with dead-time control function | |
| US9093909B2 (en) | Switching mode power supply and the method thereof | |
| JP5382216B2 (ja) | スイッチング電源回路および力率改善回路 | |
| JP2008109775A (ja) | Ｄｃ−ｄｃコンバータおよびその制御方法 | |
| JP2008312355A (ja) | Ａｃ−ｄｃコンバータ | |
| JP5418893B2 (ja) | 電力変換装置 | |
| JP6012822B1 (ja) | 電力変換装置 | |
| KR101851930B1 (ko) | 교류-직류 컨버터 | |
| JP2003088114A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP5849599B2 (ja) | フォワード形直流−直流変換装置 | |
| JP2015070716A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2017147850A (ja) | 電力変換装置 | |
| JP6395316B2 (ja) | スイッチング電源装置 | |
| JP2010124567A (ja) | スイッチング電源装置 | |
| JP6452231B2 (ja) | スイッチング電源装置 | |
| JP5326605B2 (ja) | 電力変換装置 | |
| JP4764980B2 (ja) | 直流−直流変換装置 | |
| US20150180329A1 (en) | Ac/dc converter and ac/dc converting method | |
| JP6284238B2 (ja) | スイッチング電源装置 | |
| JP6253200B2 (ja) | スイッチング電源装置 | |
| JP6247176B2 (ja) | スイッチング電源装置 | |
| Abosnina et al. | A novel three-phase bidirectional DC-DC converter for UPS applications | |
| JP2011061953A (ja) | 多出力スイッチング電源装置 | |
| Khodabakhsh et al. | A comparative study of conventional and T-type ZVS-PWM full-bridge converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6395316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |