JP5292061B2

JP5292061B2 - 直交復調器

Info

Publication number: JP5292061B2
Application number: JP2008283379A
Authority: JP
Inventors: 寛羽賀; 善己新田
Original assignee: 株式会社五洋電子
Priority date: 2008-11-04
Filing date: 2008-11-04
Publication date: 2013-09-18
Anticipated expiration: 2028-11-04
Also published as: JP2010114508A

Description

この発明は、入力信号を直交検波してＩ相及びＱ相のベースバンド信号を出力する直交復調器に関し、特に、コンスタレーションの原点を求めこれに応じて後段のＡＤ（Analogue Digital）変換部の原点電圧を補正する原点補正回路を有する直交復調器に関する。

従来、例えば、ソフトウェア無線の受信機の方式として、受信信号を高周波からベースバンドに落とさずに直接変換するダイレクトコンバージョン方式が知られている。このダイレクトコンバージョン受信機の直交復調器において、角度変調波の原点は、受信波と自局の局部発振周波数の差により、Ｉ相及びＱ相において、一定の角周波数で回転している。これを利用し、Ｉ相またはＱ相の中間の電圧信号をＤＳＰ（Digital Signal Processor）で計算し、各相の原点を計算して、補正数をＤＳＰの復調計算で求めている。

しかし、この方法は、広範囲な入力電界をＡＧＣ（Auto Gain Controller）で制御するため、ＡＤＣ(Analogue Digital Converter)の中点電圧が変動して原点がずれるので、補正計算が複雑となる。また、入力電界が一定でも、ＡＧＣ増幅器利得が大きく、温度変化があるため、温度補償が必要になる。

これに対して、特許文献１（特開２０００−３４９８４０号公報）では、積分器を用いてＤＣ成分を検出する直交復調器の技術が開示されている。
また、特許文献２（特開平１０−２８５２３２号公報）では、ＤＣ成分を含めてＡＤＣでデジタル処理して、ＤＣ補正分を算出して、原点を補正する直交復調器の技術が開示されている。
特開２０００−３４９８４０号公報特開平１０−２８５２３２号公報

しかし、特許文献１の従来技術は、回路構成が比較的大きくなると共に、ＡＧＣ利得等からの影響を受けてしまい、確実に原点に補正することができない。また、特許文献２の従来技術は、デジタル処理における計算が複雑になってしまうという問題がある。

本発明は、簡易な構成でＡＤＣのダイナミックレンジを確保し角度変調波の原点を維持することで、高い信頼性をもつ直交復調器を提供することを目的とする。

課題を解決するための一実施形態は、
入力信号を直交検波して、Ｉ相及びＱ相のベースバンド信号を出力する直交復調部と、
前記直交復調部からのＩ相のベースバンド信号をＡＤ変換する第１変換部と、
前記直交復調部からのＱ相のベースバンド信号をＡＤ変換する第２変換部と、
前記第１及び第２変換部によりＡＤ変換された各ベースバンド信号をＤＳＰ処理するＤＳＰ処理部を具備する直交復調器において、
前記直交復調部の後段であり前記第１変換部または第２変換部の前段にそれぞれ設けられ、電源電位（Ｖｄｄ）の１／２をバイアス電圧として、前記第１変換部または前記第２変換部の原点電圧に設定する原点補正回路を更に有することを特徴とする直交復調器である。

直交復調器のＤＣバイアスを常に電源電圧（Ｖｄｄ）の１／２に設定して、ＡＤＣ（Analogue Digital Converter）のダイナミックレンジ確保と角度変調波の原点（単位円の中心）を回路構成（ハード）により確実に生成する。

以下、図面を用いて、本発明の一実施形態に係る直交復調器の一例を詳細に説明する。図１は、本発明の一実施形態に係る直交復調器の構成の一例を示すブロック図、図２は、本発明の一実施形態に係る直交復調器に用いられる差動増幅器の構成の一例を示すブロック図である。

本発明の一実施形態に係る直交復調器１０は、入力信号である変調信号を受ける直交復調部１１と、直交復調部１１から供給されるＩ相のベースバンド信号のゲインを制御するＡＧＣ（Auto Gain Controller）１２と、Ｑ相のベースバンド信号のゲインを制御するＡＧＣ１３と、後段のＩ相のベースバンド信号のためのＡＤＣの原点電位を補正する原点補正回路１４と、後段のＱ相のベースバンド信号のための原点補正回路１５と、原点補正回路１４に接続されるアンプ部１６と、原点補正回路１５に接続されるアンプ部１７と、Ｉ相のベースバンド信号のためのＡＤＣ１８と、Ｑ相のベースバンド信号のためのＡＤＣ１９と、Ｉ相及びＱ相のベースバンド信号を受けてデジタル信号処理を行うＤＳＰ（Digital Signal Processor）２０を有している。

また、直交復調部１１は、受信信号を受けるミキサ２６，２７と、各ミキサ２６，２７から出力されるベースバンド信号の位相を９０度異ならせる９０度移相器２８を有している。
更に、本発明の一実施形態に係る直交復調器１０は、局部発信器であるシンセサイザ２５の周波数の差を５Ｈｚ以上に保つ自動周波数制御回路（ＡＦＣ）として、ＤＳＰ２０から信号を受けるＤＡＣ２１と、ＤＡＣ２１の出力を受けるＤＣバイアス検出器２２と、判定回路２３と、ＴＣＸＯ（Temperature Compensated Crystal Oscillator：温度補償型水晶発振器）２４と、後段の９０度移相器２８に信号を供給するシンセサイザ２５を有している。

また、原点補正回路１４，１５は、図２に示すように、入力端を介して入力電圧が与えられる抵抗３２と、一端がこれに接続され他端が接地されるコンデンサ３３と、抵抗３２に「＋」端子が接続されその出力端に「−」端子が接続される差動増幅器３４を有している。

また、原点補正回路１４，１５は、更に、入力端子が一端に接続される抵抗３５と、一端が電源電位Ｖｄｄの１／２の電位に接続され他端が抵抗３５の他端に接続される抵抗３７と、抵抗３７の他端に「＋」端子が接続され抵抗３６の他端に「−」端子が接続される差動増幅器３８と、差動増幅器３８の「−」端子に一端が他端に差動増幅器３８の出力端が接続される抵抗３９を有しており、差動増幅器３８の出力端が原点補正回路１４の出力端となる。

原点補正回路１４，１５の前段は、抵抗３２，コンデンサ３３、差動増幅器３４を用いて、入力電圧のＤＣバイアスを検出する。原点補正回路１４，１５の後段は、入力電圧のＤＣバイアスを、電源電位Ｖｄｄの１／２に設定しており、この電位をＡＤＣ１８，１９の原点電圧とする。

ＤＣバイアス変換を行う差動増幅器３８の「−」入力端は、差動増幅器３４の出力端に抵抗３６を通じて接続し、更に抵抗３９を通じて差動増幅器３８の出力端に接続する。差動増幅器３８の「＋」入力端は、原点補正回路１４，１５の入力端に接続し、更に抵抗３７を通じて電圧源（バイアスＶｄｄ／２）に接続する。差動増幅器３８のバイアスをＶｄｄ／２としたときの出力信号Ｖ０は、
Ｖ０＝（Ｖｉｎ＋Ｖｄｄ／２）＊Ｒ２／Ｒ１
Ｒ２＝Ｒ１の場合は、
Ｖ０＝Ｖｉｎ＋Ｖｄｄ／２
となる。

従って、出力信号Ｖ_０は、前段の差動増幅器３４のバイアス電圧Ｖ１に関係なく、ＡＤＣバイアス電圧である「Ｖｄｄ／２」に置換えられるので、ＡＧＣ１２の利得および受信入力端のバイアス電圧などでＤＣバイアスが変化しても、ＡＤＣ１８，１９のバイアス電圧は一定に保つことができることを意味している。

また、前段の差動増幅器であるＡＧＣ１２までの、増幅器のＤＣオフセット電圧やこれの温度変化の影響も受けることがないので、原点補正回路１４，１５までの入力バイアス設定は、増幅器の直線性だけが保証される設計を行えばよい。
なお、図１では、原点補正回路１４，１５の出力とＡＤＣ１８，１９の間に、ＡＤＣ１８，１９への入力倍率を決定するアンプ部１６，１７が挿入されているが、原点補正回路１４，１５の作用効果が損なわれることはない。

原点補正回路１４，１５の作用は、一定の角周波数で回転しているときに有効なため、受信周波数と自局の局部発振器であるシンセサイザ２５の周波数の間に周波数差が必要である。従って、周波数差が無い場合には誤動作するので、この場合には自局の局部発振周波数をずれさせるように、制御する必要がある。

この周波数のずれを起こすために、自動周波数制御回路（ＡＦＣ）は、以下のような処理を行う。すなわち、ＡＤＣ１８，１９でサンプリングされたＩ相およびＱ相から計算された位相には、一定の角周波数が含まれている。ＤＳＰ２０は、これを取り出し、角周波数（周波数差）を決定する。取り出された信号をＤＡＣ２１により電圧に変換し、図３に示すように、周波数差を発生する範囲内の電圧で、基準発信器であるＴＣＸＯ２４の電圧を制御する。基準発信器であるＴＣＸＯ（温度補償型水晶発振器）２４が発振する周波数に応じて、自局の局部発信器であるシンセサイザ２５の周波数が決定される。

なお、受信周波数と自局の局部発振器であるシンセサイザ２５の周波数の間の周波数差が５Ｈｚ以上保証できる場合は、上述した自動周波数制御回路（ＡＦＣ）は必ずしも必要ではない。
以上、詳細に説明したように、本発明の一実施形態に係る原点補正回路１４，１５によれば、周波数変換機出力の原点（ＤＣバイアス）を、ＡＤＣの直線性の良い電圧（電源電圧Ｖｄｄの１／２）に置換えることができるため、ダイナミックレンジが広くなり、精度良いＤＳＰ処理が可能になる。

また、高利得のＡＧＣ１２，１３による原点（ＤＣバイアス）のずれ、および温度変化を容易に補正できる。
また、ソフトウェアの処理では時間がかかるが、ハードウェアで処理するため応答が速く断続的補正ができるため長時間安定に動作できる。
以上記載した様々な実施形態は複数同時に実施することが可能であり、これらの記載により、当業者は本発明を実現することができるが、更にこれらの実施形態の様々な変形例を思いつくことが当業者によって容易であり、発明的な能力をもたなくとも様々な実施形態へと適用することが可能である。従って、本発明は、開示された原理と新規な特徴に矛盾しない広範な範囲に及ぶものであり、上述した実施形態に限定されるものではない。

本発明の一実施形態に係る直交復調器の構成の一例を示すブロック図。本発明の一実施形態に係る直交復調器に用いられる差動増幅器の構成の一例を示すブロック図。本発明の一実施形態に係る直交復調器の電気的特性の一例を説明するグラフ。

符号の説明

１０…直交復調器、１１…直交復調部、１２…ＡＧＣ（Auto Gain Controller）、１３…ＡＧＣ（Auto Gain Controller）、１４…原点補正回路、１５…原点補正回路、１６…アンプ部、１７…アンプ部、１８…ＡＤＣ（Analogue Digital Converter）、１９…ＡＤＣ（Analogue Digital Converter）、２０…ＤＳＰ（Digital Signal Processor）、２１…ＤＡＣ（Digital Analogue Converter）、２２…ＤＣバイアス検出器、２３…判定回路、２４…ＴＣＸＯ（Temperature Compensated Crystal Oscillator：温度補償型水晶発振器）、２５…シンセサイザ、２６…ミキサ、２７…ミキサ、２８…９０度移相器、３２…抵抗器、３３…コンデンサ、３４…差動増幅器、３５…抵抗器、３６…抵抗器、３７…抵抗器、３８…差動増幅器、３９…抵抗器。

Claims

発振周波数を制御可能な局部発振器と、
入力信号を前記局部発振器からの発振信号に基づいて直交検波して、Ｉ相及びＱ相のベースバンド信号を出力する直交復調部と、
前記直交復調部からのＩ相のベースバンド信号をＡＤ変換する第１変換部と、
前記直交復調部からのＱ相のベースバンド信号をＡＤ変換する第２変換部と、
前記第１及び第２変換部によりＡＤ変換された各ベースバンド信号に含まれる角周波数を取り出すＤＳＰ処理部と、
前記直交復調部の後段であり前記第１変換部または第２変換部の前段にそれぞれ設けられ、電源電位（Ｖｄｄ）の１／２をバイアス電圧として、前記第１変換部または前記第２変換部の原点電圧に設定する原点補正回路と、
前記ＤＳＰ処理部により取り出された角周波数に基づいて受信周波数と前記局部発振器の発振周波数の周波数差が一定以上となるように、前記局部発振器の発振周波数を制御する自動周波数制御部と
を具備することを特徴とする直交復調器。
前記原点補正回路は、前記Ｉ相のベースバンド信号またはＱ相のベースバンド信号の平均値をそれぞれ求め、この平均値によりコンスタレーション（constellation）の原点をそれぞれ求め、この原点を電源電位（Ｖｄｄ）の１／２をバイアス電圧として、前記第１変換部または前記第２変換部の原点電圧に設定することを特徴とする請求項１記載の直交復調器。