JP2006203614A - 自動周波数制御装置 - Google Patents
自動周波数制御装置 Download PDFInfo
- Publication number
- JP2006203614A JP2006203614A JP2005013684A JP2005013684A JP2006203614A JP 2006203614 A JP2006203614 A JP 2006203614A JP 2005013684 A JP2005013684 A JP 2005013684A JP 2005013684 A JP2005013684 A JP 2005013684A JP 2006203614 A JP2006203614 A JP 2006203614A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- frequency
- local oscillator
- detector
- automatic frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】従来の自動周波数制御回路がマイクロコンピュータやPLL回路といった高価な部品を必要とし回路が複雑化する問題を解決し、微弱無線機に搭載可能な回路規模が小さい簡易型の自動周波数制御装置を提供することを目的とする。
【解決手段】電圧制御型の局部発振器と周波数変換器とFM検波器とを有するヘテロダイン受信機の中間周波数を制御する自動周波数制御装置において、前記FM検波器の検波電圧の正と負のピーク電圧をそれぞれ検出し一定時間保持する正、負ピーク電圧検出手段と、これらを加算する第1の加算手段と、前記加算電圧と予め設定された第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第2の基準電圧とを加算し前記局部発振器に制御電圧を供給する第2の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したことを特徴とする簡易型自動周波数制御装置。
【選択図】 図1
【解決手段】電圧制御型の局部発振器と周波数変換器とFM検波器とを有するヘテロダイン受信機の中間周波数を制御する自動周波数制御装置において、前記FM検波器の検波電圧の正と負のピーク電圧をそれぞれ検出し一定時間保持する正、負ピーク電圧検出手段と、これらを加算する第1の加算手段と、前記加算電圧と予め設定された第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第2の基準電圧とを加算し前記局部発振器に制御電圧を供給する第2の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したことを特徴とする簡易型自動周波数制御装置。
【選択図】 図1
Description
本発明は、ヘテロダイン受信機において中間周波信号の周波数を自動制御する技術に関する。
近年の無線機器はデジタル化が進み、幅広い用途に使われるようになった。
なかでも、免許不要の微弱無線機は特に小型軽量、ローコスト、受信感度に優れたものが要求される。
また、微弱無線機にはFSK変調方式が良く使われ、受信した無線信号を低い周波数の中間周波信号に変換しこれをFM検波するヘテロダイン方式のものが多い。ここで、受信した信号の周波数ずれや無線機内部(局部発振器)に起因する周波数ずれ等の影響を考慮して、中間周波信号の周波数がIFフィルタ(中間周波信号用バンドバスフィルタ)の帯域内に収まるよう、前記IFフィルタの帯域幅を広めに設定している。
ところが、IFフィルタの帯域幅を広くすると、FM検波出力に含まれる雑音が増加し受信感度が悪化するので、IFフィルタの帯域幅を極力狭めることが望ましい。
そこで、IFフィルタの帯域幅を狭めたまま、受信側において局部発振器の周波数を補正し、受信した中間周波信号の中心周波数をIFフィルタの中心周波数に一致させる自動周波数制御技術が使われている。
なかでも、免許不要の微弱無線機は特に小型軽量、ローコスト、受信感度に優れたものが要求される。
また、微弱無線機にはFSK変調方式が良く使われ、受信した無線信号を低い周波数の中間周波信号に変換しこれをFM検波するヘテロダイン方式のものが多い。ここで、受信した信号の周波数ずれや無線機内部(局部発振器)に起因する周波数ずれ等の影響を考慮して、中間周波信号の周波数がIFフィルタ(中間周波信号用バンドバスフィルタ)の帯域内に収まるよう、前記IFフィルタの帯域幅を広めに設定している。
ところが、IFフィルタの帯域幅を広くすると、FM検波出力に含まれる雑音が増加し受信感度が悪化するので、IFフィルタの帯域幅を極力狭めることが望ましい。
そこで、IFフィルタの帯域幅を狭めたまま、受信側において局部発振器の周波数を補正し、受信した中間周波信号の中心周波数をIFフィルタの中心周波数に一致させる自動周波数制御技術が使われている。
図5は特開昭64−29012号において開示された自動周波数制御回路を備えたシンセサイザチューナを示したものである。
図5に示した従来のシンセサイザチューナは、受信信号と局部発振信号を混合し中間周波信号に変換する周波数混合器1と、前記周波数混合器1の出力する中間周波信号を選択出力するBPF2(IFフィルタ)と、前記BPF2の出力する中間周波信号をFM復調するFM検波器3と、前記周波数混合器1に局部発振信号を供給する局部発振器4と、前記FM検波器3の出力した検波電圧を処理し復調データを出力する後段信号処理装置5と、前記検波電圧を平均化し中間周波数に対応した検波出力電圧V(直流電圧)を出力するLPF6と、前記検波出力電圧Vと基準電源8から供給される第1のAFC基準電圧VHとを比較する電圧比較器7Hと、前記検波出力電圧Vと基準電源8から供給される第1のAFC基準電圧VHの大小を比較判定する電圧比較器7Hと、前記VHを抵抗R1、R2にて分圧して得られる第2のAFC基準電圧VLと前記検波電圧Vの大小を比較判定する電圧比較器7Lと、前記電圧比較器7H、7Lの判定結果に基づき周波数補正量を計算し周波数制御情報を出力するマイクロコンピュータ15と、前記周波数制御情報に基づき前記局部発振器4(電圧制御発振器)を制御するPLL回路21を備えている。
また、PLL回路21は基準水晶発振器9からの信号を分周する分周器11と、前記局部発振器4の出力信号を分周するプログラマブルデバイダ(可変分周器)10と、前記分周器12及び前記プログラマブルデバイダ10の出力信号を比較する位相比較器12と、前記位相比較器12の出力をフィルタリングするLPF13(ループフィルタ)を備え、前記マイクロコンピュータ15はCPU6と、ROM15と、RAM18と、キーボード14等とのインタフェースを有するI/O19とを備える。
図5に示した従来のシンセサイザチューナは、受信信号と局部発振信号を混合し中間周波信号に変換する周波数混合器1と、前記周波数混合器1の出力する中間周波信号を選択出力するBPF2(IFフィルタ)と、前記BPF2の出力する中間周波信号をFM復調するFM検波器3と、前記周波数混合器1に局部発振信号を供給する局部発振器4と、前記FM検波器3の出力した検波電圧を処理し復調データを出力する後段信号処理装置5と、前記検波電圧を平均化し中間周波数に対応した検波出力電圧V(直流電圧)を出力するLPF6と、前記検波出力電圧Vと基準電源8から供給される第1のAFC基準電圧VHとを比較する電圧比較器7Hと、前記検波出力電圧Vと基準電源8から供給される第1のAFC基準電圧VHの大小を比較判定する電圧比較器7Hと、前記VHを抵抗R1、R2にて分圧して得られる第2のAFC基準電圧VLと前記検波電圧Vの大小を比較判定する電圧比較器7Lと、前記電圧比較器7H、7Lの判定結果に基づき周波数補正量を計算し周波数制御情報を出力するマイクロコンピュータ15と、前記周波数制御情報に基づき前記局部発振器4(電圧制御発振器)を制御するPLL回路21を備えている。
また、PLL回路21は基準水晶発振器9からの信号を分周する分周器11と、前記局部発振器4の出力信号を分周するプログラマブルデバイダ(可変分周器)10と、前記分周器12及び前記プログラマブルデバイダ10の出力信号を比較する位相比較器12と、前記位相比較器12の出力をフィルタリングするLPF13(ループフィルタ)を備え、前記マイクロコンピュータ15はCPU6と、ROM15と、RAM18と、キーボード14等とのインタフェースを有するI/O19とを備える。
図5に示す従来のシンセサイザチューナは次のように自動周波数制御を行う。
まず、FM検波器3の出力する検波電圧をLPF6にて平均化し、この電圧がVL〜VHの範囲電圧に収まっているか否かを電圧比較器7H、7Lで判定し、判定結果をマイクロコンピュータ15に通知する。もし検波電圧が範囲外の判定通知があれば、マイクロコンピュータ15は判定通知に基づきプログラマブルデバイダ10の分周比Pの設定値を所定量ずつ増減する制御を行う。一方、PLL回路21は前記分周比Pの設定値に応じて局部発振器4の周波数を制御している。よって、分周比Pの設定値の増減に対応して局部発振器4の周波数が制御され、FM検波器3に入力する中間周波信号の中心周波数が変化するので、FM検波器3の検波電圧(LPF6の出力電圧)が変化する。
以後、LPF6の出力電圧がVL〜VHの範囲電圧に収まるまで、局部発振器4の周波数が制御され、最終的にはVL〜VHの範囲電圧に収まったところでプログラマブルデバイダ10の分周比Pが固定される。
つまり、従来の自動周波数制御回路は受信信号の周波数ずれをFM検波電圧の平均値の変化として検出し、そのずれを局部発振器4の周波数を補正することによって吸収している。
特開昭64−29012号公報
まず、FM検波器3の出力する検波電圧をLPF6にて平均化し、この電圧がVL〜VHの範囲電圧に収まっているか否かを電圧比較器7H、7Lで判定し、判定結果をマイクロコンピュータ15に通知する。もし検波電圧が範囲外の判定通知があれば、マイクロコンピュータ15は判定通知に基づきプログラマブルデバイダ10の分周比Pの設定値を所定量ずつ増減する制御を行う。一方、PLL回路21は前記分周比Pの設定値に応じて局部発振器4の周波数を制御している。よって、分周比Pの設定値の増減に対応して局部発振器4の周波数が制御され、FM検波器3に入力する中間周波信号の中心周波数が変化するので、FM検波器3の検波電圧(LPF6の出力電圧)が変化する。
以後、LPF6の出力電圧がVL〜VHの範囲電圧に収まるまで、局部発振器4の周波数が制御され、最終的にはVL〜VHの範囲電圧に収まったところでプログラマブルデバイダ10の分周比Pが固定される。
つまり、従来の自動周波数制御回路は受信信号の周波数ずれをFM検波電圧の平均値の変化として検出し、そのずれを局部発振器4の周波数を補正することによって吸収している。
ところが、従来のシンセサイザチューナの自動周波数制御回路には、次のような問題点がある。すなわち、上述した従来の自動周波数制御回路は、マイクロコンピュータ15やPLL回路21といった高価な部品を必要とし、部品点数が多く回路が複雑である。
従って、これを微弱無線機に搭載すると回路が複雑化するので、無線機を小型化、低価格化することが極めて困難であった。
本発明は、上記課題を解決するためになされたものであって、微弱無線機に搭載可能な回路規模が小さい簡易型の自動周波数制御装置を提供することを目的とする。
従って、これを微弱無線機に搭載すると回路が複雑化するので、無線機を小型化、低価格化することが極めて困難であった。
本発明は、上記課題を解決するためになされたものであって、微弱無線機に搭載可能な回路規模が小さい簡易型の自動周波数制御装置を提供することを目的とする。
上記課題を解決するため、請求項1記載の発明においては、電圧制御型の局部発振器と周波数変換器とFM検波器とを有するヘテロダイン受信機から出力されるFM検波電圧に基づき、前記局部発振器の周波数を制御する自動周波数制御装置において、前記FM検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク電圧検出手段と、前記FM検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク電圧検出手段と、前記正のピーク電圧と前記負のピーク電圧を加算し出力する第1の加算手段と、前記第1の加算手段の出力電圧と予め設定された第1の基準電圧とを差動増幅し誤差電圧を出力する増幅手段と、前記誤差電圧と予め設定された第2の基準電圧とを加算し前記局部発振器に制御電圧を供給する第2の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したものである。
また、請求項2記載の発明においては、請求項1において、前記第1加算手段と前記増幅手段と前記第2の加算手段はそれぞれ演算増幅回路を備えたものである。
また、請求項3記載の発明においては、請求項2において、前記第1の加算手段と前記増幅手段と前記第2の加算手段を、一つの演算増幅回路にて共用したものである。
また、請求項4記載の発明においては、請求項1、請求項2、または請求項3において、
前記FM検波器がクアドラチャ型のFM検波器としたものである。
また、請求項3記載の発明においては、請求項2において、前記第1の加算手段と前記増幅手段と前記第2の加算手段を、一つの演算増幅回路にて共用したものである。
また、請求項4記載の発明においては、請求項1、請求項2、または請求項3において、
前記FM検波器がクアドラチャ型のFM検波器としたものである。
本発明は、電圧制御型の局部発振器と周波数変換器とFM検波器とを有するヘテロダイン受信機から出力されるFM検波電圧を処理し、前記局部発振器の周波数を制御する自動周波数制御装置において、前記FM検波電圧の正と負のピーク電圧をそれぞれ検出しこれを一定時間保持する正、負ピーク電圧検出手段と、前記正、負のピーク電圧を加算する第1の加算手段と、前記加算電圧と予め設定された第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第2の基準電圧とを加算し前記局部発振器に制御電圧を供給する第2の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したものである。
従って、本発明はマイクロコンピュータやPLL回路といった高価な部品を使わずとも簡単な構成で中間周波数が補正できる微弱無線機用の自動周波数制御装置を提供する上で効果を奏する。
従って、本発明はマイクロコンピュータやPLL回路といった高価な部品を使わずとも簡単な構成で中間周波数が補正できる微弱無線機用の自動周波数制御装置を提供する上で効果を奏する。
本発明を図面に示した実施の形態に基づいて説明する。
図1は本発明に係る自動周波数制御装置を備える微弱無線機のブロック図を示したものであって、FSK変調された無線信号を受信するアンテナ22と、前記アンテナ22が受信した信号を増幅する高周波増幅部23と、前記高周波増幅部23の出力信号を中間周波信号に変換する周波数変換部24と、前記中間周波信号を選択して増幅する中間周波増幅部25と、前記増幅された中間周波信号をFM検波するクアドラチャ型FM検波器26と、前記クアドラチャ型FM検波器26の出力信号を処理し復調データを出力する信号処理部27と、前記FM検波器26の検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク検出回路28と、前記FM検波器26の検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク検出回路29と、前記正のピーク電圧と負のピーク電圧を加算する第1の加算手段30と、前記第1の加算手段30の出力する加算電圧と予め設定した第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段31と、前記増幅手段31の出力する補正電圧に予め設定した第2の基準電圧を加算し制御電圧を出力する第2の加算手段32と、前記制御電圧によって周波数が制御される局部発振信号を前記周波数変換部24に供給する電圧制御水晶発振器33とを備えている。ここで、微弱無線機は送信機を備えるが、本願発明とは直接関係しないため図示を省略する。
図1は本発明に係る自動周波数制御装置を備える微弱無線機のブロック図を示したものであって、FSK変調された無線信号を受信するアンテナ22と、前記アンテナ22が受信した信号を増幅する高周波増幅部23と、前記高周波増幅部23の出力信号を中間周波信号に変換する周波数変換部24と、前記中間周波信号を選択して増幅する中間周波増幅部25と、前記増幅された中間周波信号をFM検波するクアドラチャ型FM検波器26と、前記クアドラチャ型FM検波器26の出力信号を処理し復調データを出力する信号処理部27と、前記FM検波器26の検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク検出回路28と、前記FM検波器26の検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク検出回路29と、前記正のピーク電圧と負のピーク電圧を加算する第1の加算手段30と、前記第1の加算手段30の出力する加算電圧と予め設定した第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段31と、前記増幅手段31の出力する補正電圧に予め設定した第2の基準電圧を加算し制御電圧を出力する第2の加算手段32と、前記制御電圧によって周波数が制御される局部発振信号を前記周波数変換部24に供給する電圧制御水晶発振器33とを備えている。ここで、微弱無線機は送信機を備えるが、本願発明とは直接関係しないため図示を省略する。
また、クアドラチャ型FM検波器26の実施例を図2に示す。
図2に示すように、クアドラチャ型FM検波器26は、入力した中間周波信号を位相が直交する2信号に分配する直交分配器34と、前記直交分配器34から分配された一方の信号の位相を周波数に応じて変化させるBPF(バンドパスフィルタ)35と、前記直交分配器34から分配された残りの一方の信号と前記BPF35の信号を乗算(混合)する乗算器36と、前記乗算器36から出力されるFM検波電圧を選択し不要成分を除去するLPF37を備えている。
図2に示すように、クアドラチャ型FM検波器26は、入力した中間周波信号を位相が直交する2信号に分配する直交分配器34と、前記直交分配器34から分配された一方の信号の位相を周波数に応じて変化させるBPF(バンドパスフィルタ)35と、前記直交分配器34から分配された残りの一方の信号と前記BPF35の信号を乗算(混合)する乗算器36と、前記乗算器36から出力されるFM検波電圧を選択し不要成分を除去するLPF37を備えている。
図1に示した、微弱無線機の自動周波数制御装置は次のように動作する。
まず、クアドラチャ型FM検波器26に入力する中間周波信号(FSK変調信号)の中心周波数がf0であると仮定する。このとき、クアドラチャ型FM検波器26の出力信号(FM検波出力)は、図2に示すように、入力した中間周波信号(FSK信号)の瞬時周波数が中心周波数f0よりも高い周波数(fH)のときは正の電圧(VH)を出力し、低い周波数(fL)のときには負の電圧(VL)を出力する。
従って、クアドラチャ型FM検波器26の出力電圧を正ピーク検出回路28にて検出しこれを一定時間保持すると、正のピーク電圧VHが得られる。また、クアドラチャ型FM検波器26の出力電圧を負ピーク検出回路29にて検出しこれを一定時間保持すると負のピーク電圧VLが得られる。
まず、クアドラチャ型FM検波器26に入力する中間周波信号(FSK変調信号)の中心周波数がf0であると仮定する。このとき、クアドラチャ型FM検波器26の出力信号(FM検波出力)は、図2に示すように、入力した中間周波信号(FSK信号)の瞬時周波数が中心周波数f0よりも高い周波数(fH)のときは正の電圧(VH)を出力し、低い周波数(fL)のときには負の電圧(VL)を出力する。
従って、クアドラチャ型FM検波器26の出力電圧を正ピーク検出回路28にて検出しこれを一定時間保持すると、正のピーク電圧VHが得られる。また、クアドラチャ型FM検波器26の出力電圧を負ピーク検出回路29にて検出しこれを一定時間保持すると負のピーク電圧VLが得られる。
次に、正ピーク電圧VHと負ピーク電圧VLを加算手段30に入力し加算する。そして、前記加算した電圧と予め設定された第1の基準電圧とを増幅手段31にて差動増幅し補正電圧を出力する。ここで、前記第1の基準電圧は予めクアドラチャ型FM検波器26の中心周波数f0における検波電圧(=0V)に設定しておく。
なお、加算手段30の出力電圧と前記補正電圧はほぼ0Vであるが、クアドラチャ型FM検波器26のバラツキ等の影響によっては、加算手段30の出力にオフセット電圧ΔVが重畳されるときがある。この場合は、オフセット電圧ΔVをキャンセルするため、第1の基準電圧をΔVに等しい電圧に設定する。
従って、中間周波信号(FSK変調信号)の中心周波数がf0からずれない限り、オフセット電圧ΔVの有無にかかわらず前記補正電圧は常に0Vとなる。
なお、加算手段30の出力電圧と前記補正電圧はほぼ0Vであるが、クアドラチャ型FM検波器26のバラツキ等の影響によっては、加算手段30の出力にオフセット電圧ΔVが重畳されるときがある。この場合は、オフセット電圧ΔVをキャンセルするため、第1の基準電圧をΔVに等しい電圧に設定する。
従って、中間周波信号(FSK変調信号)の中心周波数がf0からずれない限り、オフセット電圧ΔVの有無にかかわらず前記補正電圧は常に0Vとなる。
次に、第2の加算手段32は前記補正電圧(=0V)を予め設定した基準制御電圧(第2の基準電圧)に加算しこれを制御電圧として電圧制御水晶発振器33に供給する。電圧制御水晶発振器33は前記制御電圧(=基準制御電圧)に従い、所定の周波数に制御される。
ここで、アンテナ22に入力される無線信号の中心周波数が所望の周波数よりも高くなった状態を考える。このとき、クアドラチャ型FM検波器26に入力する中間周波信号の中心周波数が所望周波数f0から高くなるので、これに応じて検波電圧のピーク値VH、VLがそれぞれ変化する。また、この電圧変化によって増幅手段33の出力において補正電圧が0Vから減少し、これが加算手段32に加算され電圧制御電圧発振器33の制御電圧の補正分としてフィードバックされる。よって、無線信号の中心周波数が変化すると中間周波数が常にf0となるように、すなわち前記補正電圧が常に0Vとなるように、電圧制御水晶発振器33の周波数が低くなる方向へフィードバック制御される。
ここで、電圧制御水晶発振器33については、制御電圧の増加に対して周波数が増加する極性を有するものとして説明しているが、制御電圧の増加に対して周波数が減少する極性を有する場合は増幅手段33の差動増幅の極性を反転すればよい。
ここで、アンテナ22に入力される無線信号の中心周波数が所望の周波数よりも高くなった状態を考える。このとき、クアドラチャ型FM検波器26に入力する中間周波信号の中心周波数が所望周波数f0から高くなるので、これに応じて検波電圧のピーク値VH、VLがそれぞれ変化する。また、この電圧変化によって増幅手段33の出力において補正電圧が0Vから減少し、これが加算手段32に加算され電圧制御電圧発振器33の制御電圧の補正分としてフィードバックされる。よって、無線信号の中心周波数が変化すると中間周波数が常にf0となるように、すなわち前記補正電圧が常に0Vとなるように、電圧制御水晶発振器33の周波数が低くなる方向へフィードバック制御される。
ここで、電圧制御水晶発振器33については、制御電圧の増加に対して周波数が増加する極性を有するものとして説明しているが、制御電圧の増加に対して周波数が減少する極性を有する場合は増幅手段33の差動増幅の極性を反転すればよい。
一方、無線信号の中心周波数が所望の周波数よりも低くなった場合は、増幅手段31の出力の補正電圧が0Vから増加し、電圧制御水晶発振器33の周波数が高くなる方向へフィードバック制御される。
このように、無線信号の中心周波数のずれに応じて、電圧制御水晶発振器33の周波数
が変化し中間周波信号の周波数がf0となるように補正される。
なお、電圧制御電圧発振器33の周波数が温度変化や経年変化によってドリフトしたときにも中間周波数が変化するが、その場合も同様にフィードバック制御が働き中間周波数がf0となるように電圧制御電圧発振器33の周波数が制御される。
このように、無線信号の中心周波数のずれに応じて、電圧制御水晶発振器33の周波数
が変化し中間周波信号の周波数がf0となるように補正される。
なお、電圧制御電圧発振器33の周波数が温度変化や経年変化によってドリフトしたときにも中間周波数が変化するが、その場合も同様にフィードバック制御が働き中間周波数がf0となるように電圧制御電圧発振器33の周波数が制御される。
ここで、加算手段30、増幅手段31、加算手段32のそれぞれを、演算増幅器にて構成した実施例を図3に示す。なお、図4(A)のように、第1の基準電圧を1段目の演算器に加えるようにしてもよい。或いは、図4(B)のように加算手段30、増幅手段31、加算手段32を一つの演算増幅器にて共用するようにしても良い。
このように、本発明はマイクロコンピュータやPLLICといった高価な部品を使わなくとも、簡単な構成で中間周波信号の周波数を補正することができるので、微弱無線機といった小型軽量化、低価格化を要求されるものに対して極めて有効である。
このように、本発明はマイクロコンピュータやPLLICといった高価な部品を使わなくとも、簡単な構成で中間周波信号の周波数を補正することができるので、微弱無線機といった小型軽量化、低価格化を要求されるものに対して極めて有効である。
1・・周波数混合器
2・・BPF
3・・FM検波器
4・・局部発振器
5・・後段信号処理装置
6・・LPF
7H、7L・・電圧比較器
8・・基準電圧
9・・基準水晶発振器
10・・プログラマブルデバイダ
11・・分周器
12・・位相比較器
13・・LPF
14・・キーボード
15・・マイクロコンピュータ
16・・CPU
17・・ROM
18・・RAM
19・・I/O
21・・PLL回路
22・・アンテナ
23・・高周波増幅部
24・・周波数変換部
25・・中間周波増幅部
26・・クアドラチャ型FM検波器
27・・信号処理部
28・・正ピーク検出手段
29・・負ピーク検出手段
30・・加算比較手段
31・・増幅手段
32・・加算手段
33・・電圧制御水晶発振器
34・・分配器
35・・BPF
36・・乗算器
37・・LPF
2・・BPF
3・・FM検波器
4・・局部発振器
5・・後段信号処理装置
6・・LPF
7H、7L・・電圧比較器
8・・基準電圧
9・・基準水晶発振器
10・・プログラマブルデバイダ
11・・分周器
12・・位相比較器
13・・LPF
14・・キーボード
15・・マイクロコンピュータ
16・・CPU
17・・ROM
18・・RAM
19・・I/O
21・・PLL回路
22・・アンテナ
23・・高周波増幅部
24・・周波数変換部
25・・中間周波増幅部
26・・クアドラチャ型FM検波器
27・・信号処理部
28・・正ピーク検出手段
29・・負ピーク検出手段
30・・加算比較手段
31・・増幅手段
32・・加算手段
33・・電圧制御水晶発振器
34・・分配器
35・・BPF
36・・乗算器
37・・LPF
Claims (4)
- 電圧制御型の局部発振器と周波数変換器とFM検波器とを有するヘテロダイン受信機から出力されるFM検波電圧に基づき、前記局部発振器の周波数を制御する自動周波数制御装置において、前記FM検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク電圧検出手段と、前記FM検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク電圧検出手段と、前記正のピーク電圧と前記負のピーク電圧を加算し出力する第1の加算手段と、前記第1の加算手段の出力電圧と予め設定された第1の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第2の基準電圧とを加算し前記局部発振器に制御電圧を供給する第2の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したことを特徴とする自動周波数制御装置。
- 前記第1の加算手段と前記増幅手段と前記第2の加算手段はそれぞれ演算増幅回路を備えたものであることを特徴とする請求項1記載の自動周波数制御装置。
- 前記第1の加算手段と前記増幅手段と前記第2の加算手段を、一つの演算増幅回路にて共用したものであることを特徴とする請求項2記載の自動周波数制御装置。
- 前記FM検波器がクアドラチャ型のFM検波器であることを特徴とする請求項1、請求項2、または請求項3のいずれかに記載の自動周波数制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013684A JP2006203614A (ja) | 2005-01-21 | 2005-01-21 | 自動周波数制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005013684A JP2006203614A (ja) | 2005-01-21 | 2005-01-21 | 自動周波数制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006203614A true JP2006203614A (ja) | 2006-08-03 |
Family
ID=36961209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005013684A Pending JP2006203614A (ja) | 2005-01-21 | 2005-01-21 | 自動周波数制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006203614A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008033355A1 (de) | 2007-07-20 | 2009-01-22 | Denso Corp., Kariya-shi | Empfangsvorrichtung |
-
2005
- 2005-01-21 JP JP2005013684A patent/JP2006203614A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008033355A1 (de) | 2007-07-20 | 2009-01-22 | Denso Corp., Kariya-shi | Empfangsvorrichtung |
US8155618B2 (en) | 2007-07-20 | 2012-04-10 | Denso Corporation | Receiving device for frequency modulated signals with voltage-limited reference input to demodulated signal binarization comparator |
DE102008033355B4 (de) | 2007-07-20 | 2019-08-08 | Denso Corporation | Empfangsvorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5846204B2 (ja) | 補償装置、信号発生器及び無線通信装置 | |
JPH1141307A (ja) | 無線受信機およびその操作方法 | |
US7450925B2 (en) | Receiver for wireless communication systems and I/Q signal phase difference correction method therefor | |
US10270483B2 (en) | FM reception device, FM reception method for receiving FM signals | |
JP4488855B2 (ja) | 半導体回路装置 | |
JP2009081813A (ja) | 受信周波数制御回路 | |
EP1911151B1 (en) | Receiver for amplitude-modulated signals | |
JPH1141308A (ja) | 無線受信機およびその操作方法 | |
JP2005304007A (ja) | 位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
JP2006203614A (ja) | 自動周波数制御装置 | |
KR20090095462A (ko) | Fsk수신기 | |
JP5115441B2 (ja) | 通信機、通信機の制御方法及びコンピュータプログラム | |
JP5292061B2 (ja) | 直交復調器 | |
JP3643364B2 (ja) | 受信装置 | |
JP2002217992A (ja) | 復調装置および復調方法 | |
US9461587B2 (en) | FM receiver that receives fm signal and method for receiving FM signal | |
EP1977526B1 (en) | A method of reducing d.c. offset | |
JP4063777B2 (ja) | 送信信号の残留キャリア成分除去回路、除去方法及びディジタル無線機 | |
JP3801727B2 (ja) | 自動周波数制御回路 | |
JP3968289B2 (ja) | 周波数自動制御装置および周波数自動制御方法 | |
JP2008113068A (ja) | 無線機の周波数調整方法および周波数調整装置 | |
JP2022099547A (ja) | 周波数同期回路 | |
JP2011166462A (ja) | 自動周波数制御装置、自動周波数制御方法、自動周波数制御プログラムおよび無線通信機 | |
EP2144364A1 (en) | Feedback system | |
JPH11154827A (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |