JP2006203614A - 自動周波数制御装置 - Google Patents

Abstract

【課題】従来の自動周波数制御回路がマイクロコンピュータやＰＬＬ回路といった高価な部品を必要とし回路が複雑化する問題を解決し、微弱無線機に搭載可能な回路規模が小さい簡易型の自動周波数制御装置を提供することを目的とする。
【解決手段】電圧制御型の局部発振器と周波数変換器とＦＭ検波器とを有するヘテロダイン受信機の中間周波数を制御する自動周波数制御装置において、前記ＦＭ検波器の検波電圧の正と負のピーク電圧をそれぞれ検出し一定時間保持する正、負ピーク電圧検出手段と、これらを加算する第１の加算手段と、前記加算電圧と予め設定された第１の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第２の基準電圧とを加算し前記局部発振器に制御電圧を供給する第２の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したことを特徴とする簡易型自動周波数制御装置。
【選択図】 図１

Description

本発明は、ヘテロダイン受信機において中間周波信号の周波数を自動制御する技術に関する。

近年の無線機器はデジタル化が進み、幅広い用途に使われるようになった。
なかでも、免許不要の微弱無線機は特に小型軽量、ローコスト、受信感度に優れたものが要求される。
また、微弱無線機にはＦＳＫ変調方式が良く使われ、受信した無線信号を低い周波数の中間周波信号に変換しこれをＦＭ検波するヘテロダイン方式のものが多い。ここで、受信した信号の周波数ずれや無線機内部（局部発振器）に起因する周波数ずれ等の影響を考慮して、中間周波信号の周波数がＩＦフィルタ（中間周波信号用バンドバスフィルタ）の帯域内に収まるよう、前記ＩＦフィルタの帯域幅を広めに設定している。
ところが、ＩＦフィルタの帯域幅を広くすると、ＦＭ検波出力に含まれる雑音が増加し受信感度が悪化するので、ＩＦフィルタの帯域幅を極力狭めることが望ましい。
そこで、ＩＦフィルタの帯域幅を狭めたまま、受信側において局部発振器の周波数を補正し、受信した中間周波信号の中心周波数をＩＦフィルタの中心周波数に一致させる自動周波数制御技術が使われている。

図５は特開昭６４−２９０１２号において開示された自動周波数制御回路を備えたシンセサイザチューナを示したものである。
図５に示した従来のシンセサイザチューナは、受信信号と局部発振信号を混合し中間周波信号に変換する周波数混合器１と、前記周波数混合器１の出力する中間周波信号を選択出力するＢＰＦ２（ＩＦフィルタ）と、前記ＢＰＦ２の出力する中間周波信号をＦＭ復調するＦＭ検波器３と、前記周波数混合器１に局部発振信号を供給する局部発振器４と、前記ＦＭ検波器３の出力した検波電圧を処理し復調データを出力する後段信号処理装置５と、前記検波電圧を平均化し中間周波数に対応した検波出力電圧Ｖ（直流電圧）を出力するＬＰＦ６と、前記検波出力電圧Ｖと基準電源８から供給される第１のＡＦＣ基準電圧ＶＨとを比較する電圧比較器７Ｈと、前記検波出力電圧Ｖと基準電源８から供給される第１のＡＦＣ基準電圧ＶＨの大小を比較判定する電圧比較器７Ｈと、前記ＶＨを抵抗Ｒ１、Ｒ２にて分圧して得られる第２のＡＦＣ基準電圧ＶＬと前記検波電圧Ｖの大小を比較判定する電圧比較器７Ｌと、前記電圧比較器７Ｈ、７Ｌの判定結果に基づき周波数補正量を計算し周波数制御情報を出力するマイクロコンピュータ１５と、前記周波数制御情報に基づき前記局部発振器４（電圧制御発振器）を制御するＰＬＬ回路２１を備えている。
また、ＰＬＬ回路２１は基準水晶発振器９からの信号を分周する分周器１１と、前記局部発振器４の出力信号を分周するプログラマブルデバイダ（可変分周器）１０と、前記分周器１２及び前記プログラマブルデバイダ１０の出力信号を比較する位相比較器１２と、前記位相比較器１２の出力をフィルタリングするＬＰＦ１３（ループフィルタ）を備え、前記マイクロコンピュータ１５はＣＰＵ６と、ＲＯＭ１５と、ＲＡＭ１８と、キーボード１４等とのインタフェースを有するＩ／Ｏ１９とを備える。

図５に示す従来のシンセサイザチューナは次のように自動周波数制御を行う。
まず、ＦＭ検波器３の出力する検波電圧をＬＰＦ６にて平均化し、この電圧がＶＬ〜ＶＨの範囲電圧に収まっているか否かを電圧比較器７Ｈ、７Ｌで判定し、判定結果をマイクロコンピュータ１５に通知する。もし検波電圧が範囲外の判定通知があれば、マイクロコンピュータ１５は判定通知に基づきプログラマブルデバイダ１０の分周比Ｐの設定値を所定量ずつ増減する制御を行う。一方、ＰＬＬ回路２１は前記分周比Ｐの設定値に応じて局部発振器４の周波数を制御している。よって、分周比Ｐの設定値の増減に対応して局部発振器４の周波数が制御され、ＦＭ検波器３に入力する中間周波信号の中心周波数が変化するので、ＦＭ検波器３の検波電圧（ＬＰＦ６の出力電圧）が変化する。
以後、ＬＰＦ６の出力電圧がＶＬ〜ＶＨの範囲電圧に収まるまで、局部発振器４の周波数が制御され、最終的にはＶＬ〜ＶＨの範囲電圧に収まったところでプログラマブルデバイダ１０の分周比Ｐが固定される。
つまり、従来の自動周波数制御回路は受信信号の周波数ずれをＦＭ検波電圧の平均値の変化として検出し、そのずれを局部発振器４の周波数を補正することによって吸収している。
特開昭６４−２９０１２号公報

ところが、従来のシンセサイザチューナの自動周波数制御回路には、次のような問題点がある。すなわち、上述した従来の自動周波数制御回路は、マイクロコンピュータ１５やＰＬＬ回路２１といった高価な部品を必要とし、部品点数が多く回路が複雑である。
従って、これを微弱無線機に搭載すると回路が複雑化するので、無線機を小型化、低価格化することが極めて困難であった。
本発明は、上記課題を解決するためになされたものであって、微弱無線機に搭載可能な回路規模が小さい簡易型の自動周波数制御装置を提供することを目的とする。

上記課題を解決するため、請求項１記載の発明においては、電圧制御型の局部発振器と周波数変換器とＦＭ検波器とを有するヘテロダイン受信機から出力されるＦＭ検波電圧に基づき、前記局部発振器の周波数を制御する自動周波数制御装置において、前記ＦＭ検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク電圧検出手段と、前記ＦＭ検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク電圧検出手段と、前記正のピーク電圧と前記負のピーク電圧を加算し出力する第１の加算手段と、前記第１の加算手段の出力電圧と予め設定された第１の基準電圧とを差動増幅し誤差電圧を出力する増幅手段と、前記誤差電圧と予め設定された第２の基準電圧とを加算し前記局部発振器に制御電圧を供給する第２の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したものである。

また、請求項２記載の発明においては、請求項１において、前記第１加算手段と前記増幅手段と前記第２の加算手段はそれぞれ演算増幅回路を備えたものである。
また、請求項３記載の発明においては、請求項２において、前記第１の加算手段と前記増幅手段と前記第２の加算手段を、一つの演算増幅回路にて共用したものである。
また、請求項４記載の発明においては、請求項１、請求項２、または請求項３において、
前記ＦＭ検波器がクアドラチャ型のＦＭ検波器としたものである。

本発明は、電圧制御型の局部発振器と周波数変換器とＦＭ検波器とを有するヘテロダイン受信機から出力されるＦＭ検波電圧を処理し、前記局部発振器の周波数を制御する自動周波数制御装置において、前記ＦＭ検波電圧の正と負のピーク電圧をそれぞれ検出しこれを一定時間保持する正、負ピーク電圧検出手段と、前記正、負のピーク電圧を加算する第１の加算手段と、前記加算電圧と予め設定された第１の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第２の基準電圧とを加算し前記局部発振器に制御電圧を供給する第２の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したものである。
従って、本発明はマイクロコンピュータやＰＬＬ回路といった高価な部品を使わずとも簡単な構成で中間周波数が補正できる微弱無線機用の自動周波数制御装置を提供する上で効果を奏する。

本発明を図面に示した実施の形態に基づいて説明する。
図１は本発明に係る自動周波数制御装置を備える微弱無線機のブロック図を示したものであって、ＦＳＫ変調された無線信号を受信するアンテナ２２と、前記アンテナ２２が受信した信号を増幅する高周波増幅部２３と、前記高周波増幅部２３の出力信号を中間周波信号に変換する周波数変換部２４と、前記中間周波信号を選択して増幅する中間周波増幅部２５と、前記増幅された中間周波信号をＦＭ検波するクアドラチャ型ＦＭ検波器２６と、前記クアドラチャ型ＦＭ検波器２６の出力信号を処理し復調データを出力する信号処理部２７と、前記ＦＭ検波器２６の検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク検出回路２８と、前記ＦＭ検波器２６の検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク検出回路２９と、前記正のピーク電圧と負のピーク電圧を加算する第１の加算手段３０と、前記第１の加算手段３０の出力する加算電圧と予め設定した第１の基準電圧とを差動増幅し補正電圧を出力する増幅手段３１と、前記増幅手段３１の出力する補正電圧に予め設定した第２の基準電圧を加算し制御電圧を出力する第２の加算手段３２と、前記制御電圧によって周波数が制御される局部発振信号を前記周波数変換部２４に供給する電圧制御水晶発振器３３とを備えている。ここで、微弱無線機は送信機を備えるが、本願発明とは直接関係しないため図示を省略する。

また、クアドラチャ型ＦＭ検波器２６の実施例を図２に示す。
図２に示すように、クアドラチャ型ＦＭ検波器２６は、入力した中間周波信号を位相が直交する２信号に分配する直交分配器３４と、前記直交分配器３４から分配された一方の信号の位相を周波数に応じて変化させるＢＰＦ（バンドパスフィルタ）３５と、前記直交分配器３４から分配された残りの一方の信号と前記ＢＰＦ３５の信号を乗算（混合）する乗算器３６と、前記乗算器３６から出力されるＦＭ検波電圧を選択し不要成分を除去するＬＰＦ３７を備えている。

図１に示した、微弱無線機の自動周波数制御装置は次のように動作する。
まず、クアドラチャ型ＦＭ検波器２６に入力する中間周波信号（ＦＳＫ変調信号）の中心周波数がｆ０であると仮定する。このとき、クアドラチャ型ＦＭ検波器２６の出力信号（ＦＭ検波出力）は、図２に示すように、入力した中間周波信号（ＦＳＫ信号）の瞬時周波数が中心周波数ｆ０よりも高い周波数（ｆＨ）のときは正の電圧（ＶＨ）を出力し、低い周波数（ｆL）のときには負の電圧（ＶＬ）を出力する。
従って、クアドラチャ型ＦＭ検波器２６の出力電圧を正ピーク検出回路２８にて検出しこれを一定時間保持すると、正のピーク電圧ＶＨが得られる。また、クアドラチャ型ＦＭ検波器２６の出力電圧を負ピーク検出回路２９にて検出しこれを一定時間保持すると負のピーク電圧ＶＬが得られる。

次に、正ピーク電圧ＶＨと負ピーク電圧ＶＬを加算手段３０に入力し加算する。そして、前記加算した電圧と予め設定された第１の基準電圧とを増幅手段３１にて差動増幅し補正電圧を出力する。ここで、前記第１の基準電圧は予めクアドラチャ型ＦＭ検波器２６の中心周波数ｆ０における検波電圧（＝０Ｖ）に設定しておく。
なお、加算手段３０の出力電圧と前記補正電圧はほぼ０Ｖであるが、クアドラチャ型ＦＭ検波器２６のバラツキ等の影響によっては、加算手段３０の出力にオフセット電圧ΔＶが重畳されるときがある。この場合は、オフセット電圧ΔＶをキャンセルするため、第１の基準電圧をΔＶに等しい電圧に設定する。
従って、中間周波信号（ＦＳＫ変調信号）の中心周波数がｆ０からずれない限り、オフセット電圧ΔＶの有無にかかわらず前記補正電圧は常に０Ｖとなる。

次に、第２の加算手段３２は前記補正電圧（＝０Ｖ）を予め設定した基準制御電圧（第２の基準電圧）に加算しこれを制御電圧として電圧制御水晶発振器３３に供給する。電圧制御水晶発振器３３は前記制御電圧（＝基準制御電圧）に従い、所定の周波数に制御される。
ここで、アンテナ２２に入力される無線信号の中心周波数が所望の周波数よりも高くなった状態を考える。このとき、クアドラチャ型ＦＭ検波器２６に入力する中間周波信号の中心周波数が所望周波数ｆ０から高くなるので、これに応じて検波電圧のピーク値ＶＨ、ＶＬがそれぞれ変化する。また、この電圧変化によって増幅手段３３の出力において補正電圧が０Ｖから減少し、これが加算手段３２に加算され電圧制御電圧発振器３３の制御電圧の補正分としてフィードバックされる。よって、無線信号の中心周波数が変化すると中間周波数が常にｆ０となるように、すなわち前記補正電圧が常に０Ｖとなるように、電圧制御水晶発振器３３の周波数が低くなる方向へフィードバック制御される。
ここで、電圧制御水晶発振器３３については、制御電圧の増加に対して周波数が増加する極性を有するものとして説明しているが、制御電圧の増加に対して周波数が減少する極性を有する場合は増幅手段３３の差動増幅の極性を反転すればよい。

一方、無線信号の中心周波数が所望の周波数よりも低くなった場合は、増幅手段３１の出力の補正電圧が０Ｖから増加し、電圧制御水晶発振器３３の周波数が高くなる方向へフィードバック制御される。
このように、無線信号の中心周波数のずれに応じて、電圧制御水晶発振器３３の周波数
が変化し中間周波信号の周波数がｆ０となるように補正される。
なお、電圧制御電圧発振器３３の周波数が温度変化や経年変化によってドリフトしたときにも中間周波数が変化するが、その場合も同様にフィードバック制御が働き中間周波数がｆ０となるように電圧制御電圧発振器３３の周波数が制御される。

ここで、加算手段３０、増幅手段３１、加算手段３２のそれぞれを、演算増幅器にて構成した実施例を図３に示す。なお、図４（Ａ）のように、第１の基準電圧を１段目の演算器に加えるようにしてもよい。或いは、図４（Ｂ）のように加算手段３０、増幅手段３１、加算手段３２を一つの演算増幅器にて共用するようにしても良い。
このように、本発明はマイクロコンピュータやＰＬＬＩＣといった高価な部品を使わなくとも、簡単な構成で中間周波信号の周波数を補正することができるので、微弱無線機といった小型軽量化、低価格化を要求されるものに対して極めて有効である。

本発明に係る自動周波数制御装置を備えた微弱無線機のブロック図。 クアドラチャ型ＦＭ検波器のブロック図。 本発明に係る自動周波数制御装置の演算増幅器を使った第１の実施例。 本発明に係る自動周波数制御装置の演算増幅器を使った第２の実施例。 従来の自動周波数制御装置を備えるシンセサイザチューナのブロック図。

符号の説明

１・・周波数混合器
２・・ＢＰＦ
３・・ＦＭ検波器
４・・局部発振器
５・・後段信号処理装置
６・・ＬＰＦ
７H、７Ｌ・・電圧比較器
８・・基準電圧
９・・基準水晶発振器
１０・・プログラマブルデバイダ
１１・・分周器
１２・・位相比較器
１３・・ＬＰＦ
１４・・キーボード
１５・・マイクロコンピュータ
１６・・ＣＰＵ
１７・・ＲＯＭ
１８・・ＲＡＭ
１９・・Ｉ／Ｏ
２１・・ＰＬＬ回路
２２・・アンテナ
２３・・高周波増幅部
２４・・周波数変換部
２５・・中間周波増幅部
２６・・クアドラチャ型ＦＭ検波器
２７・・信号処理部
２８・・正ピーク検出手段
２９・・負ピーク検出手段
３０・・加算比較手段
３１・・増幅手段
３２・・加算手段
３３・・電圧制御水晶発振器
３４・・分配器
３５・・ＢＰＦ
３６・・乗算器
３７・・ＬＰＦ

Claims (4)

1. 電圧制御型の局部発振器と周波数変換器とＦＭ検波器とを有するヘテロダイン受信機から出力されるＦＭ検波電圧に基づき、前記局部発振器の周波数を制御する自動周波数制御装置において、前記ＦＭ検波電圧の正のピーク電圧を検出しこれを一定時間保持する正ピーク電圧検出手段と、前記ＦＭ検波電圧の負のピーク電圧を検出しこれを一定時間保持する負ピーク電圧検出手段と、前記正のピーク電圧と前記負のピーク電圧を加算し出力する第１の加算手段と、前記第１の加算手段の出力電圧と予め設定された第１の基準電圧とを差動増幅し補正電圧を出力する増幅手段と、前記補正電圧と予め設定された第２の基準電圧とを加算し前記局部発振器に制御電圧を供給する第２の加算手段とを備え、該制御電圧に基づき前記局部発振器の周波数を制御したことを特徴とする自動周波数制御装置。
2. 前記第１の加算手段と前記増幅手段と前記第２の加算手段はそれぞれ演算増幅回路を備えたものであることを特徴とする請求項１記載の自動周波数制御装置。
3. 前記第１の加算手段と前記増幅手段と前記第２の加算手段を、一つの演算増幅回路にて共用したものであることを特徴とする請求項２記載の自動周波数制御装置。
4. 前記ＦＭ検波器がクアドラチャ型のＦＭ検波器であることを特徴とする請求項１、請求項２、または請求項３のいずれかに記載の自動周波数制御装置。
   
   
   
   

Images