JP2009231424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009231424A JP2009231424A JP2008073157A JP2008073157A JP2009231424A JP 2009231424 A JP2009231424 A JP 2009231424A JP 2008073157 A JP2008073157 A JP 2008073157A JP 2008073157 A JP2008073157 A JP 2008073157A JP 2009231424 A JP2009231424 A JP 2009231424A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- etching
- ion implantation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決方法】半導体装置の製造方法であって、半導体基材上に絶縁層を形成し、前記絶縁層上にメタル層を形成し、前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成した後、前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する。
【選択図】図10
Description
半導体装置の製造方法であって、
半導体基材上に絶縁層を形成する工程と、
前記絶縁層上にメタル層を形成する工程と、
前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成する工程と、
前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する工程と、
を具えることを特徴とする、半導体装置の製造方法に関する。
12 絶縁層
13 メタル層
14 レジストパターン
13A イオン注入層
16 配線層
21 基板
22 半導体層
22A ソース領域
22B ドレイン領域
23 ゲート絶縁膜
24 メタル層
24A イオン注入層
25 レジストパターン
26 ゲート電極層
Claims (6)
- 半導体装置の製造方法であって、
半導体基材上に絶縁層を形成する工程と、
前記絶縁層上にメタル層を形成する工程と、
前記メタル層のエッチング除去すべき領域に対してイオン注入を施して少なくとも一部にイオン注入領域を形成する工程と、
前記メタル層の、前記エッチング除去すべき領域に対してエッチング処理を施して除去する工程と、
を具えることを特徴とする、半導体装置の製造方法。 - 前記イオン注入に際して使用するイオン種が、希ガスイオンであることを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記希ガスイオンはアルゴンガスイオンであることを特徴とする、請求項2に記載の半導体装置の製造方法。
- 前記イオン注入の際のイオン注入量が1×1014個/cm2〜1×1016個/cm2であることを特徴とする、請求項1〜3のいずれか一に記載の半導体装置の製造方法。
- 前記メタル層は配線層であることを特徴とする、請求項1〜4のいずれか一に記載の半導体装置の製造方法。
- 前記メタル層はゲート電極層であって、前記半導体装置はMOS型トランジスタを構成することを特徴とする、請求項1〜4のいずれか一に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073157A JP2009231424A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073157A JP2009231424A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009231424A true JP2009231424A (ja) | 2009-10-08 |
Family
ID=41246519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073157A Pending JP2009231424A (ja) | 2008-03-21 | 2008-03-21 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009231424A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779740A (zh) * | 2011-05-09 | 2012-11-14 | 中国科学院微电子研究所 | 一种半导体工艺方法 |
CN104078340A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法 |
JP2021048329A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | パターン形成方法及びテンプレートの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157234A (en) * | 1979-05-25 | 1980-12-06 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS59100537A (ja) * | 1982-11-30 | 1984-06-09 | Matsushita Electronics Corp | 電極配線形成方法 |
JPS63181447A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | 電極配線形成方法 |
JPS63181431A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
JPH0822999A (ja) * | 1994-07-07 | 1996-01-23 | Toshiba Corp | 金属膜のパターニング方法 |
JP2003218047A (ja) * | 2002-01-25 | 2003-07-31 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法 |
-
2008
- 2008-03-21 JP JP2008073157A patent/JP2009231424A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55157234A (en) * | 1979-05-25 | 1980-12-06 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
JPS59100537A (ja) * | 1982-11-30 | 1984-06-09 | Matsushita Electronics Corp | 電極配線形成方法 |
JPS63181447A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | 電極配線形成方法 |
JPS63181431A (ja) * | 1987-01-23 | 1988-07-26 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
JPH0822999A (ja) * | 1994-07-07 | 1996-01-23 | Toshiba Corp | 金属膜のパターニング方法 |
JP2003218047A (ja) * | 2002-01-25 | 2003-07-31 | Shin Etsu Handotai Co Ltd | シリコンウェーハの製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102779740A (zh) * | 2011-05-09 | 2012-11-14 | 中国科学院微电子研究所 | 一种半导体工艺方法 |
CN104078340A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 铜金属层图形化方法、铜插塞、栅极和互连线的形成方法 |
JP2021048329A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | パターン形成方法及びテンプレートの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100349562B1 (ko) | 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법 | |
JP5716445B2 (ja) | 縦型電界効果トランジスタとその製造方法及び電子機器 | |
JP5296672B2 (ja) | ストレッサを備える構造及びその製造方法 | |
US6555472B2 (en) | Method of producing a semiconductor device using feature trimming | |
JP2007220820A (ja) | 薄膜トランジスタアレイ及びその製法 | |
JP2005167207A (ja) | 薄膜トランジスタ | |
WO2020252955A1 (zh) | 阵列基板的制备方法和制备*** | |
JP2010087303A (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
JP2009231424A (ja) | 半導体装置の製造方法 | |
JP2006245589A (ja) | 物性変換層を利用したトランジスタと、その動作及び製造方法 | |
KR100698013B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법 | |
US9123691B2 (en) | Thin-film transistor and method for manufacturing the same | |
JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP4424652B2 (ja) | 半導体素子のゲート電極形成方法 | |
JP2007311495A (ja) | 半導体装置の製造方法 | |
KR101123041B1 (ko) | 반도체 소자의 형성 방법 | |
US8871578B2 (en) | Method for manufacturing thin film transistor | |
WO2018094597A1 (zh) | Tft阵列基板制作方法及tft阵列基板 | |
KR20190095261A (ko) | 산화물 반도체 장치의 제조 방법 | |
US20140175566A1 (en) | Converting a high dielectric spacer to a low dielectric spacer | |
JP3967311B2 (ja) | 半導体集積回路の作製方法 | |
US8912099B2 (en) | Method of manufacturing semiconductor device | |
US20080242023A1 (en) | Method for preparing a metal-oxide-semiconductor transistor | |
JP2007165731A (ja) | 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法 | |
US7510964B2 (en) | Method for manufacturing semiconductor device that includes baking a dielectric layer after exposure to plasma |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110117 |
|
A977 | Report on retrieval |
Effective date: 20121128 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Effective date: 20130128 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A02 | Decision of refusal |
Effective date: 20140422 Free format text: JAPANESE INTERMEDIATE CODE: A02 |